WO2007052761A1 - Ｉｃチップ実装パッケージ - Google Patents

Ｉｃチップ実装パッケージ Download PDF

Info

Publication number
WO2007052761A1
WO2007052761A1 PCT/JP2006/321998 JP2006321998W WO2007052761A1 WO 2007052761 A1 WO2007052761 A1 WO 2007052761A1 JP 2006321998 W JP2006321998 W JP 2006321998W WO 2007052761 A1 WO2007052761 A1 WO 2007052761A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
terminal group
crystal driver
package
connection terminal
Prior art date
Application number
PCT/JP2006/321998
Other languages
English (en)
French (fr)
Inventor
Shunichi Murahashi
Hiroshi Nishioka
Kazuyuki Horinouchi
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Publication of WO2007052761A1 publication Critical patent/WO2007052761A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to an IC chip mounting package, and more specifically, even when a fine pitch (for example, 20 m or less) is used for pads of a multi-output driver IC such as a liquid crystal driver.
  • a fine pitch for example, 20 m or less
  • a multi-output driver IC such as a liquid crystal driver.
  • This is related to an IC chip (liquid crystal driver) mounting package that is formed with a pitch (for example, 50 ⁇ m or more) that can be formed by existing technology, which does not require fine pitch wiring such as inner leads of the package.
  • a packaging package such as a liquid crystal driver is required to be mounted on the glass side of a liquid crystal panel and the frame of the panel is required to be small. Therefore, TCP (Tape Carriage Package) is used.
  • FIG. 16 and FIG. 17 show the configuration of an integrated circuit chip mounting package having a TCP structure.
  • FIG. 16 is a top view of the TCP structure, and is a partial perspective view showing a state where the sealing resin is seen through.
  • FIG. 17 is a cross-sectional view taken along the arrow line showing the state where the TCP structure shown in FIG. 16 is cut along the cutting line BB ′.
  • a slit 114 and a hole portion called a device hole 115 are provided in the film base 113. Further, copper wirings 111 and 112 are formed on the film base 113, and a solder resist 116 is formed on the wirings 111 and 112.
  • the integrated circuit chip 101 is provided in the device hole 115, and the integrated circuit chip 101 is provided.
  • the bumps 110 on the surface 101 and the wirings 111 and 112 are connected.
  • the structure of the TCP 120 shown in FIG. 16 and FIG. 17 is such that the inner leads (copper wirings 111-112) are not fixed to the film base 113 (flying leads). Yes. Therefore, when the wiring pitch is 40 m or less, it becomes difficult to form due to deformation.
  • the TCP120 structure shown in FIGS. 16 and 17 has the above-described problems, and it has been difficult to achieve such fine pitch.
  • FIG. 18 is a top view of the SOF structure
  • FIG. 19 is a cross-sectional view taken along the arrow line showing a state where the SOF structure shown in FIG. 18 is cut along a cutting line BB ′.
  • BGA All Grid Army
  • an integrated circuit is connected to a wiring board called an interposer (made of glass epoxy or film) by wire bonding using flip chip connection or the like. It has a structure that is mounted on a circuit board with solder balls or the like arranged at the bottom of a single pole. Below, the structure of the BGA will be described in detail with reference to FIGS.
  • FIGS. 20 and 21 show the configuration of the BGA when the integrated circuit chip and the interposer are connected using wire bonding.
  • FIG. 20 is a top view of the BGA and is a partial perspective view showing a state where the sealing resin is seen through.
  • FIG. 21 is a cross-sectional view taken along the line BGA shown in FIG. 20 taken along the cutting line BB ′.
  • an integrated circuit chip 101 is mounted on the interposer 102, and the pad 105 of the integrated circuit chip 101 and the interposer 102 The pad 107 is connected with the wire 106.
  • the sealing resin 109 is provided so as to cover the upper surface of the BGA, and protects the integrated circuit chip 101 and the like from external environmental forces.
  • the pad 107 of the interposer 102 is connected to the wiring 103 shown in FIG. 20, and is electrically connected to the solder ball 108 provided on the back surface of the interposer 102 through the through hole 104. That is, by connecting the solder ball 108 to a circuit board (not shown), the integrated circuit chip 101 can be mounted on the circuit board.
  • FIG. 22 and FIG. 23 show the configuration of the BGA when the integrated circuit chip and the interposer are connected using flip-chip connection.
  • FIG. 22 is a top view of the BGA, and is a partial perspective view showing a state where the sealing resin is seen through.
  • FIG. 23 is a cross-sectional view taken along the arrow showing the state in which the BGA shown in FIG. 22 is cut along the cutting line BB ′.
  • the flip chip connection in BGAlOOb is a configuration in which bumps 110 are formed at the input / output of the integrated circuit chip 101 and directly joined to electrode terminals (not shown) of the interposer 102. Also, in FIGS. 22 and 23, as in FIGS.
  • the sealing resin 109 is provided so as to cover the upper surface of the BGA, and the integrated circuit chip 101 and the like are also protected from external environmental forces. Yes.
  • the wiring 103 (Fig. 22) of the interposer 102 and the solder ball 108 provided on the back surface of the interposer 102 are electrically connected through the through hole 104 and connected to a circuit board (not shown).
  • the integrated circuit chip 101 can be mounted on the circuit board.
  • Patent Document 1 discloses a configuration in which the same silicon substrate as the semiconductor chip is provided on the interposer, the semiconductor chip is flip-chip connected to the silicon substrate, and then the silicon substrate and the interposer are wire bonded. It is disclosed.
  • Patent Document 2 discloses a technique for changing the terminal configuration of a package while rearranging the wiring on the interposer and maintaining the terminal arrangement of the semiconductor chip.
  • Patent Document 1 JP-A-8-124967 (published May 17, 1996)
  • Patent Document 2 JP-A-2005-129605 (published on May 19, 2005)
  • the force of the inner lead formed of copper foil In order to perform fine pitch wiring force check, it is necessary to reduce the thickness of the copper foil. For example, the thickness of a copper foil of TCP that forms a 50 m pitch is 12 m. To form a 20 m pitch, the thickness of the copper foil needs to be about 5 m. In order to reduce the thickness of the copper foil and maintain strength, it is necessary to reexamine the currently used technology, introduce new technology, and introduce new processing equipment. costly.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide an inner lead of the liquid crystal driver package even when a multi-output driver such as a liquid crystal driver is used.
  • the IC chip (liquid crystal dry) mounting package formed with a pitch (for example, 50 ⁇ m or more) that can be formed by existing technology is provided.
  • an IC chip mounting package is a package substrate having an IC chip having an input / output terminal group and a connection terminal group for mounting the IC chip in order to solve the above-described problems.
  • the IC chip and the package base material are package base-side connection terminal groups configured to be connected to the connection terminal group, and the input / output Connected using a semiconductor substrate having an IC chip side connection terminal group configured to be connected to the terminal group, and wiring connecting the package substrate side connection terminal group and the IC chip side connection terminal group.
  • the pitch of the IC chip side connection terminal group is configured to match the pitch of the input / output terminal group, and the package substrate side connection terminal group is the smallest of the IC chip side connection terminal group. Beep It is characterized by having a pitch that does not fall below H. More specifically, it is preferable that the package substrate side connection terminal group, the IC chip side connection terminal group, and the wiring are formed on one surface of the semiconductor substrate! /.
  • the inner leads of the package base material can be formed at a pitch that can be formed by existing technology. it can. Therefore, the above problems can be avoided, and an IC chip mounting package on which a multi-output IC chip is mounted without increasing costs can be provided.
  • the IC chip mounting package according to the present invention includes the semiconductor substrate, so that even when the IC chip has multiple outputs and the terminals are formed at a fine pitch. Therefore, it is not necessary to configure the pitch of the inner leads of the knock base material with a fine pitch according to the multi-output pitch.
  • one of the IC chip side connection terminal groups is formed in accordance with the pitch of the terminals of the IC chip, and the other package base side connection terminal group is more than the IC chip side connection terminal group.
  • the pitch can be enlarged.
  • the inner leads of the knock base can be formed using existing technology that does not need to be constructed with a fine pitch.
  • the semiconductor substrate can be easily manufactured by using a semiconductor process.
  • the inner lead can be formed using a technique.
  • the IC chip by providing the semiconductor substrate, it is possible to make the terminal pitch as fine as possible without considering the terminal pitch of the knock base material. As a result, the IC chip size can be reduced and the cost can be reduced.
  • the semiconductor substrate is provided and connected to the package base! /, And the terminal of the semiconductor substrate is aligned with the pitch of the terminal of the package base. It is formed relatively widely, and a wide connection area between the package base and the semiconductor substrate can be secured.
  • connection between the package substrate and the semiconductor substrate is strong against external impacts, and therefore the connection between the IC chip connected to the semiconductor substrate and the package substrate can be sufficiently ensured.
  • this configuration it is possible to provide a highly reliable IC chip mounting package with the above configuration.
  • the pitch that matches the minimum pitch among the pitches of the IC chip side connection terminal group is 20 m or less exceeding 0 m
  • the pitch of the base-side connection terminal group can be 50 m or more.
  • the knock base material can have a pitch of inner leads of 50 ⁇ m or more, the knock base material can be formed by an existing technique. As a result, it is possible to provide an IC chip mounting package on which a multi-output IC chip is mounted without any technical and cost burdens.
  • the semiconductor substrate is preferably a silicon substrate.
  • the output driving capability can be easily changed, and the cost of the IC chip can be reduced.
  • the IC chip mounting package according to the present invention may include an input canfer element on the semiconductor substrate.
  • the IC chip mounting package according to the present invention preferably includes a power supply element on the semiconductor substrate.
  • the IC chip is produced by a separate process (eg, a fine logic circuit process) from the semiconductor substrate, the semiconductor substrate is produced by a process suitable for the power supply circuit (eg, an analog circuit process), and the power supply is applied to the semiconductor substrate. Built-in can reduce the cost.
  • the IC chip can be improved in a fine process by providing the semiconductor substrate with a protective element that can prevent ESD breakdown, so that the chip can be integrated in a fine process.
  • the size can be reduced and the cost can be reduced.
  • the semiconductor substrate can be manufactured without using a fine process such as an IC chip. Therefore, even if a protective element is mounted, the protective element is mounted on the IC chip. Cost increase can be suppressed.
  • the IC chip may be a liquid crystal driver.
  • the IC chip mounting package according to the present invention is an area excluding a portion of the semiconductor substrate where the package base-side connection terminal group, the IC chip-side connection terminal group, and the wiring are formed.
  • a metal pattern for grounding is formed.
  • the display data transfer speed increases as the display panel has a larger screen and larger pixels, it is effective to cut off the emission of electromagnetic waves with such a solid earth pattern.
  • the IC chip mounting package on the package base material, wiring on the package base material having the connection terminal group is formed on the package base material, and on the package base material excluding the connection terminal group.
  • a protective film covering the wiring on the package base material is formed on the wiring, and the end of the protective film on the IC chip side and the package base side connection terminal group side of the semiconductor substrate are formed.
  • the end portions are preferably provided so as to be spaced apart from each other.
  • the end portion on the IC chip side of the protective film and the end portion on the package substrate side connection terminal group side of the semiconductor substrate are separated from each other, which will be described later. Filling of the filler can be performed by the above-mentioned separated partial force.
  • the IC chip mounting package includes the wiring of the semiconductor substrate, a connection portion between the semiconductor substrate and the IC chip, and a connection between the semiconductor substrate and the package base material.
  • the portion is provided with a filler for protecting the external force, and the protective film for the filler is more wettable than the surface of the package base material, the wiring, the semiconductor substrate, and the IC chip.
  • the material strength which shows bad and wettability is also comprised.
  • the filler can be blocked by the thickness of the protective film, and the filler can be prevented from flowing to the protective film side, Further, the filler spreads along the surface of the protective film by making the wettability of the protective film worse than the wettability of the surface of the package base material, the wiring, the semiconductor substrate, and the IC chip. It is possible to prevent this, and the space to be filled with the filler can be efficiently filled with the filler.
  • the liquid crystal driver mounting package according to the present invention is adjacent to the liquid crystal display body around the display surface to drive the liquid crystal display body having the display surface.
  • a liquid crystal driver mounting package comprising a liquid crystal driver having an input / output terminal group and a package base material having a connection terminal group for mounting the liquid crystal driver, wherein the liquid crystal driver and the package base material are arranged.
  • connection terminal group configured to connect to the connection terminal group
  • a liquid crystal driver side connection terminal group configured to connect to the input / output terminal group
  • the package substrate side The connection terminals are connected using a semiconductor substrate having wiring lines for connecting the connection terminal group and the liquid crystal driver side connection terminal group, and the pitch of the liquid crystal driver side connection terminal group is the input / output It is configured to match the pitch of the terminal group, and the package base-side connection terminal group has a pitch that does not fall below the minimum pitch of the liquid crystal driver-side connection terminal group. It features. Specifically, it is preferable that the package base-side connection terminal group, the liquid crystal driver-side connection terminal group, and the wiring are formed on one surface of the semiconductor substrate.
  • the inner leads of the package substrate can be formed at a pitch that can be formed by existing technology. Therefore, the above-described problems can be avoided, and a liquid crystal driver mounting package on which a multi-output liquid crystal driver is mounted without increasing costs can be provided.
  • the liquid crystal driver mounting package according to the present invention includes the semiconductor substrate, so that the liquid crystal driver has multiple outputs and the terminals are formed at a fine pitch. Therefore, it is not necessary to configure the pitch of the inner leads of the package base material with a fine pitch according to the multi-output pitch. That is, one of the liquid crystal driver side connection terminal groups is aligned with the pitch of the liquid crystal driver terminals on the semiconductor substrate. The other package base-side connection terminal group can be made larger in pitch than the liquid crystal driver-side connection terminal group. As a result, the inner lead of the knock base material can be formed using an existing technique that does not need to be configured with a fine pitch.
  • the semiconductor substrate can be easily manufactured using a semiconductor process.
  • the inner lead can be formed using a technique.
  • the pitch of the terminals can be made as fine as possible without considering the terminal pitch of the package base material.
  • the chip size of the liquid crystal driver can be reduced, and the cost can be reduced.
  • the semiconductor substrate terminal provided with the semiconductor substrate and connected to the knock base material is formed relatively wide in accordance with the pitch of the terminals of the package base material.
  • a wide connection area between the package base and the semiconductor substrate can be secured. Therefore, the connection between the package substrate and the semiconductor substrate is strong against an impact from the outside. Therefore, the connection between the liquid crystal driver connected to the semiconductor substrate and the package substrate can be sufficiently ensured.
  • the configuration of the present invention provides a liquid crystal driver mounting package in which a fine pitch liquid crystal driver is mounted using existing technology that does not require technological innovation. be able to.
  • a pitch that matches the minimum pitch among the pitches of the liquid crystal driver side connection terminal group is 20 m or less exceeding 0 m.
  • the pitch of the material side connection terminal group is preferably 50 m or more.
  • the pitch of the inner leads of the knock base material can be set to 50 ⁇ m or more, the knock base material can be formed by an existing technique. As a result, it is possible to provide a liquid crystal driver mounting package on which a multi-output liquid crystal driver is mounted without any technical and cost burdens.
  • the semiconductor substrate is preferably a silicon substrate.
  • the wiring of the semiconductor substrate is a multilayer wiring by metal.
  • the input side terminals of the liquid crystal driver may need to be changed depending on the type of the liquid crystal display body.
  • the liquid crystal driver is directly connected to the package substrate, it is necessary to change the liquid crystal driver itself.
  • Wiring can be replaced.
  • the semiconductor substrate can be manufactured by a semiconductor process, and can be manufactured at a lower cost by a simpler process than manufacturing a normal IC. Therefore, the liquid crystal driver itself is changed according to the type of the liquid crystal display. Compared to the case, the cost can be reduced.
  • the liquid crystal driver mounting package according to the present invention preferably includes a circuit element on the semiconductor substrate.
  • a circuit element on the semiconductor substrate For example, it is preferable to provide an output buffer element on the semiconductor substrate!
  • the driving capability of the liquid crystal driver is made small, By changing the size of the output buffer element of the semiconductor substrate according to the liquid crystal display body, it is possible to cope with various liquid crystal display bodies and to reduce the cost of the liquid crystal driver.
  • liquid crystal driver mounting package according to the present invention can include an input buffer element on the semiconductor substrate.
  • the signal input to the liquid crystal driver is often input using a display interface technology such as RSDS or LVDS using a differential signal.
  • RSDS display interface technology
  • LVDS LVDS
  • These technologies require a liquid crystal driver with a receiver that meets the standards.
  • the liquid crystal driver mounting package according to the present invention preferably includes a power supply element on the semiconductor substrate.
  • the liquid crystal driver mounting package according to the present invention preferably includes a protective element for protecting the liquid crystal driver with electrostatic discharge force on the semiconductor substrate.
  • a protective element for protecting the liquid crystal driver with electrostatic discharge force on the semiconductor substrate.
  • the liquid crystal driver can improve the degree of integration in a fine process. The cost can be reduced.
  • the semiconductor substrate can be manufactured without using a fine process like a liquid crystal driver. Therefore, even if a protective element is mounted, the structure of mounting the protective element on the liquid crystal driver is smaller than that. , Cost increase can be suppressed.
  • the liquid crystal driver mounting package according to the present invention excludes a portion of the semiconductor substrate where the package base material side connection terminal group, the liquid crystal driver side connection terminal group, and the wiring are formed. It is preferable that a metal pattern for grounding is formed in the region.
  • the display data transfer speed increases as the display panel has a larger screen and larger pixels, it is effective to cut off the emission of electromagnetic waves by such a solid earth pattern.
  • the liquid crystal driver mounting package according to the present invention is provided on the above-described package base material.
  • a wiring on the package base material having a connection terminal group is formed, and a protective film covering the wiring on the package base material is formed on the wiring on the package base material excluding the connection terminal group.
  • the end portion on the liquid crystal driver side of the protective film and the end portion on the package base material side connection terminal group side of the semiconductor substrate are preferably provided apart from each other.
  • the end on the liquid crystal driver side of the protective film and the end on the package base-side connection terminal group side of the semiconductor substrate are separated from each other as described later. Filling of the filler can be performed by the above-mentioned separated partial force.
  • the liquid crystal driver mounting package includes the wiring of the semiconductor substrate, a connection portion between the semiconductor substrate and the liquid crystal driver, and a connection portion between the semiconductor substrate and the package base material.
  • a filler for protecting external force is provided, and the protective film against the filler is wetter than the wettability of the surface of the package substrate, the wiring, the semiconductor substrate, and the liquid crystal driver. It is preferable that the material has a property. Specifically, a polyimide resin can be used as the protective film.
  • the filler is blocked by the thickness of the protective film, and the filler can be prevented from flowing to the protective film side, Further, the filler is made along the surface of the protective film by making the wettability of the protective film worse than the wettability of the surface of the package base material, the wiring, the semiconductor substrate, and the liquid crystal driver. Expansion can be prevented, and the space to be filled with the filler can be efficiently filled with the filler.
  • an IC chip mounting package includes an IC chip having an input / output terminal group, and a package substrate having a connection terminal group for mounting the IC chip.
  • the IC chip and the package substrate are configured to be connected to the package substrate side connection terminal group configured to be connected to the connection terminal group and the input / output terminal group.
  • a semiconductor substrate having an IC chip side connection terminal group and wiring connecting the package substrate side connection terminal group and the IC chip side connection terminal group The IC chip side connection terminal group is configured to match the pitch of the input / output terminal group, and the package substrate side connection terminal group is
  • the liquid crystal driver mounting package has an input / output terminal arranged around the display surface and adjacent to the liquid crystal display body in order to drive the liquid crystal display body having the display surface.
  • a liquid crystal driver mounting package comprising a liquid crystal driver having a group and a package base material having a connection terminal group for mounting the liquid crystal driver, the liquid crystal driver and the package base material are connected to the connection terminal group.
  • Package substrate side connection terminal group configured to connect, liquid crystal driver side connection terminal group configured to connect to the input / output terminal group, package substrate side connection terminal group and liquid crystal driver side
  • the connection terminals are connected using a semiconductor substrate having wiring to connect the connection terminals, and the pitch of the connection terminals on the liquid crystal driver side is the pitch of the input / output terminals. Is configured to match the, the package substrate-side connection terminal group, it Do of below the minimum pitch of the liquid crystal driver-side connection terminal group, a pitch, is characterized in Rukoto.
  • the inner leads of the package substrate can be formed by existing technology even when a multi-output fine pitch driver (IC chip) is mounted, such as a liquid crystal driver. It can be formed with a pitch. Therefore, it is possible to avoid the problems described above, and to provide a package in which a multi-output driver is mounted without increasing the cost.
  • IC chip multi-output fine pitch driver
  • FIG. 1 is a plan view showing a configuration of a liquid crystal driver mounting package according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view showing the liquid crystal driver mounting package shown in FIG. 1 as cut along a cutting line AA ′.
  • FIG. 3 is a perspective view showing a configuration of a liquid crystal driver and a driver socket provided in the liquid crystal driver mounting package shown in FIG.
  • FIG. 4 is a perspective view showing a configuration of a liquid crystal driver and a driver socket provided in the liquid crystal driver mounting package shown in FIG. 1, showing a stage before the liquid crystal driver is mounted in the driver socket.
  • FIG. 5 is a cross-sectional view showing another structure of the liquid crystal driver mounting package shown in FIG.
  • FIG. 6 is a cross-sectional view showing another structure of the liquid crystal driver mounting package shown in FIG.
  • FIG. 7 is a cross-sectional view showing another structure of the liquid crystal driver mounting package shown in FIG.
  • FIG. 8 is a cross-sectional view showing another structure of the liquid crystal driver mounting package shown in FIG.
  • FIG. 9 is a cross-sectional view showing another structure of the liquid crystal driver mounting package shown in FIG.
  • FIG. 10 Another embodiment of the liquid crystal driver mounting package according to the present invention is shown, and is a perspective view showing the configuration of a driver socket provided in the liquid crystal driver mounting package.
  • FIG. 12 is a perspective view showing a configuration of a driver socket provided in the liquid crystal driver mounting package, showing another embodiment of the mounting package.
  • FIG. 12 Shows another embodiment of the liquid crystal driver mounting package according to the present invention.
  • FIG. 13 is a perspective view showing a configuration of a driver socket provided in the liquid crystal driver mounting package.
  • FIG. 14 is a perspective view showing a configuration of a provided driver socket.
  • FIG. 15 is a perspective view showing a configuration of a driver socket provided in the crystal driver mounting package.
  • FIG. 15 Another embodiment of the liquid crystal driver mounting package according to the present invention is shown, and the driver provided in the liquid crystal driver mounting package. It is the perspective view which showed the structure of the socket.
  • FIG. 16 is a plan view showing a conventional technology and showing a configuration of TCP.
  • FIG. 17 is a cross-sectional view taken along the arrow showing the state of FIG. 16 taken along the cutting line BB ′.
  • FIG. 18 is a plan view showing a conventional technique and showing a configuration of SOF.
  • FIG. 19 is a cross-sectional view taken along the arrow showing the state of FIG. 18 taken along the cutting line BB ′.
  • FIG. 20 is a plan view showing a conventional technique and showing a configuration of a BGA (wire bonding connection type).
  • FIG. 21 is a cross-sectional view taken along the arrow showing the state of FIG. 20 taken along the cutting line BB ′.
  • FIG. 22 is a plan view showing a conventional technique and showing a configuration of a BGA (Philip chip connection type).
  • FIG. 23 is a cross-sectional view taken along the arrow showing the state of FIG. 22 taken along the cutting line BB ′.
  • FIG. 24 is a top view showing another embodiment of the liquid crystal driver mounting package according to the present invention.
  • FIG. 25 is a top view showing another embodiment of the liquid crystal driver mounting package according to the present invention.
  • FIG. 26 is a top view showing another embodiment of the liquid crystal driver mounting package according to the present invention.
  • driver socket semiconductor substrate
  • FIG. 1 is a plan view showing a configuration of a liquid crystal driver mounting package according to an embodiment of the present invention.
  • a liquid crystal driver mounting package (IC chip mounting package) according to an embodiment of the present invention includes a liquid crystal display body that is disposed adjacent to the liquid crystal display body around the display surface so as to drive the liquid crystal display body having the display surface. It can be used as a driving device. Therefore, as shown in FIG. 1, the liquid crystal driver mounting package la in this embodiment has a film base (package base) 2, a liquid crystal driver (IC chip) 3, and a driver socket (semiconductor substrate) 4a. And on-film wiring 5 ⁇ 6 and solder resist 7. The configuration of the liquid crystal driver mounting package la will be specifically described with reference to FIG.
  • FIG. 2 is a cross-sectional view showing the liquid crystal driver mounting package la shown in FIG. 1 as cut along a cutting line AA ′.
  • a hole called a device hole 8 is provided in the film substrate 2, and the liquid crystal driver 3 is disposed in the device hole 8.
  • On-film wiring 5 • 6 is formed around the device hole 8 provided in the film base 2.
  • One end of the on-film wiring 5 ⁇ 6 on the device hole 8 side and the driver socket 4a are electrically connected by the first bump 9. Since the force driver socket 4a, which will be described in detail later, is electrically connected to the liquid crystal driver 3, the on-film wirings 5 and 6 are electrically connected to the liquid crystal driver 3 via the driver socket 4a. That is, the on-film wiring 5 is an output wiring for sending a signal (for example, a drive signal) output from the liquid crystal driver 3 to a liquid crystal display (not shown), and the on-film wiring 6 is a control signal (for example, an image data signal). ) To the liquid crystal driver 3.
  • a signal for example, a drive signal
  • the on-film wiring 6 is a control signal (for example, an image data signal).
  • solder resist 7 is formed on the on-film wirings 5 and 6! Soldale Dist 7 is for insulation and protection of wiring.
  • the liquid crystal driver 3 is provided to drive the liquid crystal display. For this reason, a plurality of liquid crystal driving circuits (not shown) are provided. As shown in FIG. 2, the liquid crystal driving circuit includes a driving signal output terminal 3a for outputting a driving signal, and image data. A signal input terminal 3b (input / output terminal group) for inputting signals and the like is provided. Further, the liquid crystal driver 3 has a third bump 10 at the drive signal output terminal 3a and the signal input terminal 3b.
  • the filler 15 shown in FIG. 2 covers the surface of the film base 2 on which the device holes 8, the on-film wirings 5 and 6, and the first and second bumps of the driver socket 4a are provided. It is provided to protect the connection part from external environmental forces.
  • driver socket 4a Next, the configuration of the driver socket 4a will be specifically described with reference to FIG. 3 and FIG.
  • FIG. 3 is a perspective view showing the configuration of the liquid crystal driver 3 and the driver socket 4a.
  • FIG. 4 is a perspective view showing the configuration of the driver socket 4a, and shows a stage before the liquid crystal driver 3 is mounted. In FIG. 4, a part is a perspective view.
  • the driver socket 4a has a liquid crystal driver connection terminal (IC chip side connection terminal group, liquid crystal) connected to the drive signal output terminal 3a and the signal input terminal 3b of the liquid crystal driver 3, as shown in FIG.
  • Driver side connection terminal group) 12 Film base 2 wiring on film 5 ⁇ 6
  • Film base connection terminal (package base side connection terminal group) 13 connected to terminal of liquid crystal driver On-socket wiring (wiring, metal wiring) 14 for connecting 12 and the film substrate connecting terminal 13 is provided.
  • a liquid crystal driver connection terminal 12 is provided near the center thereof, and a film substrate connection terminal 13 is provided near the outer periphery of the driver socket 4a.
  • a second bump 11 is provided on the liquid crystal driver connection terminal 12, and a first bump 9 is provided on the film substrate connection terminal 13, as shown in FIG.
  • the second bump 11 is configured to match the third bump 10 provided on the drive signal output terminal 3a and the signal input terminal 3b of the liquid crystal dryno 3, and by matching, the FIG.
  • the configuration is as shown in.
  • the pitch of the second bumps 11 in the driver socket 4a is the same as that of the third bumps 10 provided on the drive signal output terminal 3a and the signal input terminal 3b in the liquid crystal driver 3. That is, since the liquid crystal driver 3 is a multi-output liquid crystal driver as described above, the third bump 10 has a pitch that achieves a fine pitch. Specifically, it is configured to have a pitch exceeding O / z m and 20 m or less. Therefore, as shown in Fig. 4, the pitch of the second bump 11 is also configured to be a fine pitch of 20 m or less.
  • the pitch of the first bumps 9 in the driver socket 4 a is wider than the pitch of the second bumps 11.
  • a pitch of 50 / zm or more is formed. That is, the connection terminals on the film base 2 side in the driver socket 4a are formed with a larger pitch than the connection terminals on the liquid crystal driver 3 side.
  • the pitch of the terminals on the film base 5 of the film base 2 connected by the first bumps 9 of the driver socket 4a is 5 ⁇ m or more in accordance with the pitch of the first bumps 9. Is formed.
  • the connection terminals on the liquid crystal driver 3 side are formed in accordance with the pitch of the terminals of the liquid crystal driver 3, and the film
  • the pitch of the connection terminal on the substrate 2 side is larger than that of the connection terminal on the liquid crystal driver 3 side. Therefore, even if the liquid crystal driver 3 has multiple outputs and the terminals of the liquid crystal driver 3 are formed at a fine pitch, the pitch of the wiring 5 ⁇ 6 on the film substrate 2 is set to the pitch of the multiple outputs. It is not necessary to configure with a fine pitch to match.
  • the on-film wiring 5 ⁇ 6 (inner leads) of the film base 2 It can be formed with a pitch of 50 m or more by using existing technology that does not need to be composed of stitches. Therefore, it is possible to provide a liquid crystal driver mounting package that significantly suppresses technical and cost increases that are not required to be equipped with technological innovations such as reducing the copper foil thickness and new processing equipment to cope with it. .
  • the minimum wiring pitch of the driver socket 4a is 20 ⁇ m and can be created with existing equipment. Manufacturing with existing equipment can reduce manufacturing costs compared to those made using the latest equipment. Therefore, both the driver socket 4a and the film substrate 2 can be manufactured at low cost. Therefore, with the configuration of the liquid crystal driver mounting package of the present invention, a liquid crystal driver mounting package on which a multi-output liquid crystal driver is mounted can be provided at low cost.
  • the pitch of the terminals of the liquid crystal driver 3 can be made as fine as possible without taking the terminal pitch of the film base 2 into consideration. Thereby, the chip size of the liquid crystal driver 3 can be reduced. Therefore, cost reduction can be realized. From the above, by adopting the configuration of the present invention, it is possible to provide a liquid crystal driver mounting package in which a fine pitch liquid crystal driver is mounted using existing technology that does not require technological innovation.
  • the liquid crystal driver mounting package configured to drive the liquid crystal display has been described.
  • the IC chip mounting package of the present invention is not limited to this. In other words, it can be applied as an EL (electroluminescence) display drive element or a package for mounting elements mounted inside devices such as various portable electronic devices.
  • liquid crystal driver mounting package having the structure shown in FIG. 2 has been described, but the present invention is not limited to this.
  • FIGS. 1 Another structure of the liquid crystal driver mounting package of the present invention will be described with reference to FIGS.
  • the device hole 8 is provided in the film base 2 and the liquid crystal driver 3 is provided. This is because the liquid crystal driver 3 has a thickness. Therefore, in the liquid crystal driver mounting package la′-1 shown in FIG. 5, the liquid crystal driver 3 is polished and thinned to 5 m by backside polishing performed at the end of the process. Meanwhile, Dora The height of the first bump 9 that connects the wire socket 4a and the on-film wiring 5 ⁇ 6 of the film base 2 is formed to about 15 m. Further, the third bump 10 of the liquid crystal dry plate 3 and the second bump 11 of the driver socket are formed so as to have a total height of 5 / zm. Therefore, it is not necessary to provide the device hole 8 by adopting the configuration shown in FIG.
  • liquid crystal driver mounting package la'-3 shown in Fig. 7 a signal is passed to the back surface of the driver socket 4a by the through electrode 22, and a fourth bump 23 is formed on the back surface of the driver socket 4a.
  • the connection with the substrate 2 is made. According to this structure, it is not necessary to provide the device hole 8 and the back surface polishing of the liquid crystal driver 3 is not required. In the case of the structure shown in FIG. 7, it is preferable to cover the liquid crystal driver 3 with a second filler 24 for protecting the liquid crystal driver 3 from external environmental forces.
  • the liquid crystal driver mounting package la'-5 shown in Fig. 9 has a structure in which another silicon member 25 is attached to the connection portion of the driver socket 4a and the film base 2 by the thickness of the liquid crystal dryno 3. It has become. With this structure, the device hole 8 is not provided and the backside polishing of the liquid crystal driver 3 is not required.
  • liquid crystal driver mounting package of the present invention is characterized by the following configuration.
  • the liquid crystal driver mounting package includes the first connection terminal group and the minimum connection terminal of the first connection terminal group in the assembly of the integrated circuit and the packaging package for the integrated circuit.
  • the first connection terminal group uses a base material having a second connection terminal group having a connection terminal pitch that does not fall below the pitch, and a wiring that connects the first connection terminal group and the second connection terminal group. It is characterized in that it is assembled by connecting to an integrated circuit and connecting to a mounting package with a second group of connection terminals.
  • the first connection terminal group is a terminal group including a terminal pitch of 20 m or less
  • the second connection terminal group is a terminal group having a terminal pitch of 50 m or more. It is preferable.
  • the base material is a wiring catalyst wiring on the base material, which is preferably silicon.
  • the liquid crystal driver mounting package of the present invention is less than the first connection terminal group and the minimum connection terminal pitch of the first connection terminal group in the assembly of the liquid crystal driver and the liquid crystal driver mounting package.
  • a silicon substrate with a wiring that connects the first connection terminal group and the second connection terminal group using the first connection terminal group It is characterized in that the output pitch of the liquid crystal driver is matched to the pitch of the mounting package by connecting to the output terminal of the liquid crystal driver and connecting to the output terminal of the mounting package with the second connection terminal group.
  • the first connection terminal group includes a terminal group having a terminal pitch of 20 m or less
  • the second connection terminal group has a terminal pitch of 50 m or more.
  • the wiring is the wiring wiring on the substrate.
  • the terminal order of the film base connection terminal 13 and the terminal of the liquid crystal driver connection terminal 12 is a single layer, the terminal order of the film base connection terminal 13 and the terminal of the liquid crystal driver connection terminal 12 Although the order can only be configured in the same order, the wiring can be crossed as shown in Fig. 10 by making the wiring multi-layered, so the terminal order of film substrate connection terminal 13 and the liquid crystal driver connection The terminal order of the terminal 12 can be changed.
  • the input side terminals of the liquid crystal driver may need to be changed depending on the type of the liquid crystal display body.
  • the liquid crystal driver is directly connected to the film substrate, it is necessary to change the liquid crystal driver itself.
  • the liquid crystal driver mounting package lb shown in FIG. 10 the wiring can be switched on the driver socket 4b by providing the driver socket 4b.
  • the driver socket 4b can be manufactured by a semiconductor process and does not require a fine process like the liquid crystal driver 3. Therefore, the driver socket 4b is less expensive than the case where the liquid crystal driver itself is changed. Can respond.
  • the driver socket 4c can be easily created by, for example, the power circuit 16! /, And the power circuit 16 on the driver socket 4c can be created by the process. It is possible to supply the voltage created in step 1 to the liquid crystal driver 3.
  • the drive capability of the liquid crystal panel of the liquid crystal driver needs to be able to sufficiently drive the load capacity determined by the size of the mounted liquid crystal display body, etc., but if the drive capacity is increased more than necessary, the liquid crystal driver becomes larger. Problem arises. Therefore, as shown in the driver socket 4c in FIG. 11, by installing the output drive buffer 17, the drive capacity of the liquid crystal dry device 3 is made small, and the size of the output drive buffer of the driver socket is adjusted to the liquid crystal display body. Thus, it is possible to cope with various liquid crystal displays and to reduce the cost of the liquid crystal driver 3.
  • the output drive buffer 17 when the output drive buffer 17 is mounted in the driver socket 4c, the output drive buffer 17 is equivalent to the number of outputs, so the output drive buffer 17 corresponding to the total output is the driver.
  • An output drive nother 17 corresponding to a part of the output that may be mounted in the socket 4c may be mounted in the driver socket 4c.
  • all output circuits for the liquid crystal drive voltage including the output drive buffer 17 corresponding to all outputs can be manufactured on the driver socket 4c. Oh ,.
  • All analog circuits such as operational amplifiers can be configured on the driver socket 4c, and the liquid crystal driver 3 is only a logic circuit, so that the chip area of the liquid crystal driver 3 can be drastically reduced.
  • This configuration increases the cost of the driver socket 4c. By creating the driver socket 4c with an inexpensive process, the cost can be reduced more than the cost of the LCD driver 3, and the overall cost can be reduced. Can be realized.
  • the driver socket 4c including the output drive buffer 17 has been described.
  • the driver socket of the present invention may include an input buffer.
  • the cost of the LCD driver can be reduced.
  • the signal input to the LCD driver is a display such as RSDS or LVDS that uses differential signals.
  • a signal using a technology is input.
  • FIG. 12 is a perspective view showing the configuration of the driver socket 4d of the liquid crystal driver mounting package Id.
  • the liquid crystal driver mounting package Id includes a redundant buffer (one redundant buffer element) 18 in addition to the liquid crystal driver connecting terminal 12, the film base connecting terminal 13, and the wiring 14 on the socket.
  • FIG. 13 is a perspective view showing the configuration of the driver socket 4e of the liquid crystal driver mounting package le.
  • the common power supply wiring 19 and the common GND wiring (common ground wiring) 20 It is equipped with.
  • FIG. 14 is a perspective view showing the configuration of the driver socket 4f of the liquid crystal driver mounting package If.
  • the liquid crystal driver mounting package If includes a protective element 21 in addition to the liquid crystal driver connection terminal 12, the film base material connection terminal 13, and the wiring 14 on the socket.
  • the protection element 21 is a protection circuit against electrostatic discharge (ESD).
  • ESD electrostatic discharge
  • the electrostatic discharge is considered to be a mode in which the assembly line machine or person is charged and discharged from the charged object to the integrated circuit, or a mode in which the package of the integrated circuit is charged and the knocking force is discharged to the outside. In both cases, electrostatic discharges of several thousand volts are generated, which causes destruction of the integrated circuit.
  • the liquid crystal driver mounting package If includes a protective element 21.
  • the breakdown voltage of the protective element 21 itself is also required. For this reason, even if the degree of integration of the internal circuit of the protective element 21 is increased and miniaturized, the protective element 21 itself tends not to be miniaturized.
  • the protective element 21 is mounted in the driver socket 4f connected to the liquid crystal driver 3. Since the liquid crystal driver 3 is manufactured by a fine process, if the protective element 21 is not provided, the degree of integration of the liquid crystal dryer 3 is increased, and the cost can be reduced as the chip size is reduced.
  • the driver socket 4f can be manufactured without using a fine process such as liquid crystal dryno 3. Therefore, even if the protection element 21 is installed, it is compared with the configuration in which the protection element is installed in the liquid crystal driver. As a result, cost increases can be suppressed.
  • the liquid crystal driver mounting package of the present embodiment includes an element using an integrated circuit process on the driver socket.
  • any of an output drive buffer and a power supply circuit, an input buffer, a power supply circuit, a redundant buffer, a common power supply wiring, a common GND wiring, and a protection element is provided.
  • the configuration has been described, the present invention is not limited to this.
  • the liquid crystal driver 3 of the liquid crystal driver mounting package la of Embodiment 1 has the terminal pads of the liquid crystal driver 3 along the two opposite sides of the liquid crystal driver 3, respectively. It is the structure arranged on the straight line. Therefore, the liquid crystal driver connection terminals 12 of the driver socket 4a correspond to the terminal pads of the liquid crystal dryno 3 and are respectively aligned along two opposite sides of the driver socket 4a as shown in FIG. It has an arranged configuration.
  • the liquid crystal driver mounting package lg of the present embodiment has the liquid crystal driver 3 ′ with terminal pads provided on the entire surface of the liquid crystal driver, and the liquid crystal driver connection terminals and the second terminals so as to correspond to the terminal pads. It has a driver socket 4g on which 2 bumps 11 are provided.
  • a plurality of integrated circuits including a liquid crystal driver are formed on a circular wafer. Therefore, in order to increase the number of chips on the wafer (the number of chips), it is better to make the chip shape square. Therefore, by adopting the configuration of the liquid crystal driver mounting package lg of the present embodiment, the shape of the liquid crystal driver 3 ′ can be made a shape close to a square, so that the cost associated with the manufacture of the liquid crystal driver 3 ′ can be reduced.
  • the wiring 14 on the socket of the driver socket 4g may have a multilayer structure as in the second embodiment.
  • the liquid crystal driver mounting package la of the first embodiment is provided with a solder resist 7 as shown in FIG.
  • the solder resist 7 includes a connection portion between the bump 9 of the driver socket in the on-film wiring 5, a connection portion with an external circuit on the other end of the on-film wiring 5, and a terminal connection portion (not shown) of the liquid crystal panel. Except for, it covers the on-film wiring 5 and has a function of protecting the on-film wiring 5.
  • a gap is provided between the driver socket 4a and the solder resist 7 so that the upper surface (FIG. 1) force can be seen. This gap serves as an inflow port through which the filler to be the filler 15 shown in FIG.
  • this gap is provided on all four sides of the driver socket 4a.
  • this gap is provided on three sides of the driver socket 4a, and the solder resist 7 is attached to the driver socket 4a on the other side of the driver socket 4a.
  • the above inlet is formed so as to overlap with the above, so that it has a simple configuration.
  • the solder resist 7 is configured by using polyimide resin, and the wettability of the surface of the solder resist 7 with respect to the filler is determined by the solder resist 7. Covered! /, Na! /, The wettability of the surface of the on-film wiring 5 and the driver socket and liquid crystal driver 3 made of silicon is worse.
  • “Poor surface wettability” refers to a surface that exhibits the property that when a droplet is formed on the surface, surface tension acts on the droplet and the droplet does not spread along the surface. is there.
  • the solder resist 7 is made of polyimide resin having poor surface wettability, so that the filler can be applied to the surface of the solder resist when filling with the filler in consideration of the above effects. It also has the effect of not flowing and spreading.
  • the injected filler is a film substrate. The gap between the board, driver socket, and IC chip easily flows into the gap due to surface tension and fills with expansion. On the other hand, the edge of the solder resist 7 is dammed up. This minimizes the use of relatively expensive fillers.
  • the gap when filling the filler is provided on three of the four sides of the driver socket 4a.
  • the gap may be formed on two of the four sides of the driver socket 4a, as shown in FIG. 25, instead of three of the four sides of the driver socket 4a.
  • the liquid crystal driver has a rectangular shape, and thus the driver socket 4a also has a rectangular shape. Therefore, as shown in FIG. 25, it is preferable to form the gap on the long side of the driver socket 4a because the filler can be efficiently filled.
  • the liquid crystal driver connecting terminal 12 and the film substrate connecting terminal 13 are formed on one surface of the driver socket 4a as shown in FIG.
  • an on-socket wiring 14 for connecting the liquid crystal driver connecting terminal 12 and the film base connecting terminal 13 is provided.
  • the liquid crystal driver mounting package li of the present embodiment has a grounding metal pattern 50 in addition to the liquid crystal driver connecting terminal 12, the film base connecting terminal 13, and the wiring 14 on the socket. Is formed.
  • the ground metal pattern 50 is formed on the surface of the driver socket 4a on the surface where the liquid crystal driver connection terminal 12, the film base connection terminal 13, and the socket wiring 14 are formed. It is formed in the excluded area and is electrically connected to the terminal corresponding to the ground terminal of the liquid crystal driver connection terminal 12.
  • the liquid crystal driver of this embodiment is provided.
  • the mounting package li can prevent unnecessary electromagnetic radiation.
  • the IC chip (liquid crystal dryer) mounting package of the present invention uses an existing technology to form an inner lead that is a package of the liquid crystal driver even when a multi-output driver such as a liquid crystal driver is used. It can be formed with a possible pitch (for example, 50 ⁇ m or more).
  • liquid crystal driver mounting package configured to drive a liquid crystal display body, and can be mounted inside a device such as a drive element of an EL (electroluminescence) display body or various portable electronic devices. It can be applied as a package for mounting elements.

Abstract

　本発明に係る液晶ドライバ実装パッケージ（１ａ）は、ドライバソケット（４ａ）を介してフィルム基材（２）と液晶ドライバ（３）とが接続している。ドライバソケット（４ａ）におけるフィルム基材（２）側の接続端子は、液晶ドライバ（３）側の接続端子よりもピッチが大きく形成されている。これにより、フィルム基材（２）のフィルム上配線（５・６）は、既存技術を用いて形成することができ、液晶ドライバ（３）は、ファインピッチ化が可能となるため、微細プロセスを用いて形成することができる。

Description

明 細 書
ICチップ実装パッケージ
技術分野
[0001] 本発明は、 ICチップ実装パッケージに関し、詳細には、液晶ドライバのように多出 力のドライバ ICのパッドにファインピッチ（例えば 20 m以下）を用いる場合であって も、当該液晶ドライバのパッケージのインナーリード等の配線をファインピッチにする 必要がなぐ既存技術で形成可能なピッチ (例えば 50 μ m以上)で形成されて!、る I Cチップ (液晶ドライバ）実装パッケージに関するものである。
背景技術
[0002] 集積回路 (IC)に組み込まれるトランジスタの数は年々多くなつており、内部に構成 される回路数も多くなつている。液晶パネルは近年高精細化が進み、表示画素が増 加する分、駆動回路も増加する。また近年、増力 tlした駆動回路を補うためには、液晶 パネルに実装される液晶ドライバの数を増加させる力、 1つの液晶ドライバに搭載さ れる駆動回路を増加させる必要がある。近年では液晶パネルに実装される液晶ドラ ィバの数が増カロしないように後者の液晶ドライバの駆動回路を増加させる対応をとる ことが多い。
[0003] 液晶ドライバ等の実装用パッケージは、液晶パネルのガラス辺に実装を行う必要が あると共にパネル額縁を小さくする必要があることから、 TCP (Tape Carrir Packa ge)が使用されている。
[0004] 図 16及び図 17に、 TCP構造の集積回路チップ実装パッケージの構成を示す。図 16は、 TCP構造の上面図であり、封止榭脂を透視した状態を示した部分透視図で ある。また、図 17は、図 16に示した TCP構造を切断線 B— B'において切断した状態 を示した矢視断面図である。
[0005] 図 16及び図 17に示す TCP構造 120では、スリット 114と、デバイスホール 115と呼 ばれる穴部分がフィルム基材 113に設けられている。さらに、フィルム基材 113に銅 配線 111 · 112が形成され、配線 111 · 112上にソルダーレジスト 116が形成されて!ヽ る。集積回路チップ 101は、デバイスホール 115内に設けられており、集積回路チッ プ 101表面のバンプ 110と、配線 111 · 112とが接続した構造となって 、る。
[0006] 図 16及び図 17に示した TCP120の構造は、図 17に示すように、インナーリード（ 銅配線 111 - 112)がフィルム基材 113に固定されな 、構造 (フライングリード）となつ ている。そのため、配線のピッチが 40 m以下になると、変形して形成困難になる。
[0007] 集積回路チップは、チップサイズが小さいほど量産効率がよぐチップの原価は安く なる。そのため、上記のような多出力のドライバでは、チップサイズ縮小のためにパッ ドをファインピッチ化することが必要となる。また、集積回路チップのパッドのファイン ピッチ化に伴 、、ドライバのパッケージであるフィルムのインナーリード (液晶ドライバ とフィルムをつなぐ配線)のピッチもファインピッチ化する必要がある。しかしながら、 図 16及び図 17に示した TCP120の構造では上述した問題があるため、このようなフ ァインピッチ化を実現することは困難であった。
[0008] ファインピッチ化を実現可能にする構造として、 SOF (System On Film: COF ( Chip On Film)とも呼ばれる）が知られている。図 18及び図 19に、 SOF構造の集 積回路チップ実装パッケージの構成を示す。図 18は、 SOF構造の上面図であり、図 19は、図 18に示した SOF構造を切断線 B— B'において切断した状態を示した矢視 断面図である。
[0009] 上記 SOF構造 130は、フィルム基材 113に銅配線 111 · 112が形成されており、銅 酉己線 111 - 112の上にソノレダーレジスト 116力形成されて!、る。銅酉己線 111 · 112と、 集積回路チップ 101とは、当該集積回路チップ 101のバンプ 110によって接続され ている。また、図 19に示されているように、集積回路チップ 101等を外部環境力も保 護するためにアンダーフィル材 117が充填されている。上記 SOF構造 130は、フィル ム基材 113に銅配線 111 · 112を固定した構造であるため、銅配線 111 · 112 (すな わち、インナーリード)の変形が少なぐ銅配線の銅箔厚を TCP構造 120より薄くする ことにより、 TCP構造 120で不可能な 40 m以下のピッチを実現できる。
[0010] 半導体集積回路の多ピンのパッケージの別の一例として、 BGA (Ball Grid Arm y)を挙げることがでさる。
[0011] BGAは、集積回路をインターポーザと呼ばれる配線基板 (ガラスエポキシやフィル ムにより構成）にワイヤーボンディングゃフリップチップ接続等を用いて接続し、インタ 一ポーザの下部に配置された半田ボール等により回路基板へ実装する構造を有し ている。以下に、 BGAの構造を図 20〜図 23に基づいて詳述する。
[0012] 図 20及び図 21は、ワイヤーボンディングを用いて集積回路チップとインターポーザ を接続した場合の BGAの構成を示している。図 20は、 BGAの上面図であり、封止 榭脂を透視した状態を示した部分透視図である。また、図 21は、図 20に示した BGA を切断線 B— B'において切断した状態を示した矢視断面図である。図 20及び図 21 に示すように、ワイヤーボンディング 106を用いた BGAlOOaの構成では、インターポ 一ザ 102上に集積回路チップ 101が搭載されており、集積回路チップ 101のパッド 1 05と、インターポーザ 102のパッド 107とがワイヤー 106によって接続されている。封 止榭脂 109は、 BGAの上面を被覆するように設けられており、集積回路チップ 101 等を外部環境力も保護している。インターポーザ 102のパッド 107は、図 20に示す配 線 103に接続されており、スルーホール 104を介して、インターポーザ 102の裏面に 設けられた半田ボール 108と導通している。すなわち、半田ボール 108を図示しない 回路基板と接続することによって、集積回路チップ 101を当該回路基板上に実装す ることがでさる。
[0013] また、図 22及び図 23は、フリップチップ接続を用いて集積回路チップとインターポ 一ザを接続した場合の BGAの構成を示している。図 22は、 BGAの上面図であり、封 止榭脂を透視した状態を示した部分透視図である。また、図 23は、図 22に示した B GAを切断線 B— B'において切断した状態を示した矢視断面図である。 BGAlOOb におけるフリップチップ接続とは、集積回路チップ 101の入出力にバンプ 110を形成 して、直接、インターポーザ 102の電極端子 (不図示）と接合した構成である。また、 図 22及び図 23も、図 20及び図 21と同様に、封止榭脂 109が、 BGAの上面を被覆 するように設けられており、集積回路チップ 101等を外部環境力も保護している。 BG AlOObは、スルーホール 104を介して、インターポーザ 102の配線 103 (図 22)と、 インターポーザ 102の裏面に設けられた半田ボール 108とが導通しており、図示しな い回路基板と接続することによって、集積回路チップ 101を当該回路基板上に実装 することができる。
[0014] ところで、図 22及び図 23に示したフリップチップ接続を行った構成の場合、熱膨張 係数の異なる半導体 (シリコン)チップとインターポーザとで周囲温度変化による熱応 力が発生し、両者の接続部が剥離もしくは、半導体チップに亀裂が発生する等の不 具合が発生する。このような熱応力の対策として、インターポーザ上に半導体チップ と同じシリコン基板を設け、シリコン基板に半導体チップをー且フリップチップ接続し、 その後シリコン基板とインターポーザをワイヤーボンディングする構成が、特許文献 1 に開示されている。
[0015] また、インターポーザ上の配線を組み替え、半導体チップの端子配置をそのままで 、パッケージの端子構成を変更する技術が特許文献 2に開示されている。
特許文献 1 :特開平 8— 124967号公報（1996年 5月 17日公開）
特許文献 2：特開 2005— 129605号公報（2005年 5月 19日公開）
発明の開示
発明が解決しょうとする課題
[0016] 上記のように、狭パッドピッチの ICを実装するパッケージが種々開発されているが、 液晶ドライバのように実装面積が限られるパッケージとしては TCPや SOFの形態をと る必要がある。
[0017] SOFを狭パッドピッチのドライバに対応させる場合、フィルム基材の加工精度をあ げ、ノッドピッチと同じピッチのインナーリードをカ卩ェする必要がある。しかしながら、 ファインピッチ (例えば 20 μ m)のインナーリードをカ卩ェするには次のような問題が発 生する。
[0018] インナーリードは銅箔で形成されている力 ファインピッチの配線力卩ェを行うには、 銅箔の厚さを薄くする必要がある。例えば 50 mピッチを形成する TCPの銅箔の厚 さは 12 mである力 20 mピッチを形成するには銅箔の厚さを 5 m程度にする 必要がある。銅箔を薄く形成し、強度を保っためには現行使用している技術を検討し 直し、新規技術の導入、新規加工機器の導入を行う必要があり、技術検討の労力や 、新規導入設備に対するコストがかかる。
[0019] ファインピッチで配線を形成した場合、安価な基材材料を選択できない問題も発生 する。加工後に基材が変形した場合、配線がショートしてしまうが、ファインピッチであ るほど、変形の許容値も小さくなるため、変形の少ない材料を選択する必要がある。 このため安価な基材材料を採用したいが変形が大きく使用できない場合も発生する
[0020] また、配線を加工する場合、加工機器の加工精度が配線ピッチを十分上回って ヽ れば、加工後の検査も簡単に行う程度でよいが、配線がファインピッチになり、加工 精度が配線ピッチに近づ 、てくると、加工が十分行われな 、部分が発生して 、な ヽ か等、加工後十分検査する必要が発生し、検査コストも上昇する。
課題を解決するための手段
[0021] 本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶ドライバ のように多出力のドライバを用いる場合であっても、当該液晶ドライバのパッケージの インナーリードが、既存技術で形成可能なピッチ (例えば 50 μ m以上)で形成されて V、る ICチップ (液晶ドライノく）実装パッケージを提供するものである。
[0022] すなわち、本発明に係る ICチップ実装パッケージは、上述した課題を解決するため に、出入力端子群を有する ICチップと、上記 ICチップを実装するための、接続端子 群を有するパッケージ基材とを備えた ICチップ実装パッケージにお 、て、上記 ICチ ップとパッケージ基材とは、上記接続端子群と接続するように構成されたパッケージ 基材側接続端子群と、上記出入力端子群と接続するように構成された ICチップ側接 続端子群と、当該パッケージ基材側接続端子群及び ICチップ側接続端子群を接続 する配線とを有した半導体基板を用いて接続されており、上記 ICチップ側接続端子 群のピッチは、上記出入力端子群のピッチと合致するように構成されており、上記パ ッケージ基材側接続端子群は、上記 ICチップ側接続端子群の最小ピッチを下回るこ とのないピッチを有していることを特徴としている。また、具体的には、上記パッケージ 基材側接続端子群と、 ICチップ側接続端子群と、配線とが、上記半導体基板の一方 の面に形成されて 、ることが好まし!/、。
[0023] 上記の構成によれば、例えば上記 ICチップが液晶ドライバのように多出力のもので あっても、当該パッケージ基材のインナーリードを、既存技術で形成可能なピッチで 形成することができる。そのため、上記の問題を回避することができ、コストアップする ことなぐ多出力の ICチップを実装した ICチップ実装パッケージを提供することができ る。 [0024] 具体的には、本発明に係る ICチップ実装パッケージは、上記半導体基板を備えて いることによって、 ICチップが多出力であり、端子がファインピッチで形成されている 場合であっても、ノ ッケージ基材のインナーリードのピッチを当該多出力のピッチに 合わせてファインピッチで構成する必要がない。すなわち、上記半導体基板におい て、一方の上記 ICチップ側接続端子群を ICチップの端子のピッチに合わせて形成し 、他方のパッケージ基材側接続端子群を、当該 ICチップ側接続端子群よりもピッチ を拡大させておくができる。これにより、ノ ッケージ基材のインナーリードは、ファイン ピッチで構成する必要がなぐ既存の技術を用いて形成することができる。
[0025] また、上記半導体基板は、半導体プロセスを用いて容易に製造することが可能であ る。
[0026] また、本発明の構成によれば、従来において、ノ ッケージ基材のインナーリードの ファインピッチ化を実現するために銅箔厚を薄くする等の技術革新を必要とすること なぐ既存の技術を用いて当該インナーリードを形成することができる。
[0027] このように、技術革新を必要とせず、半導体基板及びパッケージ基材の双方を既存 技術によって製造することができるため、技術革新に対応するための新規加工機器 を必要としない。
[0028] 従って、多出力の ICチップを実装する ICチップ実装パッケージを製造するにあたつ て、技術面やコスト面の増加を著しく抑えることができる。
[0029] また、 ICチップに関しては、上記半導体基板を備えることによって、端子のピッチを ノ ッケージ基材の端子ピッチを考慮することなぐ可能な限りファインピッチ化すること ができる。これにより、 ICチップサイズを縮小することができ、コストの低減を実現する ことができる。
[0030] また、従来であれば、加工後に許容される変形の割合も厳しくなるため、パッケージ 基材の材料に変形の少な 、ものを導入する必要があった力 上記の構成とすること によって、基材材料の選択の自由度が増し、安価な基材材料を選択することも可能と なる。これにより、コストアップを回避、もしくはコストを低減することができる。
[0031] さらに、上記の構成とすれば、従来と比較して、パッケージ基材の加工精度に余裕 があるように設定可能であることから、加工後の検査を簡易化することができる。よつ て、検査に伴うコストの増加を抑えることができる。
[0032] また、上記の構成とすれば、パッケージ基材と半導体基板の接続部分を十分確保 することができ、信頼性を向上させることができる。通常、外部からの衝撃等のカはパ ッケージ基材に加わる。そのため、ノ ッケージ基材に ICチップが直接実装されている 場合、この衝撃によってパッケージ基材と ICチップとの接続部分が剥離したり、破損 したりする虞がある。し力しながら、本発明の構成とすれば、半導体基板を設け、パッ ケージ基材に接続して!/、る上記半導体基板の端子は、ノ^ケージ基材の端子のピッ チに合わせて比較的広く形成されており、パッケージ基材と半導体基板との接続面 積は広く確保できている。よって、パッケージ基材と半導体基板との接続は、外部か らの衝撃に対して強ぐ従って、半導体基板に接続した ICチップと、パッケージ基材 との接続を十分確保することができる。これにより、上記の構成とすることによって、信 頼性の高い ICチップ実装パッケージを提供することが可能となる。
[0033] 以上のことから、本発明の構成とすることにより、技術革新を必要とすることなぐ既 存の技術を用いて、ファインピッチの ICチップを実装した ICチップ実装パッケージを 提供することができる。
[0034] また、本発明に係る ICチップ実装パッケージは、上記 ICチップ側接続端子群のピ ツチのうちの上記最小ピッチと合致するピッチは、 0 mを超えた 20 m以下であり、 上記パッケージ基材側接続端子群の上記ピッチは、 50 m以上とすることができる。
[0035] これにより、ノ ッケージ基材は、インナーリードのピッチを 50 μ m以上とすることがで きるため、ノ ッケージ基材を既存の技術で形成することができる。これにより、技術面 及びコスト面において何ら負担を与えることなぐ多出力の ICチップを実装した ICチ ップ実装パッケージを提供することが可能となる。
[0036] また、本発明に係る ICチップ実装パッケージは、上記半導体基板がシリコン基板で あることが好ましい。
[0037] また、本発明に係る ICチップ実装パッケージは、上記半導体基板の配線は、メタル による、多層配線であることが好ましい。
[0038] また、下記の様な手段を設けることも可能である。
[0039] 例えば、基板等に ICチップ実装パッケージを実装する際に、 ICチップの端子は、 基板の端子配列が変更になった場合、 ICチップ力 sパッケージ基材に直接接続され ていると、 ICチップ自体の変更が必要となる。しかしながら、上記した構成とすれば、 上記半導体基板上で配線を入れ替えることができる。上記半導体基板は、上記した ように、半導体プロセスによって製造することができ、また通常の ICを製造するより簡 易なプロセスで安く作成できるため、基板の変更に応じて ICチップ自体を変更する 場合と比較して、コストを抑えて対応することができる。
[0040] また、本発明に係る IC実装パッケージは、上記半導体基板に回路素子を備えて!/ヽ ることが好ましい。例えば、上記半導体基板に出力バッファー素子を備えていること が好ましい。
[0041] このように、上記半導体基板に出力バッファー素子を搭載することにより、出力の駆 動能力の変更が簡単に行うことができ、 ICチップのコストダウンを実現することができ る。
[0042] また、本発明に係る ICチップ実装パッケージは、上記半導体基板に入カノ ッファー 素子を備えることも可能である。
[0043] これにより、規格の異なったインターフェースにも容易に対応可能になる。
[0044] また、本発明に係る ICチップ実装パッケージは、上記半導体基板に電源素子を備 えていることが好ましい。
[0045] これにより、 ICチップを半導体基板と別プロセス (例えば微細なロジック回路プロセ ス）、半導体基板は電源回路にあったプロセス (例えばアナログ回路プロセス）にて、 作成し、電源を半導体基板に内蔵したほうがコストが低減できる。
[0046] また、本発明に係る ICチップ実装パッケージは、上記半導体基板に、上記液晶ドラ ィバを静電放電力も保護するための保護素子を備えていることが好ましい。
[0047] ESDでの破壊を防止するためには、保護素子自体の耐圧も必要になる。そのため
、回路の集積度が上がり微細化されても、保護素子自体は微細化できない傾向にあ る。
[0048] 上記の構成によれば、 ESDでの破壊を防止することができるだけでなぐ保護素子 を上記半導体基板に設けたことによって、 ICチップは微細プロセスにて集積度を向 上できるため、チップサイズを小さくすることができ、コストダウンを図ることができる。 一方、上記半導体基板は、 ICチップのような微細なプロセスを使用せずに製造する ことができるので、保護素子を搭載しても、保護素子を ICチップに搭載する構成と比 較して、コストアップを抑えることができる。
[0049] また、本発明に係る ICチップ実装パッケージは、上記 ICチップが液晶ドライバであ つてもよい。
[0050] また、本発明に係る ICチップ実装パッケージは、上記半導体基板における、上記 パッケージ基材側接続端子群と上記 ICチップ側接続端子群と上記配線とが形成さ れている部分を除く領域に、接地用のメタルパターンが形成されていることが好まし い。
[0051] 上記の構成により、不要な電磁波の放射を防止できる。
[0052] 表示パネルが大画面、大画素になる程、表示データの転送速度が上がるため、こ のようなベタアースのパターンにより電磁波の放出を遮断することは有効となる。
[0053] また、本発明に係る ICチップ実装パッケージは、上記パッケージ基材に、上記接続 端子群を有するパッケージ基材上配線が形成されており、上記接続端子群を除く上 記パッケージ基材上配線の上には、該パッケージ基材上配線を覆う保護膜が形成さ れており、上記保護膜における上記 ICチップ側の端部と、上記半導体基板における 上記パッケージ基材側接続端子群側の端部とは、互いに離間されて設けられて ヽる ことが好ましい。
[0054] このように上記保護膜における上記 ICチップ側の端部と、上記半導体基板におけ る上記パッケージ基材側接続端子群側の端部とを、互いに離間していることにより、 後述する充填材の充填を、上記離間した部分力 行うことができる。
[0055] また、本発明に係る ICチップ実装パッケージは、上記半導体基板の上記配線、上 記半導体基板と上記 ICチップとの接続部分、及び、上記半導体基板と上記パッケ一 ジ基材との接続部分を、外部力 保護するための充填材が設けられており、上記充 填材に対する上記保護膜が、上記パッケージ基材、上記配線、上記半導体基板及 び上記 ICチップの表面のぬれ性よりも悪 、ぬれ性を示す材料力も構成されて 、るこ とが好ましい。具体的には、上記保護膜として、ポリイミド系榭脂を用いることが好まし い。 [0056] このように、上記離間した部分力 充填材の充填を行うことにより、保護膜の厚さに より充填材が堰きとめられ、保護膜側へ充填材が流れるのを防ぐことができ、また、上 記保護膜のぬれ性を、上記パッケージ基材、上記配線、上記半導体基板及び上記 I Cチップの表面のぬれ性よりも悪くすることによって、上記充填材が保護膜の表面に 沿って拡がることが防止することができ、充填材によって充填したい空間に効率よく 充填材を充填することができる。
[0057] 本発明に係る液晶ドライバ実装パッケージは、上述した課題を解決するために、表 示面を有する液晶表示体を駆動すべく当該表示面の周辺にお!、て当該液晶表示体 に隣接配置される、出入力端子群を有する液晶ドライバと、上記液晶ドライバを実装 するための、接続端子群を有するパッケージ基材とを備えた液晶ドライバ実装パッケ ージにおいて、上記液晶ドライバとパッケージ基材とは、上記接続端子群と接続する ように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続するよう に構成された液晶ドライバ側接続端子群と、当該パッケージ基材側接続端子群及び 液晶ドライバ側接続端子群を接続する配線とを有した半導体基板を用いて接続され ており、上記液晶ドライバ側接続端子群のピッチは、上記出入力端子群のピッチと合 致するように構成されており、上記パッケージ基材側接続端子群は、上記液晶ドライ バ側接続端子群の最小ピッチを下回ることのな 、ピッチを有して 、ることを特徴として いる。具体的には、上記パッケージ基材側接続端子群と、液晶ドライバ側接続端子 群と、配線とが、上記半導体基板の一方の面に形成されていることが好ましい。
[0058] 上記の構成によれば、液晶ドライバが多出力のものであっても、当該パッケージ基 材のインナーリードを、既存技術で形成可能なピッチで形成することができる。そのた め、上記したような問題を回避することができ、コストアップすることなぐ多出力の液 晶ドライバを実装した液晶ドライバ実装パッケージを提供することができる。
[0059] 具体的には、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板を備 えていることによって、液晶ドライバが多出力であり、端子がファインピッチで形成され ている場合であっても、パッケージ基材のインナーリードのピッチを当該多出力のピッ チに合わせてファインピッチで構成する必要がない。すなわち、上記半導体基板に ぉ 、て、一方の上記液晶ドライバ側接続端子群を液晶ドライバの端子のピッチに合 わせて形成し、他方のパッケージ基材側接続端子群を、当該液晶ドライバ側接続端 子群よりもピッチを拡大させておくができる。これにより、ノ ッケージ基材のインナーリ ードは、ファインピッチで構成する必要がなぐ既存の技術を用いて形成することがで きる。
[0060] また、上記半導体基板は、半導体プロセスを用いて容易に製造することが可能であ る。
[0061] また、本発明の構成によれば、従来において、ノ ッケージ基材のインナーリードの ファインピッチ化を実現するために銅箔厚を薄くする等の技術革新を必要とすること なぐ既存の技術を用いて当該インナーリードを形成することができる。
[0062] このように、技術革新を必要とせず、半導体基板及びパッケージ基材の双方を既存 技術によって製造することができるため、技術革新に対応するための新規加工機器 を必要としない。
[0063] 従って、多出力の液晶ドライバを実装する液晶ドライバ実装パッケージを製造する にあたって、技術面やコスト面の増加を著しく抑えることができる。
[0064] また、液晶ドライバに関しては、上記半導体基板を備えることによって、端子のピッ チをパッケージ基材の端子ピッチを考慮することなぐ可能な限りファインピッチ化す ることができる。これにより、液晶ドライバのチップサイズを縮小することができ、コスト の低減を実現することができる。
[0065] また、従来であれば、加工後に許容される変形の割合も厳しくなるため、パッケージ 基材の材料に変形の少な 、ものを導入する必要があった力 上記の構成とすること によって、基材材料の選択の自由度が増し、安価な基材材料を選択することも可能と なる。これにより、コストアップを回避、もしくはコストを低減することができる。
[0066] さらに、上記の構成とすれば、従来と比較して、パッケージ基材の加工精度に余裕 があるように設定可能であることから、加工後の検査を簡易化することができる。よつ て、検査に伴うコストの増加を抑えることができる。
[0067] また、上記の構成とすれば、パッケージ基材と半導体基板の接続部分を十分確保 することができ、信頼性を向上させることができる。通常、外部からの衝撃等のカはパ ッケージ基材に加わる。そのため、ノ ッケージ基材に液晶ドライバが直接実装されて いる場合、この衝撃によってパッケージ基材と液晶ドライバとの接続部分が剥離したり 、破損したりする虞がある。し力しながら、本発明の構成とすれば、半導体基板を設け 、 ノ ッケージ基材に接続している上記半導体基板の端子は、パッケージ基材の端子 のピッチに合わせて比較的広く形成されており、パッケージ基材と半導体基板との接 続面積は広く確保できている。よって、パッケージ基材と半導体基板との接続は、外 部からの衝撃に対して強ぐ従って、半導体基板に接続した液晶ドライバと、パッケ一 ジ基材との接続を十分確保することができる。これにより、上記の構成とすることによ つて、信頼性の高 、液晶ドライバ実装パッケージを提供することが可能となる。
[0068] 以上のことから、本発明の構成とすることにより、技術革新を必要とすることなぐ既 存の技術を用いて、ファインピッチの液晶ドライバを実装した液晶ドライバ実装パッケ ージを提供することができる。
[0069] また、本発明に係る液晶ドライバ実装パッケージは、上記液晶ドライバ側接続端子 群のピッチのうちの上記最小ピッチと合致するピッチは、 0 mを超えた 20 m以下 であり、上記パッケージ基材側接続端子群の上記ピッチは、 50 m以上であることが 好ましい。
[0070] これにより、ノ ッケージ基材は、インナーリードのピッチを 50 μ m以上とすることがで きるため、ノ ッケージ基材を既存の技術で形成することができる。これにより、技術面 及びコスト面において何ら負担を与えることなぐ多出力の液晶ドライバを実装した液 晶ドライバ実装パッケージを提供することが可能となる。
[0071] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板がシリコン基 板であることが好ましい。
[0072] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板の配線が、メ タルによる、多層配線であることが好ましい。
[0073] また、下記の様な手段を設けることも可能である。
[0074] 例えば、液晶表示体に液晶ドライバ実装パッケージを実装する際に、液晶ドライバ の入力側端子は、液晶表示体のタイプに応じて、変更が必要となる場合がある。この ような場合、液晶ドライバがパッケージ基材に直接接続されていると、液晶ドライバ自 体の変更が必要となる。しかしながら、上記した構成とすれば、上記半導体基板上で 配線を入れ替えることができる。上記半導体基板は、上記したように、半導体プロセス によって製造することができ、また通常の ICを製造するより簡易なプロセスで安く作成 できるため、液晶表示体のタイプに応じて液晶ドライバ自体を変更する場合と比較し て、コストを抑えて対応することができる。
[0075] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板に回路素子を 備えていることが好ましい。例えば、上記半導体基板に出力バッファー素子を備えて 、ることが好まし!/、。
[0076] このように、上記半導体基板に出力バッファー素子を搭載することにより、例えば、 液晶ドライバ実装パッケージを液晶表示体に実装する場合に、上記液晶ドライバの 駆動能力を小さく作成しておき、上記半導体基板の出力バッファー素子のサイズを 液晶表示体に合わせて変更することにより、種々の液晶表示体に対応可能であると 共に、液晶ドライバのコストダウンを実現することができる。
[0077] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板に入力バッフ ァー素子を備えることも可能である。
[0078] 液晶ドライバへの信号入力は、差動信号を使用した RSDSや LVDS等のディスプ レイ ·インターフェース技術を使用した信号が入力されることが多い。これらの技術は 規格に合わせたレシーバーを液晶ドライバに内蔵する必要がある。半導体基板に入 力バッファーやレシーバーを構成することにより、規格の異なったインターフェースに も容易に対応可能になる。これにより、液晶ドライバのコストダウンを実現することがで きる。
[0079] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板に電源素子を 備えていることが好ましい。
[0080] 液晶ドライバ内に電源回路を内蔵するためには、液晶ドライバ用の製造プロセスに て電源回路を構成する必要があるが、電源回路は電源回路にあった製造プロセスに て作成したほうかコストも有利である。電源回路にあったプロセスにて、半導体基板を 作成し、電源を半導体基板に内蔵したほうがコストが低減できる。
[0081] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板に、上記液晶 ドライバを静電放電力も保護するための保護素子を備えていることが好ましい。 [0082] ESDでの破壊を防止するためには、保護素子自体の耐圧も必要になる。そのため 、回路の集積度が上がり微細化されても、保護素子自体は微細化できない傾向にあ る。
[0083] 上記の構成によれば、 ESDでの破壊を防止することができるだけでなぐ保護素子 を上記半導体基板に設けたことによって、液晶ドライバは微細プロセスにて集積度を 向上できるため、チップサイズを小さくすることができコストダウンを図ることができる。 一方、上記半導体基板は、液晶ドライバのような微細なプロセスを使用せずに製造す ることができるので、保護素子を搭載しても、保護素子を液晶ドライバに搭載する構 成と比較して、コストアップを抑えることができる。
[0084] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板に、上記液晶 表示体の救済を行うための冗長バッファーを備えていることが好ましい。
[0085] 液晶表示体の画素を結ぶ線が途中で切断された場合、切断後のラインは表示不 良となる。これを回避するため、切断ラインの反対側力 駆動信号を入力して救済を 行うことが知られているが、信号ラインの接続等により負荷が増えるため、通常の駆動 バッファーより大きな駆動能力が必要になる。しかしながら、このような大きな冗長用 ノ ッファーを、微細プロセスで作成する液晶ドライバに搭載するのは、コストアップに なる。そこで、上記した構成によれば、半導体基板上に冗長バッファー素子を搭載し ている。これにより、微細でない半導体プロセスによって製造する半導体基板でのコ ストアップを最小限にし、なお且つ、液晶ドライバのコストアップを防止することができ る。
[0086] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板における、上 記パッケージ基材側接続端子群と上記液晶ドライバ側接続端子群と上記配線とが形 成されている部分を除く領域に、接地用のメタルパターンが形成されていることが好 ましい。
[0087] 上記の構成により、不要な電磁波の放射を防止できる。
[0088] 表示パネルが大画面、大画素になる程、表示データの転送速度が上がるため、こ のようなベタアースのパターンにより電磁波の放出を遮断することは有効となる。
[0089] また、本発明に係る液晶ドライバ実装パッケージは、上記パッケージ基材に、上記 接続端子群を有するパッケージ基材上配線が形成されており、上記接続端子群を除 く上記パッケージ基材上配線の上には、該パッケージ基材上配線を覆う保護膜が形 成されており、上記保護膜における上記液晶ドライバ側の端部と、上記半導体基板 における上記パッケージ基材側接続端子群側の端部とは、互いに離間されて設けら れていることが好ましい。
[0090] このように上記保護膜における上記液晶ドライバ側の端部と、上記半導体基板にお ける上記パッケージ基材側接続端子群側の端部とを、互いに離間していることにより 、後述する充填材の充填を、上記離間した部分力 行うことができる。
[0091] また、本発明に係る液晶ドライバ実装パッケージは、上記半導体基板の上記配線、 上記半導体基板と上記液晶ドライバとの接続部分、及び、上記半導体基板と上記パ ッケージ基材との接続部分を、外部力 保護するための充填材が設けられており、上 記充填材に対する上記保護膜が、上記パッケージ基材、上記配線、上記半導体基 板及び上記液晶ドライバの表面のぬれ性よりも悪いぬれ性を示す材料カゝら構成され ていることが好ましい。具体的には、上記保護膜として、ポリイミド系榭脂を用いること ができる。
[0092] このように、上記離間した部分力 充填材の充填を行うことにより、保護膜の厚さに より充填材が堰きとめられ、保護膜側へ充填材が流れるのを防ぐことができ、また、上 記保護膜のぬれ性を、上記パッケージ基材、上記配線、上記半導体基板及び上記 液晶ドライバの表面のぬれ性よりも悪くすることによって、上記充填材が保護膜の表 面に沿って拡がることが防止することができ、充填材によって充填したい空間に効率 よく充填材を充填することができる。
発明の効果
[0093] 本発明に係る ICチップ実装パッケージは、以上のように、出入力端子群を有する I Cチップと、上記 ICチップを実装するための、接続端子群を有するパッケージ基材と を備えた ICチップ実装パッケージにおいて、上記 ICチップとパッケージ基材とは、上 記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記出 入力端子群と接続するように構成された ICチップ側接続端子群と、当該パッケージ 基材側接続端子群及び ICチップ側接続端子群を接続する配線とを有した半導体基 板を用いて接続されており、上記 ICチップ側接続端子群のピッチは、上記出入力端 子群のピッチと合致するように構成されており、上記パッケージ基材側接続端子群は
、上記 ICチップ側接続端子群の最小ピッチを下回ることのな 、ピッチを有して 、るこ とを特徴としている。また、本発明に係る液晶ドライバ実装パッケージは、以上のよう に、表示面を有する液晶表示体を駆動すべく当該表示面の周辺にぉ 、て当該液晶 表示体に隣接配置される、出入力端子群を有する液晶ドライバと、上記液晶ドライバ を実装するための、接続端子群を有するパッケージ基材とを備えた液晶ドライバ実装 ノ ッケージにおいて、上記液晶ドライバとパッケージ基材とは、上記接続端子群と接 続するように構成されたパッケージ基材側接続端子群と、上記出入力端子群と接続 するように構成された液晶ドライバ側接続端子群と、当該パッケージ基材側接続端子 群及び液晶ドライバ側接続端子群を接続する配線とを有した半導体基板を用いて接 続されており、上記液晶ドライバ側接続端子群のピッチは、上記出入力端子群のピッ チと合致するように構成されており、上記パッケージ基材側接続端子群は、上記液晶 ドライバ側接続端子群の最小ピッチを下回ることのな 、ピッチを有して 、ることを特徴 としている。
[0094] 以上の構成とすれば、例えば液晶ドライバのように多出力ファインピッチのドライバ（ ICチップ)実装される場合であっても、当該パッケージ基材のインナーリードを、既存 技術で形成可能なピッチで形成することができる。そのため、上記したような問題を回 避することができ、コストアップすることなぐ多出力のドライバを実装したパッケージを 提供することができる。
[0095] 本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十 分わ力るであろう。また、本発明の利益は、添付図面を参照した次の説明で明白にな るであろう。
図面の簡単な説明
[0096] [図 1]本発明の第 1の実施形態に係る液晶ドライバ実装パッケージの構成を示す平面 図である。
[図 2]図 1に示した液晶ドライバ実装パッケージを切断線 A—A'において切断した状 態を示した矢視断面図である。 圆 3]図 1に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びドライ バソケットの構成を示した斜視図である。
圆 4]図 1に示した液晶ドライバ実装パッケージに設けられた液晶ドライバ及びドライ バソケットの構成を示した斜視図であり、液晶ドライバをドライバソケットに実装する前 の段階を示したものである。
圆 5]図 1に示した液晶ドライバ実装パッケージにおける他の構造を示す断面図であ る。
圆 6]図 1に示した液晶ドライバ実装パッケージにおける他の構造を示す断面図であ る。
圆 7]図 1に示した液晶ドライバ実装パッケージにおける他の構造を示す断面図であ る。
圆 8]図 1に示した液晶ドライバ実装パッケージにおける他の構造を示す断面図であ る。
圆 9]図 1に示した液晶ドライバ実装パッケージにおける他の構造を示す断面図であ る。
圆 10]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である 圆 11]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である 圆 12]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である 圆 13]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である 圆 14]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である 圆 15]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示しており、液 晶ドライバ実装パッケージに設けられたドライバソケットの構成を示した斜視図である
[図 16]従来技術を示すものであり、 TCPの構成を示す平面図である。
[図 17]図 16の構成を、切断線 B— B'において切断した状態を示した矢視断面図で ある。
[図 18]従来技術を示すものであり、 SOFの構成を示す平面図である。
[図 19]図 18の構成を、切断線 B— B'において切断した状態を示した矢視断面図で ある。
[図 20]従来技術を示すものであり、 BGAの構成 (ワイヤーボンディング接続タイプ)を 示す平面図である。
[図 21]図 20の構成を、切断線 B— B'において切断した状態を示した矢視断面図で ある。
[図 22]従来技術を示すものであり、 BGAの構成 (フィリップチップ接続タイプ)を示す 平面図である。
[図 23]図 22の構成を、切断線 B— B'において切断した状態を示した矢視断面図で ある。
圆 24]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示した上面図 である。
圆 25]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示した上面図 である。
圆 26]本発明にかかる液晶ドライバ実装パッケージの他の実施形態を示した上面図 である。
符号の説明
la〜i, la，一 l〜la，一 7 液晶ドライバ実装パッケージ (ICチップ実装パッケージ) 2 フィルム基材 (パッケージ基材） 3, 3' 液晶ドライバ (ICチップ）
3a 駆動信号出力用端子（出入力端子群）
3b 信号入力用端子（出入力端子群）
4a〜4g ドライバソケット（半導体基板）
5 フィルム上配線
6 フィルム上配線
7 ソルダーレジスト
8 デバイスホール
9 第 1のバンプ
10 第 3のバンプ
11 第 2のバンプ
12 液晶ドライバ接続用端子 (ICチップ側接続端子群）
13 フィルム基材接続用端子 (パッケージ基材側接続端子群)
14 ソケット上配線 (配線、メタル配線）
14 ' ソケット上配線 (多層配線、配線、メタル配線）
15 充填材
16 電源回路 (電源素子）
17 出力駆動ノ ッファー（出力バッファー素子）
18 冗長用バッファー（冗長バッファー素子）
19 共通電源配線
20 共通接地配線
21 保護素子
22 貫通電極
23 第 4のバンプ
24 第 2の充填材
25 シリコン咅附
50 接地用メタルパターン
発明を実施するための最良の形態 [0098] 〔実施の形態 1〕
本発明に係る液晶ドライバ実装パッケージについての一実施形態を説明する。な お、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付さ れている力 本発明の範囲が以下の実施形態および図面に限定されるものではない
[0099] まず、図 1ないし図 4に基づいて本発明に係る液晶ドライバ実装パッケージについ て以下に説明する。
[0100] 図 1は、本発明の一実施形態である液晶ドライバ実装パッケージの構成を示した平 面図である。本発明の一実施形態の液晶ドライバ実装パッケージ (ICチップ実装パッ ケージ）は、表示面を有する液晶表示体を駆動すべく当該表示面の周辺において当 該液晶表示体に隣接配置される液晶表示体駆動装置として用いることができる。そ のため、本実施形態における液晶ドライバ実装パッケージ laは、図 1に示すように、 フィルム基材 (パッケージ基材) 2と、液晶ドライバ (ICチップ) 3と、ドライバソケット（半 導体基板) 4aと、フィルム上配線 5 · 6と、ソルダーレジスト 7を備えている。液晶ドライ バ実装パッケージ laの構成を、図 2に基づいて具体的に説明する。
[0101] 図 2は、図 1に示す液晶ドライバ実装パッケージ laを切断線 A—A'において切断し た状態を示した矢視断面図である。液晶ドライバ実装パッケージ laには、フィルム基 材 2にデバイスホール 8と呼ばれる穴部が設けられており、液晶ドライバ 3がデバイス ホール 8内に配設されて 、る。
[0102] 上記フィルム基材 2に設けられたデバイスホール 8の周辺部には、フィルム上配線 5 •6が形成されている。フィルム上配線 5 · 6のデバイスホール 8側の一端と、ドライバソ ケット 4aとは、第 1のバンプ 9によって電気的に導通している。詳細は後述する力 ド ライバソケット 4aは液晶ドライバ 3と導通していることから、フィルム上配線 5 · 6は、ドラ ィバソケット 4aを介して、液晶ドライバ 3と導通している。すなわち、フィルム上配線 5 は、液晶ドライバ 3から出力された信号 (例えば駆動信号)を図示しない液晶表示体 に送るための出力用配線であり、フィルム上配線 6は、制御信号 (例えば画像データ 信号)を液晶ドライバ 3に入力するための入力用配線である。
[0103] 上記フィルム上配線 5 · 6上には、ソルダーレジスト 7が形成されて!、る。ソルダーレ ジスト 7は、配線の絶縁と保護を行うものである。
[0104] 上記液晶ドライバ 3は、液晶表示体を駆動するために設けられて 、る。そのため、 複数の液晶駆動用回路 (不図示)が設けられており、当該液晶駆動用回路には、図 2に示すように、駆動信号を出力するための駆動信号出力用端子 3aと、画像データ 信号等を入力するための信号入力用端子 3b (出入力端子群）とが設けられている。 また、液晶ドライバ 3は、駆動信号出力用端子 3a及び信号入力用端子 3bに第 3のバ ンプ 10を有している。
[0105] ドライバソケット 4aは、一方の表面上において、液晶ドライバ 3とフィルム基材 2と導 通している。具体的には、ドライバソケット 4aには、一方の表面上に、第 1のバンプ 9 及び第 2のバンプ 11が設けられており、図 2に示すように、フィルム基材 2とドライバソ ケット 4aとは、第 1のバンプ 9によって導通しており、液晶ドライバ 3とドライバソケット 4 aとは、第 2のバンプ 11と第 3のバンプ 10とを接続することによって導通している。ドラ ィバソケット 4aの材料としては、半導体材料を用いることができ、シリコンを用いること が好ましい。ドライバソケット 4aのサイズとしては、特に限定されるものではないが、例 えば、 2mm X 20mmで、厚さ 400 μ mとすることができる。
[0106] 図 2に示す充填材 15は、フィルム基材 2のデバイスホール 8と、フィルム上配線 5 · 6 と、ドライバソケット 4aの第 1及び第 2のバンプが設けられている面を被覆するように設 けられており、接続部を外部環境力 保護するために設けられている。
[0107] 次に、図 3及び図 4を用いてドライバソケット 4aの構成について具体的に説明する。
[0108] 図 3は、液晶ドライバ 3及びドライバソケット 4aの構成を示した斜視図である。また、 図 4は、ドライバソケット 4aの構成を示した斜視図であり、液晶ドライバ 3を実装する前 の段階を示している。なお、図 4では、一部が透視図となっている。
[0109] ドライバソケット 4aには、図 4に示すように、液晶ドライバ 3の駆動信号出力用端子 3 a及び信号入力用端子 3bと接続する液晶ドライバ接続用端子 (ICチップ側接続端子 群、液晶ドライバ側接続端子群） 12と、フィルム基材 2のフィルム上配線 5 · 6の端子と 接続するフィルム基材接続用端子 (パッケージ基材側接続端子群） 13と、当該液晶ド ライバ接続用端子 12とフィルム基材接続用端子 13とを接続するソケット上配線 (配線 、メタル配線） 14とが設けられている。具体的には、図 4に示すように、ドライバソケット 4aには、その中心付近に液晶ドライバ接続用端子 12が設けられており、ドライバソケ ット 4aの外周付近にフィルム基材接続用端子 13が設けられている。液晶ドライバ接 続用端子 12上には、第 2のバンプ 11が設けられており、フィルム基材接続用端子 13 上には第 1のバンプ 9が設けられており、図 4に示すように、第 2のバンプ 11は、液晶 ドライノ 3の駆動信号出力用端子 3a及び信号入力用端子 3bに設けられた第 3のバ ンプ 10と合致するように構成されており、合致することによって、図 3に示した構成と なる。
[0110] ドライバソケット 4aにおける第 2のバンプ 11のピッチは、液晶ドライバ 3における駆動 信号出力用端子 3a及び信号入力用端子 3bに設けられた第 3のバンプ 10と同ピッチ となっている。すなわち、液晶ドライバ 3が上記したような多出力の液晶ドライバである ため、第 3のバンプ 10がファインピッチ化を実現したピッチとなっている。具体的には 、 O /z mを超え、 20 m以下のピッチとなるように構成されている。従って、第 2のバン プ 11のピッチも図 4に示すように、 20 m以下のファインピッチとなるように構成され ている。
[0111] 一方、ドライバソケット 4aにおける第 1のバンプ 9のピッチは、第 2のバンプ 11のピッ チよりも広く構成されている。具体的には、図 3に示すように、 50 /z m以上のピッチを 形成している。すなわち、ドライバソケット 4aにおけるフィルム基材 2側の接続端子は 、液晶ドライバ 3側の接続端子よりもピッチが大きく形成されている。これにより、ドライ バソケット 4aの第 1のバンプ 9によって接続されるフィルム基材 2のフィルム上配線 5 · 6の端子のピッチは、第 1のバンプ 9のピッチに合わせて 50 μ m以上のピッチで形成 されている。
[0112] このように、本実施形態の液晶ドライバ実装パッケージ laの構成によれば、ドライバ ソケット 4aにおいて、液晶ドライバ 3側の接続端子を、液晶ドライバ 3の端子のピッチ に合わせて形成し、フィルム基材 2側の接続端子を、液晶ドライバ 3側の接続端子より もピッチを拡大させている。従って、液晶ドライバ 3が多出力であり、液晶ドライバ 3の 端子がファインピッチで形成されて 、る場合であっても、フィルム基材 2のフィルム上 配線 5 · 6のピッチを当該多出力のピッチに合わせてファインピッチで構成する必要が ない。すなわち、フィルム基材 2のフィルム上配線 5 · 6 (インナーリード）は、ファインピ ツチで構成する必要がなぐ既存の技術を用いて 50 m以上のピッチで形成するこ とができる。そのため、銅箔厚を薄くする等の技術革新やそれに対応するための新規 加工機器等の設備を備える必要はなぐ技術面やコスト面の増加を著しく抑えた液晶 ドライバ実装パッケージを提供することができる。
[0113] また、ドライバソケット 4aの配線の最小ピッチは 20 μ mでよぐ既存の設備で作成可 能である。既存の設備での製造は最新の設備を使用して作成したものと比較して製 造コストを抑えることができる。そのため、ドライバソケット 4a及びフィルム基材 2の双 方を低コストで製造することができる。よって、本発明の液晶ドライバ実装パッケージ の構成とすれば、多出力の液晶ドライバを実装した液晶ドライバ実装パッケージを安 価で提供することができる。
[0114] また、ドライバソケット 4aを備えることによって、液晶ドライバ 3の端子のピッチを、フィ ルム基材 2の端子ピッチを考慮することなぐ可能な限りファインピッチ化することがで きる。これにより、液晶ドライバ 3のチップサイズを縮小することができる。従って、コスト の低減を実現することができる。以上のことから、本発明の構成とすることにより、技術 革新を必要とすることなぐ既存の技術を用いて、ファインピッチの液晶ドライバを実 装した液晶ドライバ実装パッケージを提供することができる。
[0115] なお、本実施形態においては、液晶表示体を駆動すべく構成された液晶ドライバ 実装パッケージとして説明したが、本発明の ICチップ実装パッケージは、これに限定 されるものではない。すなわち、 EL (エレクトロルミネセンス）表示体の駆動素子や、 各種携帯用電子機器などの装置内部に搭載される素子の実装用パッケージとして 適用することが可能である。
[0116] なお、本実施形態では、図 2に示す構造の液晶ドライバ実装パッケージについて説 明したが、本発明はこれに限定されるものではない。以下に、図 5〜図 9を用いて、本 発明の液晶ドライバ実装パッケージにおける他の構造について説明する。
[0117] 図 2に示した液晶ドライバ実装パッケージ 1 aでは、フィルム基材 2にデバイスホール 8を設けて、液晶ドライバ 3を配設している。これは、液晶ドライバ 3の厚さがあるため である。そこで、図 5に示した液晶ドライバ実装パッケージ la'— 1では、工程の最後 で行う裏面研磨によって液晶ドライバ 3を 5 mまで研磨して薄くしている。一方、ドラ ィバソケット 4aとフィルム基材 2のフィルム上配線 5 · 6を接続する第 1のバンプ 9の高さ を 15 m程度に形成する。また、液晶ドライノく 3の第 3のバンプ 10、及びドライバソケ ットの第 2のバンプ 11は、その高さを合わせて 5 /z mとなるように形成する。そのため、 図 5に示した構成とすることによって、デバイスホール 8を設ける必要がない。
[0118] また、フィルム基材 2が十分に厚い場合（500 m程度）には、図 6に示した液晶ドラ ィバ実装パッケージ la，一 2の構成であってもよい。液晶ドライバ実装パッケージ la， —2は、液晶ドライバ 3の厚さを 100 m程度に研磨し、フィルム基材 2における液晶 ドライバ 3が配設される領域を 200 m程度エッチングにて掘り下げている。これによ り、液晶ドライバ 3が実装可能となる。この構成とすることにより、図 2に示したデバイス ホール 8を設ける構成と比較して、フィルム基材 2の強度を上げることができる。
[0119] 図 7に示した液晶ドライバ実装パッケージ la'— 3は、ドライバソケット 4aの裏面へ貫 通電極 22により信号を通し、ドライバソケット 4aの裏面に第 4のバンプ 23を形成して、 フィルム基材 2との接続を行った構成となっている。この構造によれば、デバイスホー ル 8を設ける必要はなぐ且つ液晶ドライバ 3の裏面研磨を必要としない。なお、図 7 の構造の場合、液晶ドライバ 3を外部環境力 保護するための第 2の充填材 24で、 液晶ドライバ 3を被覆することが好ま 、。
[0120] 図 8に示した液晶ドライバ実装パッケージ la'—4は、裏面研磨を行って、厚さ 100 μ m程度にした液晶ドライバ 3の厚さほど、ドライバソケット 4aの液晶ドライバ 3実装部 分を掘り下げた構造となっている。これにより、デバイスホール 8を設ける必要がない
[0121] 図 9に示した液晶ドライバ実装パッケージ la'—5は、ドライバソケット 4aとフィルム基 材 2の接続部分に、液晶ドライノ 3の厚さ分、別のシリコン部材 25を貼り付けた構造と なっている。この構造とすることにより、デバイスホール 8を設けることなぐ且つ液晶ド ライバ 3の裏面研磨を必要としな 、。
[0122] なお、本発明の液晶ドライバ実装パッケージは、以下の構成を特徴としていると換 言することができる。
[0123] すなわち、液晶ドライバ実装パッケージは、集積回路と集積回路の実装用パッケ一 ジとのアセンブリにおいて、第 1の接続端子群と、第 1の接続端子群の最小接続端子 ピッチを下回ることのない接続端子ピッチをもつ第 2の接続端子群と、第 1の接続端 子群と第 2の接続端子群を接続する配線をもつ基材を用い、第 1の接続端子群にて 集積回路と接続し、第 2の接続端子群にて実装用パッケージに接続することにより、 アセンブリされることを特徴としている。また、上記の構成において、第 1の接続端子 群の中に端子ピッチが 20 m以下のものを含む端子群であり、且つ第 2の接続端子 群の端子ピッチが 50 m以上の端子群であることが好ましい。さらに、上記の構成に おいて、上記基材がシリコンであることが好ましぐ上記基材上の配線カ タル配線で あることが好ましい。
[0124] また、以下のように換言することもできる。
[0125] すなわち、本発明の液晶ドライバ実装パッケージは、液晶ドライバと液晶ドライバの 実装用パッケージとのアセンブリにおいて、第 1の接続端子群と、第 1の接続端子群 の最小接続端子ピッチを下回ることのない接続端子ピッチをもつ第 2の接続端子群と 、第 1の接続端子群と第 2の接続端子群を接続する配線をもつシリコン基材を用い、 第 1の接続端子群を使用して液晶ドライバの出力端子に接続し、第 2の接続端子群 にて実装用パッケージの出力端子に接続することにより、液晶ドライバの出力ピッチ を実装用パッケージのピッチにあわせることを特徴としている。また、上記の構成にお いて、第 1の接続端子群の中に端子ピッチが 20 m以下のものを含む端子群であり 、且つ第 2の接続端子群の端子ピッチが 50 m以上の端子群であることが好ましぐ 上記基材上の配線カ^タル配線であることが好ましい。
[0126] 〔実施の形態 2〕
本発明にかかる他の実施の形態につ!、て、図 10に基づ 、て説明すれば以下の通 りである。なお、本実施の形態では、上記実施の形態 1との相違点について説明する ため、説明の便宜上、実施の形態 1で説明した部材と同一の機能を有する部材には 同一の部材番号を付し、その説明を省略する。
[0127] 図 10は、本実施形態の液晶ドライバ実装パッケージ lbのドライバソケット（半導体 基板) 4bの構成を示した斜視図である。図 10に示す液晶ドライバ実装パッケージ lb のドライバソケット 4bは、上記実施の形態 1にて説明した液晶ドライバ実装パッケージ laのドライバソケット 4aに代えて、多層構造のソケット上配線 14，を有したドライバソケ ット 4bを備えている。
[0128] フィルム基材接続用端子 13と、液晶ドライバ接続用端子 12を接続する配線 14が単 層の場合、フィルム基材接続用端子 13の端子順と、液晶ドライバ接続用端子 12の端 子順は同一の順番でしか構成できないが、配線を多層にすることにより、図 10のよう に配線を交差することが可能になるため、フィルム基材接続用端子 13の端子順と、 液晶ドライバ接続用端子 12の端子順を入れ替えることが可能となる。
[0129] 例えば、液晶ドライバ実装パッケージを液晶表示体に実装する際に、液晶ドライバ の入力側端子は、液晶表示体のタイプに応じて、変更が必要となる場合がある。この ような場合、液晶ドライバがフィルム基材に直接接続されている構成の場合、液晶ドラ ィバ自体の変更が必要となる。し力しながら、図 10に示した液晶ドライバ実装パッケ ージ lbであれば、ドライバソケット 4bを備えていることによって、ドライバソケット 4b上 で配線を入れ替えることができる。ドライバソケット 4bは、上記したように、半導体プロ セスによって製造することができ、液晶ドライバ 3のように微細プロセスを必要としない ことから、液晶ドライバ自体を変更する場合と比較して、コストを抑えて対応することが できる。
[0130] 〔実施の形態 3〕
本発明にかかる他の実施の形態にっ 、て、図 11な 、し図 14に基づ 、て説明すれ ば以下の通りである。なお、本実施の形態では、上記実施の形態 1との相違点につ いて説明するため、説明の便宜上、実施の形態 1で説明した部材と同一の機能を有 する部材には同一の部材番号を付し、その説明を省略する。
[0131] 上記実施形態 1の液晶ドライバ実装パッケージ laのドライバソケット 4aは、図 4に示 したように、液晶ドライバ接続用端子 12と、フィルム基材接続用端子 13と、当該液晶 ドライバ接続用端子 12とフィルム基材接続用端子 13とを接続するソケット上配線 14 とが設けられている。これに対して、図 11ないし図 14に示す本実施形態における液 晶ドライバ実装パッケージ lc〜： Lfは、上記の構成に加えて、ドライバソケットに他の素 子を配設している。以下に、液晶ドライバ実装パッケージ lc〜： Lfについてそれぞれ 説明する。
[0132] 図 11は、液晶ドライバ実装パッケージ lcのドライバソケット 4cの構成を示す斜視図 である。液晶ドライバ実装パッケージ lcでは、液晶ドライバ接続用端子 12と、フィルム 基材接続用端子 13と、ソケット上配線 14とに加えて、電源回路 (電源素子） 16及び 出力駆動バッファー（出力バッファー素子） 17を備えている。
[0133] 液晶ドライバ 3とドライバソケット 4cとは、別のプロセスで製造されるため、ドライバソ ケット 4cを例えば電源回路 16が作成しやす!/、プロセスで作成し、ドライバソケット 4c 上の電源回路 16で作成した電圧を液晶ドライバ 3に供給することが可能となる。
[0134] 液晶ドライバの液晶パネルの駆動能力は、実装される液晶表示体の大きさ等により 決定される負荷容量を十分駆動できる能力が必要であるが、必要以上に大きくする と液晶ドライバが大きくなるという問題が生じる。そこで、図 11のドライバソケット 4cに 示すように、出力駆動バッファー 17を搭載することにより、液晶ドライノ 3の駆動能力 を小さく作成しておき、ドライバソケットの出力駆動バッファーのサイズを液晶表示体 に合わせて変更することにより、種々の液晶表示体に対応可能であると共に、液晶ド ライバ 3のコストダウンを実現することができる。
[0135] なお、図 11のように出力駆動バッファー 17をドライバソケット 4cに搭載する際、出力 駆動バッファー 17は出力数に相当する数あるため、全出力分に相当する出力駆動 ノ ッファー 17をドライバソケット 4cに搭載してもよぐ一部の出力に相当する出力駆動 ノ ッファー 17をドライバソケット 4cに搭載してもよい。また、液晶ドライバ 3の出力部の オペアンプをドライバソケット 4c上に設けることによって、全出力分に相当する出力駆 動バッファー 17を含む液晶駆動電圧の出力回路を全てドライバソケット 4c上で製造 してもょ 、。オペアンプ等のアナログ回路がすべてドライバソケット 4c上で構成でき、 液晶ドライバ 3はロジック回路のみになり、液晶ドライバ 3のチップ面積を飛躍的に小 さくできる。このように構成することによって、ドライバソケット 4cのコストは上がる力 ド ライバソケット 4cを安価なプロセスで作成することで、液晶ドライバ 3でのコストダウンよ り少な 、コストアップに抑え、全体としてコストダウンを実現することが可能となる。
[0136] また、図 11では、出力駆動バッファー 17を備えたドライバソケット 4cについて説明 したが、本発明のドライバソケットは、入力バッファーを備えるものであってもよい。こ れにより、液晶ドライバのコストダウンを実現することができる。また、液晶ドライバへの 信号入力は、差動信号を使用した RSDSや LVDS等のディスプレイ 'インターフエ一 ス技術を使用した信号が入力されることが多い。これらの技術は規格に合わせたレシ 一バーを液晶ドライバに内蔵する必要がある。半導体基板に入力バッファーやレシ 一バーを構成することにより、規格の異なったインターフェースにも容易に対応可能 になる。
[0137] 図 12は、液晶ドライバ実装パッケージ Idのドライバソケット 4dの構成を示す斜視図 である。液晶ドライバ実装パッケージ Idでは、液晶ドライバ接続用端子 12と、フィルム 基材接続用端子 13と、ソケット上配線 14とに加えて、冗長バッファー (冗長バッファ 一素子） 18を備えている。
[0138] 液晶表示体の画素を結ぶ配線が途中で切断された場合、切断後のラインは表示 不良となる。これを回避するため、切断ラインの反対側力 駆動信号を入力して救済 を行うことが知られている。この時、信号ラインの接続等により負荷が増えるため、通 常の駆動バッファーより大きな駆動能力が必要になる。し力しながら、このような大き な冗長用バッファーを、微細プロセスで作成する液晶ドライバに搭載するのは、コスト アップになる。そこで、本実施形態の液晶ドライバ実装パッケージ Idでは、冗長用バ ッファー 18をドライバソケット 4dに搭載する。これにより、ドライバソケット 4dでのコスト アップを最小限にし、なお且つ、液晶ドライバ 3のコストアップを防止することができる
[0139] 図 13は、液晶ドライバ実装パッケージ leのドライバソケット 4eの構成を示す斜視図 である。液晶ドライバ実装パッケージ leでは、液晶ドライバ接続用端子 12と、フィルム 基材接続用端子 13と、ソケット上配線 14とに加えて、共通電源配線 19と、共通 GN D配線 (共通接地配線） 20とを備えて 、る。
[0140] 液晶ドライノ 3の場合、出力回路が多ぐまたアナログ回路が使用されているため、 出力間で電源のインピーダンスが異なると出力電圧の差 (出力間偏差)が発生する。 この差を少なくするため、通常は、液晶ドライバで多層配線を使用し、幅広い電源配 線を設ける必要がある。しカゝしながら、電源配線を配設することによって、配線層が 1 層多くなり、コストアップにつながる虞がある。そこで、本実施形態の液晶ドライバ実装 パッケージ leでは、ドライバソケット 4eに共通配線（共通電源配線 19及び共通 GND 配線 20)を設け、液晶ドライバ 3の各出力とドライバソケット 4eの共通配線と接続する ノッド及び電極を設けることによって、液晶ドライノく 3での電源配線を省略すると共に 、液晶ドライバ 3の各出力間での電源インピーダンスの差を少なくすることができ、液 晶ドライバ 3の出力間偏差の低減が行われ、表示品位の向上を実現することが可能 となる。
[0141] 図 14は、液晶ドライバ実装パッケージ Ifのドライバソケット 4fの構成を示す斜視図 である。液晶ドライバ実装パッケージ Ifでは、液晶ドライバ接続用端子 12と、フィルム 基材接続用端子 13と、ソケット上配線 14とに加えて、保護素子 21を備えている。
[0142] 保護素子 21は、静電放電（ESD: Electrostatic discharge)に対する保護回路であ る。静電放電は、組み立てラインの機械や人に帯電して、帯電した物から集積回路 へ放電するモードや、集積回路のパッケージが帯電して、ノ ッケージ力も外部へ放 電するモードが考えられており、何れも数千ボルトに及ぶ静電放電を生じるため、集 積回路の破壊を招く。特に、ドライバ実装パッケージ Ifを液晶パネルへ実装するェ 程で、前者のモードによる帯電が生じて ESD破壊を生じる虞がある。そこで、この静 電放電力も液晶ドライバを保護するために、液晶ドライバ実装パッケージ Ifでは、保 護素子 21を備えている。
[0143] ESDでの破壊を防止するためには、保護素子 21自体の耐圧も必要になる。そのた め、保護素子 21の内部回路の集積度が上がり微細化されても、保護素子 21自体は 微細化できない傾向にある。液晶ドライバ実装パッケージ Ifでは、保護素子 21を液 晶ドライバ 3ではなぐドライバソケット 4fに搭載している。液晶ドライバ 3は微細プロセ スにて製造するため、保護素子 21がないと液晶ドライノ 3の集積度が上がり、チップ サイズが小さくなつてコストダウンを図ることができる。一方、ドライバソケット 4fは、液 晶ドライノ 3のような微細なプロセスを使用せずに製造することができるので、保護素 子 21を搭載しても、保護素子を液晶ドライバに搭載する構成と比較して、コストアップ を抑えることができる。
[0144] なお、本実施形態の液晶ドライバ実装パッケージは、ドライバソケット上に集積回路 プロセスを使用した、素子を含むことを特徴としていると換言することができる。
[0145] また、本実施形態では、出力駆動バッファー及び電源回路、入力バッファー、電源 回路、冗長バッファー、共通電源配線、共通 GND配線、保護素子の何れかを備えた 構成について説明したが、本発明はこれに限定されるものではない。
[0146] 〔実施の形態 4〕
本発明にかかる他の実施の形態につ!、て、図 15に基づ 、て説明すれば以下の通 りである。なお、本実施の形態では、上記実施の形態 1との相違点について説明する ため、説明の便宜上、実施の形態 1で説明した部材と同一の機能を有する部材には 同一の部材番号を付し、その説明を省略する。
[0147] 上記実施形態 1の液晶ドライバ実装パッケージ laの液晶ドライバ 3は、図 4に示した ように、液晶ドライバ 3の端子パッドが、液晶ドライバ 3の対向する 2辺に沿って、それ ぞれ一直線上に配列した構成である。そのため、ドライバソケット 4aの液晶ドライバ接 続用端子 12は、液晶ドライノ 3の端子パッドに対応して、図 4に示したように、ドライバ ソケット 4aの対向する 2辺に沿って、それぞれ一直線上に配列した構成となっている 。これに対して、本実施形態の液晶ドライバ実装パッケージ lgは、端子パッドが液晶 ドライバの全面に設けられた液晶ドライバ 3 'と、この端子パッドに対応するように、液 晶ドライバ接続用端子及び第 2のバンプ 11が設けられているドライバソケット 4gとを 備えている。
[0148] これにより、液晶ドライバ 3 'での出力回路 (不図示）の配置の制約が少なくなり、液 晶ドライバ 3 'の形状を、図 4に示した長方形力 正方形へ近い形状にすることができ る。
[0149] 液晶ドライバをはじめとする集積回路は、円形のウェハ上に複数作成される。その ため、ウェハ上に乗るチップの個数 (乗り数)を多くするためにはチップ形状を正方形 にするほうが良いことになる。そこで、本実施形態の液晶ドライバ実装パッケージ lg の構成とすることによって、液晶ドライバ 3 '形状を正方形に近い形状にできるため、 液晶ドライバ 3 'の製造に伴うコストダウンが可能となる。
[0150] また、液晶ドライバ 3 '形状を正方形に近い形状にするために、ドライバソケット 4gの ソケット上配線 14を上記実施形態 2のように多層構造とすることも可能である。
[0151] 〔実施の形態 5〕
本発明にかかる他の実施の形態について、図 24に基づいて説明すれば以下の通 りである。なお、本実施の形態では、上記実施の形態 1との相違点について説明する ため、説明の便宜上、実施の形態 1で説明した部材と同一の機能を有する部材には 同一の部材番号を付し、その説明を省略する。
[0152] 上記実施の形態 1の液晶ドライバ実装パッケージ laは、図 2に示すようにソルダー レジスト 7が配設されている。ソルダーレジスト 7は、フィルム上配線 5におけるドライバ ソケットのバンプ 9との接続部と、フィルム上配線 5のもう一方の端の外部回路との接 続部及び液晶パネルの端子接続部（不図示）とを除いて、フィルム上配線 5を覆って おり、フィルム上配線 5を保護する機能を有している。ここで、ドライバソケット 4aと、ソ ルダーレジスト 7との間には、上面（図 1)力も見てわ力るように隙間が設けられている 。この隙間は、図 2に示した充填材 15となる充填材を容易に流入させるための流入 口となる。そして、上記実施の形態 1の液晶ドライバ実装パッケージ laでは、この隙 間がドライバソケット 4aの 4辺全てに設けられている。これに対して、本実施形態の液 晶ドライバ実装パッケージ lhは、この隙間がドライバソケット 4aの 3辺に設けられてお り、ドライバソケット 4aの残りの 1辺では、ソルダーレジスト 7がドライバソケット 4aと重畳 するように形成されて ヽるため上記流入口は形成されて ヽな ヽ構成となって 、る。
[0153] また、本実施形態の液晶ドライバ実装パッケージ lhでは、ソルダーレジスト 7をポリ イミド系榭脂を用いて構成しており、充填材に対するソルダーレジスト 7の表面のぬれ 性は、ソルダーレジスト 7で覆われて!/、な!/、フィルム上配線 5やシリコンを材料とするド ライバソケットや液晶ドライバ 3の表面のぬれ性よりも悪くなつている。尚、「表面のぬ れ性が悪い」とは、該表面に液滴を形成したときに、該液滴に表面張力が働いて、表 面に沿って拡がらない性質を示す表面のことである。
[0154] ここで、上記実施の形態 1のようにソルダーレジスト 7を単に形成しただけであっても 、次のような効果がある。それは、充填材 15となる充填材は表面張力によりフィルム 基板 2とドライバソケット 4aと液晶ドライバ 3とによって形成される空間に充填されるが 、ソルダーレジスト 7があることで、その厚みが堰となり、充填材は堰き止められる。こ れにより比較的高価な充填材の使用量を節減することができる。そして、本実施形態 では、ソルダーレジスト 7を、表面のぬれ性が悪いポリイミド系榭脂を用いて構成した ことによって、上記の効果にカ卩えて、充填材の充填時に充填材がソルダーレジスト表 面を流れて拡がらないという効果も奏する。つまり、注入された充填材は、フィルム基 板とドライバソケットと ICチップでできて 、る隙間には表面張力にて容易に流入し拡 力 Sり充填されるのに対し、ソルダーレジスト 7の端部では堰き止められることになる。こ れにより、比較的高価な充填材の使用量も最小限にとどめることができる。
[0155] また、本実施形態の液晶ドライバ実装パッケージ lhでは、上記したように、充填材 を充填する際の隙間が、ドライバソケット 4aの 4辺のうちの 3辺に設けられていることか ら、ドライバソケット 4aの 4辺全てに隙間が設けられている構成と比較して、隙間から 充填材が流出する可能性を少なくすることができる。尚、上記隙間はドライバソケット 4aの 4辺のうちの 3辺でなくとも、図 25に示すように、ドライバソケット 4aの 4辺のうちの 2辺に形成されたものであってもよい。一般的に液晶ドライバは長方形を有しており、 よって、ドライバソケット 4aも長方形を有している。そこで、図 25に示すように、ドライバ ソケット 4aの長辺側に上記隙間を形成しておけば、充填材を効率的に充填すること ができるため好ましい。
[0156] 〔実施の形態 6〕
本発明にかかる他の実施の形態につ!、て、図 26に基づ 、て説明すれば以下の通 りである。なお、本実施の形態では、上記実施の形態 1との相違点について説明する ため、説明の便宜上、実施の形態 1で説明した部材と同一の機能を有する部材には 同一の部材番号を付し、その説明を省略する。
[0157] 上記実施の形態 1の液晶ドライバ実装パッケージ laでは、ドライバソケット 4aの一表 面には、図 4に示したように、液晶ドライバ接続用端子 12と、フィルム基材接続用端 子 13と、当該液晶ドライバ接続用端子 12とフィルム基材接続用端子 13とを接続する ソケット上配線 14とが配設されている。これに対して、本実施形態の液晶ドライバ実 装パッケージ liは、液晶ドライバ接続用端子 12と、フィルム基材接続用端子 13と、ソ ケット上配線 14とに加えて、接地用メタルパターン 50が形成されている。具体的には 、接地用メタルパターン 50は、ドライバソケット 4aの一表面上における、液晶ドライバ 接続用端子 12と、フィルム基材接続用端子 13と、ソケット上配線 14とが形成されて いる部分を除いた領域に形成されており、液晶ドライバ接続用端子 12の接地端子に 該当する端子と電気的に接続して ヽる。
[0158] このように接地用メタルパターン 50を設けたことにより、本実施形態の液晶ドライバ 実装パッケージ liは、不要な電磁波の放射を防止することができる。表示パネルが大 画面、大画素になる程、表示データの転送速度が上がる。そのため、このようなベタ アースのパターンを形成して、電磁波の放出を遮断することは有効である。
[0159] 本発明の詳細な説明の項においてなした具体的な実施態様または実施例は、あく までも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限 定して狭義に解釈されるべきものではなぐ本発明の精神と次に記載する特許請求 項の範囲内で、色々と変更して実施することができる。
産業上の利用の可能性
[0160] 本発明の ICチップ (液晶ドライノく）実装パッケージは、液晶ドライバのように多出力 のドライバを用いる場合であっても、当該液晶ドライバのパッケージであるインナーリ ードを、既存技術で形成可能なピッチ (例えば 50 μ m以上)で形成することができる。
[0161] 従って、液晶表示体を駆動すべく構成された液晶ドライバ実装パッケージとして適 用できるほか、 EL (エレクトロルミネセンス)表示体の駆動素子や、各種携帯用電子 機器などの装置内部に搭載される素子の実装用パッケージとして適用することが可 能である。

Claims

請求の範囲
[1] 出入力端子群を有する ICチップと、
上記 ICチップを実装するための、接続端子群を有するパッケージ基材とを備えた I cチップ実装パッケージにおいて、
上記 ICチップとパッケージ基材とは、
上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上 記出入力端子群と接続するように構成された ICチップ側接続端子群と、当該パッケ 一ジ基材側接続端子群及び ICチップ側接続端子群を接続する配線とを有した半導 体基板を用いて接続されており、
上記 ICチップ側接続端子群のピッチは、上記出入力端子群のピッチと合致するよう に構成されており、
上記パッケージ基材側接続端子群は、上記 ICチップ側接続端子群の最小ピッチを 下回ることのな!/、ピッチを有して 、ることを特徴とする ICチップ実装パッケージ。
[2] 上記パッケージ基材側接続端子群と、上記 ICチップ側接続端子群と、上記配線と は、上記半導体基板の一方の面に形成されていることを特徴とする請求項 1に記載 の ICチップ実装パッケージ。
[3] 上記 ICチップ側接続端子群のピッチのうちの上記最小ピッチと合致するピッチは、 0 μ mを超えた 20 μ m以下であり、上記パッケージ基材側接続端子群の上記ピッチ は、 50 m以上であることを特徴とする請求項 1または 2に記載の ICチップ実装パッ ケージ。
[4] 上記半導体基板は、シリコン基板であることを特徴とする請求項 1から 3の何れか 1 項に記載の ICチップ実装パッケージ。
[5] 上記半導体基板の配線力 多層配線であることを特徴とする請求項 1から 4の何れ 力 1項に記載の ICチップ実装パッケージ。
[6] 上記半導体基板に回路素子を備えていることを特徴とする請求項 1から 5の何れか
1項に記載の ICチップ実装パッケージ。
[7] 上記半導体基板に出力バッファー素子を備えていることを特徴とする請求項 1から
6の何れ力 1項に記載の ICチップ実装パッケージ。
[8] 上記半導体基板に入力バッファー素子を備えていることを特徴とする請求項 1から
7の何れか 1項に記載の ICチップ実装パッケージ。
[9] 上記半導体基板に電源素子を備えていることを特徴とする請求項 1から 8の何れか
1項に記載の ICチップ実装パッケージ。
[10] 上記半導体基板に、上記 ICチップを静電放電カゝら保護するための保護素子を備え ていることを特徴とする請求項 1から 9の何れ力 1項に記載の ICチップ実装パッケ一 ジ。
[11] 上記 ICチップが、液晶ドライバであることを特徴とする請求項 1から 10の何れ力 1項 に記載の ICチップ実装パッケージ。
[12] 上記配線力メタル配線であることを特徴とする請求項 1から 11の何れか 1項に記載 の ICチップ実装パッケージ。
[13] 上記半導体基板における、上記パッケージ基材側接続端子群と上記 ICチップ側接 続端子群と上記配線とが形成されている部分を除く領域に、接地用のメタルパターン が形成されていることを特徴とする請求項 1から 12の何れか 1項に記載の ICチップ実 装パッケージ。
[14] 上記パッケージ基材には、上記接続端子群を有するパッケージ基材上配線が形成 されており、
上記接続端子群を除く上記パッケージ基材上配線の上には、該パッケージ基材上 配線を覆う保護膜が形成されており、
上記保護膜における上記 ICチップ側の端部と、上記半導体基板における上記パッ ケージ基材側接続端子群側の端部とは、互いに離間されて設けられていることを特 徴とする請求項 1から 13の何れ力 1項に記載の ICチップ実装パッケージ。
[15] 上記半導体基板の上記配線、上記半導体基板と上記 ICチップとの接続部分、及 び、上記半導体基板と上記パッケージ基材との接続部分を、外部環境から保護する ための充填材が設けられており、
上記充填材に対する上記保護膜が、上記パッケージ基材、上記配線、上記半導体 基板及び上記 ICチップの表面のぬれ性よりも悪いぬれ性を示す材料カゝら構成され ていることを特徴とする請求項 14に記載の ICチップ実装パッケージ。
[16] 上記保護膜は、ポリイミド系榭脂であることを特徴とする請求項 14または 15に記載 の ICチップ実装パッケージ。
[17] 表示面を有する液晶表示体を駆動すべく当該表示面の周辺において当該液晶表 示体に隣接配置される、出入力端子群を有する液晶ドライバと、上記液晶ドライバを 実装するための、接続端子群を有するパッケージ基材とを備えた液晶ドライバ実装 パッケージにおいて、 上記液晶ドライバとパッケージ基材とは、
上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上 記出入力端子群と接続するように構成された液晶ドライバ側接続端子群と、当該パッ ケージ基材側接続端子群及び液晶ドライバ側接続端子群を接続する配線とを有した 半導体基板を用いて接続されており、
上記液晶ドライバ側接続端子群のピッチは、上記出入力端子群のピッチと合致す るように構成されており、
上記パッケージ基材側接続端子群は、上記液晶ドライバ側接続端子群の最小ピッ チを下回ることのな 、ピッチを有して 、ることを特徴とする液晶ドライバ実装パッケ一 ジ。
[18] 上記パッケージ基材側接続端子群と、上記液晶ドライバ側接続端子群と、配線とは 、上記半導体基板の一方の面に形成されていることを特徴とする請求項 17に記載の 液晶ドライバ実装パッケージ。
[19] 上記液晶ドライバ側接続端子群のピッチのうちの上記最小ピッチと合致するピッチ は、 0 mを超えた 20 m以下であり、上記パッケージ基材側接続端子群の上記ピ ツチは、 50 m以上であることを特徴とする請求項 17または 18に記載の液晶ドライ バ実装パッケージ。
[20] 上記半導体基板は、シリコン基板であることを特徴とする請求項 17から 19の何れか
1項に記載の液晶ドライバ実装パッケージ。
[21] 上記半導体基板の配線力 多層配線であることを特徴とする請求項 17から 20の何 れカ 1項に記載の液晶ドライバ実装パッケージ。
[22] 上記半導体基板に回路素子を備えていることを特徴とする請求項 17から 21の何れ 力 1項に記載の液晶ドライバ実装パッケージ。
[23] 上記半導体基板に出力バッファー素子を備えていることを特徴とする請求項 17か ら 22の何れ力 1項に記載の液晶ドライバ実装パッケージ。
[24] 上記半導体基板に入力バッファー素子を備えていることを特徴とする請求項 17か ら 23の何れ力 1項に記載の液晶ドライバ実装パッケージ。
[25] 上記半導体基板に電源素子を備えていることを特徴とする請求項 17から 24の何れ 力 1項に記載の液晶ドライバ実装パッケージ。
[26] 上記半導体基板に、上記液晶ドライバを静電放電から保護するための保護素子を 備えていることを特徴とする請求項 17から 25の何れ力 1項に記載の液晶ドライバ実 装パッケージ。
[27] 上記半導体基板に、上記液晶表示体の救済を行うための冗長バッファーを備えて いることを特徴とする請求項 17から 26の何れ力 1項に記載の液晶ドライバ実装パッケ ージ。
[28] 上記配線カ^タル配線であることを特徴とする請求項 17から 27の何れか 1項に記 載の液晶ドライバ実装パッケージ。
[29] 上記半導体基板における、上記パッケージ基材側接続端子群と上記液晶ドライバ 側接続端子群と上記配線とが形成されている部分を除く領域に、接地用のメタルパ ターンが形成されていることを特徴とする請求項 17から 28の何れ力 1項に記載の液 晶ドライバ実装パッケージ。
[30] 上記パッケージ基材には、上記接続端子群を有するパッケージ基材上配線が形成 されており、
上記接続端子群を除く上記パッケージ基材上配線の上には、該パッケージ基材上 配線を覆う保護膜が形成されており、
上記保護膜における上記液晶ドライバ側の端部と、上記半導体基板における上記 ノ^ケージ基材側接続端子群側の端部とは、互いに離間されて設けられていることを 特徴とする請求項 17から 29の何れ力 1項に記載の液晶ドライバ実装パッケージ。
[31] 上記半導体基板の上記配線、上記半導体基板と上記液晶ドライバとの接続部分、 及び、上記半導体基板と上記パッケージ基材との接続部分を、外部環境から保護す るための充填材が設けられており、
上記充填材に対する上記保護膜が、上記パッケージ基材、上記配線、上記半導体 基板及び上記液晶ドライバの表面のぬれ性よりも悪いぬれ性を示す材料カゝら構成さ れていることを特徴とする請求項 30に記載の液晶ドライバ実装パッケージ。
上記保護膜は、ポリイミド系榭脂であることを特徴とする請求項 30または 31に記載 の液晶ドライバ実装パッケージ。
PCT/JP2006/321998 2005-11-07 2006-11-02 Ｉｃチップ実装パッケージ WO2007052761A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-322689 2005-11-07
JP2005322689 2005-11-07

Publications (1)

Publication Number Publication Date
WO2007052761A1 true WO2007052761A1 (ja) 2007-05-10

Family

ID=38005913

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321998 WO2007052761A1 (ja) 2005-11-07 2006-11-02 Ｉｃチップ実装パッケージ

Country Status (2)

Country Link
TW (1) TW200725862A (ja)
WO (1) WO2007052761A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066591A1 (ja) * 2007-11-21 2009-05-28 Sharp Kabushiki Kaisha 表示装置及び走査線駆動装置
JP2009145470A (ja) * 2007-12-12 2009-07-02 Sharp Corp 表示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI573112B (zh) * 2015-11-26 2017-03-01 奇景光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340617A (ja) * 1999-05-27 2000-12-08 Hitachi Cable Ltd Ｔａｂテープキャリアおよびその製造方法
JP2002222830A (ja) * 2001-01-25 2002-08-09 Sharp Corp 半導体装置およびそれを用いる液晶モジュール
JP2004207566A (ja) * 2002-12-26 2004-07-22 Seiko Instruments Inc 半導体装置、表示装置、及び、その製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000340617A (ja) * 1999-05-27 2000-12-08 Hitachi Cable Ltd Ｔａｂテープキャリアおよびその製造方法
JP2002222830A (ja) * 2001-01-25 2002-08-09 Sharp Corp 半導体装置およびそれを用いる液晶モジュール
JP2004207566A (ja) * 2002-12-26 2004-07-22 Seiko Instruments Inc 半導体装置、表示装置、及び、その製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066591A1 (ja) * 2007-11-21 2009-05-28 Sharp Kabushiki Kaisha 表示装置及び走査線駆動装置
JP2009145470A (ja) * 2007-12-12 2009-07-02 Sharp Corp 表示装置

Also Published As

Publication number Publication date
TW200725862A (en) 2007-07-01

Similar Documents

Publication Publication Date Title
KR100798531B1 (ko) 구동 소자 실장 표시 장치
JP4512545B2 (ja) 積層型半導体モジュール
US8729709B2 (en) Semiconductor device
KR100933201B1 (ko) 반도체장치 및 그 제조방법
US7005747B2 (en) Semiconductor device having additional functional element and method of manufacturing thereof
KR20070119530A (ko) Ｉｃ 칩 실장 패키지, 및 이것을 사용한 화상 표시 장치
US7064449B2 (en) Bonding pad and chip structure
JP2004063761A (ja) 半導体装置
JP2008078686A (ja) 半導体装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP2005260053A (ja) 半導体装置及び半導体装置の製造方法
JP5026735B2 (ja) 半導体チップ及び半導体チップパッケージ
WO2007052761A1 (ja) Ｉｃチップ実装パッケージ
US20060081968A1 (en) Semiconductor package
US8299597B2 (en) Semiconductor chip, wiring substrate of a semiconductor package, semiconductor package having the semiconductor chip and display device having the semiconductor package
US20090321897A1 (en) Method and apparatus of power ring positioning to minimize crosstalk
TWI591779B (zh) 半導體封裝及其半導體封裝製造方法
JP4837513B2 (ja) 半導体パッケージの製造方法、及び表示装置の製造方法
US20240096909A1 (en) Chip on film package and display apparatus including the same
US7022913B2 (en) Electronic component, method of manufacturing the electronic component, and electronic apparatus
JP6334851B2 (ja) 半導体装置、表示デバイスモジュール、及び、表示デバイスモジュールの製造方法
JP2001156249A (ja) 集積回路アセンブリ
JP2010034286A (ja) 半導体装置
KR20070016399A (ko) 글래스 기판을 사용하는 칩 온 글래스 패키지
KR20080082862A (ko) 반도체 패키지

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06822916

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP