JP5026735B2 - 半導体チップ及び半導体チップパッケージ - Google Patents

半導体チップ及び半導体チップパッケージ Download PDF

Info

Publication number
JP5026735B2
JP5026735B2 JP2006131568A JP2006131568A JP5026735B2 JP 5026735 B2 JP5026735 B2 JP 5026735B2 JP 2006131568 A JP2006131568 A JP 2006131568A JP 2006131568 A JP2006131568 A JP 2006131568A JP 5026735 B2 JP5026735 B2 JP 5026735B2
Authority
JP
Japan
Prior art keywords
heat transfer
semiconductor chip
substrate
metal wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006131568A
Other languages
English (en)
Other versions
JP2006319338A (ja
Inventor
ジョン ギ キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2006319338A publication Critical patent/JP2006319338A/ja
Application granted granted Critical
Publication of JP5026735B2 publication Critical patent/JP5026735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体チップ及び半導体チップパッケージに関し、特にＬＣＤ（Liquid Crystal Display）などの表示装置を駆動させるために、ＦＰＤ（Flat Panel Display）モジュールに接続されるＤＤＩ（Display Driver Integrated circuit）チップ及びそのパッケージに関する。
最近、情報通信産業、コンピュータ産業及び表示装置産業が急速に発展するにつれて、その産業で用いられる電子部品に対する高機能化、低価格化及び低電力化が持続的に進行されつつある。また、このような電子部品を用いる電子機器を軽薄短小化させる努力もまた持続的に行われている。このような努力は、半導体装置を核心部品として用いることによって実現されている。すなわち、半導体装置の集積回路が超微細化につれて集積度も増加し、高機能化しており、新しい実装方法を備えたパッケージ工程技術も開発されるにつれて電子部品及び電子機器産業の急速な発展を牽引している。
この内、パッケージ工程は、半導体チップを外部端子と電気的に接続させる一方、半導体チップの内部は、外部から保護するための工程である。従来の技術に係るパッケージ工程は、このような目的を充実に行うことができるように接続工程及び封止工程が開発されて適用されてきた。しかしながら、最近では、半導体装置を用いる電気機器の種類が増加し、そこに用いられる半導体チップの大きさ、形態及び性能が多様化されるにつれて、接続工程及び封止工程などを備えた半導体チップのパッケージ方法が変化している傾向である。
現在、半導体チップを高密度に実装するためのパッケージ形態では、ＤＩＰ（Dual Inline Package）、ＳＯＰ（Small Outline Package）、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid Array）から、新しいパッケージ形態であるＣＳＰ（Chip Scale Package）が広く適用されている。そして、これと共に、より軽薄短小化された電子機器を製造できるように、ウェーハレベルのＣＳＰ及びベアーチップ（bare chip）に対するＤＣＡ（Direct Chip Attach）実装技術も開発されている。
これと共に、フリップチップ（Flip Chip）技術も応用機器の多様化傾向に応じ、高密度実装を実現するために開発された技術である。フリップチップ技術とは、広い意味では半導体チップを裏返してチップのパッドが基板と対向するようにした状態で半導体チップと基板を電気的、機械的に接続する方法を総称するものをいう。また、フリップチップ技術は、狭い意味ではウェーハレベルのＣＳＰに対して相応する用語としてベアーチップパッケージ技術を意味することもある。以下にて説明されるフリップチップ技術は、この内から広い意味のフリップチップ技術を称する。
フリップチップ技術には、ＴＣＰ（Tape Carrier Package）、ＣＯＦ（Chip On Film）パッケージ技術及びＣＯＧ（Chip On Glass）パッケージ技術が該当される。ＣＯＦパッケージ技術は、小型及び薄型化を実現するために、半導体チップをフィルム形態の実装基板に実装するパッケージ技術であり、ＣＯＧパッケージ技術は、半導体チップをガラス基板形態のパネルに実装するパッケージ技術である。
図１Ａは、従来の技術に係るＣＯＦパッケージ技術を説明するためにＣＯＦパッケージを示した平面図であり、図１Ｂは、図１Ａに示したＣＯＦパッケージを側面から見た断面図である。
図１Ａ及び図１Ｂに示すように、従来の技術に係るＣＯＦパッケージ１０は、実装基板として、所定の回路を構成する複数の銅箔配線１３が形成されたフィルム基板１２を用いる。そして、バンプボンド（bump bonding）によって半導体チップ１１をフィルム基板１２に実装している。その実装過程は、半導体チップ１１に予めバンプ１４を形成し、そのバンプ１４を銅箔配線１３に対応されるように位置付けた後、所定の圧力を加えてバンプ１４と銅箔配線１３を接合させる過程とからなる。これで、パッケージが完成する。
一方、図２Ａは、従来の技術に係るＣＯＧパッケージ技術を説明するためにＣＯＧパッケージを示した平面図であり、図２Ｂは、図２Ａに示したＣＯＧパッケージを側面から見た断面図である。
図２Ａ及び図２Ｂに示すように、従来の技術に係るＣＯＧパッケージ２０は、ＣＯＦパッケージと類似な実装方法として実現される。単に、実装基板としてＣＯＦパッケージがフィルム基板１２を用いることに対し、ＣＯＧパッケージ２０は、パネルガラス基板２２と伝導性接着フィルム２６（Adhesive Conductive Film;ACF）を用いる。通常、ＣＯＧパッケージ２０は、ＬＣＤ装置において、ＤＤＩチップをガラス基板２２上に実装する技術に広く適用され、ＣＯＧパッケージ２０によると、ＤＤＩチップがＬＣＤパネル２５が形成されたガラス基板２２上に実装される。ここで、図２Ｂで示されたため、説明していない図面符号「２３」は銅箔配線であり、「２４」はバンプである。
このように従来の技術に係るＣＯＦパッケージ及びＣＯＧパッケージ技術は、銅箔配線を微細な幅に形成することが可能であって、このような銅箔配線を微細な間隔に形成することが可能で、銅箔配線の間の間隔が安定的に維持され、また、銅箔配線が小さく形成されるという長所を有する。さらに、バンプボンディングによってチップ実装と基板に形成された銅箔配線との電気的な接続が行われるため、ワイヤボンディング（wire bonding）技術がチップパッド（pad）とリードフレーム（lead frame）のリ―ドが個別に行われることに比べて一括ボンディングが可能であるという長所も有する。
一方、このような従来の技術に係るＣＯＦパッケージ及びＣＯＧパッケージ技術では、既存の半導体チップ内から発生する熱の量が十分に大きくないため、熱問題に関わる事項に対しては大きく考慮せず、単に、半導体チップが動作する時に消費する電流を各応用分野に最適に整合させる低消費電力に関する技術が主流であった。
しかしながら、最近ＬＣＤ装置などの表示装置では、表示パネルを駆動させるためのＤＤＩチップが多チャンネル化及び大型化するにつれて単位チップ内から発生する熱の量も無視出来ない水準に増加している傾向である。これに伴い、チップパッケージ工程時の低消費電力の実現に劣らず、単位チップ内から発生する熱をどのように処理するかに対する研究が切実に必要である。今までは、単に自然的の空冷式に依存してチップ内から発生する熱を処理することが唯一であった。これに伴い、チップ内から発生した熱が自然的の空冷式の処理範囲を外れた場合、チップ内の接合領域（junction）の温度がますます上がるようになってチップ動作に多くの信頼性の問題を引き起こすことになる。
従って、本発明は、上記した従来の技術の問題を解決するためになされたものであって、その目的は、半導体チップ内部のアクティブ素子の損傷なしに内部に発生した熱を效果的に放出させることによって、チップの動作信頼性を向上させ得る半導体チップ及び半導体チップパッケージを提供することにある。
上記目的を達成するための一態様による半導体チップは、基板と、前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信したデータ信号を、外部と接続する複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記複数のチャネルブロックの間の空間にそれぞれ配置され、それぞれが前記複数のウェル領域に接続された複数の第２金属配線と、前記第２金属配線に搭載され、前記第２金属配線を介して前記チャネルブロックを駆動する間に発生する熱を伝達し、前記受信された熱を外部と連結された複数の第２外部配線に伝達する複数の第１熱伝逹バンプと、を備える。
また、上記目的を達成するための一態様による半導体チップは、基板と前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信したデータ信号を外部と接続する複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を受ける電源電圧入力端と、前記複数のチャネルブロックの間の空間にそれぞれ配置され、それぞれが前記ウェル領域に接続された複数の第２金属配線と、前記第２金属配線と接続された複数の熱伝達ラインと、前記複数の熱伝逹ラインに対応し、前記対応する熱伝達ラインの一側と連結され、また他の一側が前記電源入力端と連結された複数の第１接続ラインと、前記複数の熱伝達ラインに対応し、前記対応する熱伝達ラインの他の一側と連結された複数の第２接続ラインと、前記複数の第２金属配線、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記ウェル領域から伝達された熱を外部に伝達するために、前記第２接続ラインとそれぞれ接続した複数の第１熱伝逹バンプと、を備える。
また、上記目的を達成するための一態様による半導体チップは、基板と、前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記チャネルブロック間の領域にそれぞれ配置され、対応する前記ウェル領域に接続された複数の第２金属配線と、前記チャネルブロック領域上に配置されて、前記第２金属配線と連結され、外部と連結された複数の第２外部配線を介して、前記ウェル領域から伝達された熱を伝達する第１熱伝逹バンプを備える。
上記目的を達成するための一態様による半導体装置は、基板と、前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信されたデータ信号を複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記複数のチャネルブロック間の空間にそれぞれ配置され、それぞれが複数のウェル領域に接続された複数の第２金属配線と、前記第２金属配線が形成された領域上に搭載され、前記チャネルブロックを駆動する間に発生する熱を前記第２金属配線を介して伝達して、前記伝達された熱を外部と連結した複数の第２外部配線に伝達する複数の第１熱伝逹バンプと、前記第１外部配線及び前記第１熱伝逹バンプと接続した複数の第２外部配線とを備える支持基板と、を備える。
また、上記目的を達成するための一態様による半導体装置は、基板と、前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を印加するための電源電圧入力端と、前記複数のチャネルブロック間の空間にそれぞれ配置され、それぞれが前記ウェル領域に配置された複数の第２金属配線と、前記第２金属配線と接続される複数の熱伝達ラインと、前記複数の熱伝逹ラインに対応し、対応する前記熱伝達ラインの一側と連結され、また他の一側が前記電源入力端と接続される複数の第１接続ラインと、
前記複数の熱伝達ラインに対応し、対応する前記熱伝達ラインの他の一側が連結される複数の第２接続ラインと、前記複数の第２接続ラインと連結され、前記複数の第２金属配線、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記ウェル領域から伝達された熱を第２外部配線に伝達する複数の第１熱伝逹バンプと、前記第１外部配線及び前記第１熱伝逹バンプと接続された第２外部配線を含む支持基板と、を備える。
また、上記目的を達成するための一態様による半導体装置は、基板と、前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を受ける電源電圧入力端と、前記チャネルブロック間の空間にそれぞれ配置され、それぞれが前記ウェル領域と接続された複数の第２金属配線と、前記チャネルブロック領域上に配置され、前記第２金属配線を介して前記ウェル領域から伝達された熱を、連結された第２外部配線に伝達する複数の熱伝逹ポンプと、前記第１外部配線及び前記第１熱伝逹バンプと接続された複数の第２外部配線を備える支持基板と、を備える。
本発明によると、半導体チップの中央部に配置された電力供給部領域に基板及びウェル領域と接続したバンプを搭載させ、このバンプに対応される部位に伝導性配線が形成されたフィルム基板（又は、ガラス基板）上に半導体チップを実装することによって、半導体チップ内部のアクティブ素子の損傷なしにアクティブ素子から発生した熱を前記バンプを介して效果的に放出させて、チップの動作信頼性を向上させることができる。
まず、図面を参照して本発明の実施形態を説明するに先立って、半導体チップにおける熱の多く発生する部位に対して、ＬＣＤ装置で用いられるＤＤＩチップを一例として説明する。
図３は、ＬＣＤ装置の構成図であり、図４は、図３に示したソースドライバーＩＣチップの内部構造を示した平面図であり、図５は、図４に示したソースドライバーＩＣチップのチャネル構成を示したブロック図である。
図３に示すように、ＬＣＤ装置は、複数のソースラインＳＬ（又は、データライン）と複数のゲートラインＧＬが交差する部位に形成されたピクセルセルからなるＬＣＤパネル１１０と、ＬＣＤパネル１１０内に構成された複数のピクセルのサブピクセル（sub pixel）にそれぞれ接続されてゲート駆動信号によってサブピクセルを順次駆動させるためのソース駆動回路部１２０及びゲート駆動回路部１３０と、ソース駆動回路部１２０及びゲート駆動回路部１３０を制御するタイミングコントローラ１４０とを備える。
この内、ソース駆動回路部１２０は、複数のソースドライバーＩＣチップＳＤによって構成され、ソースドライバーＩＣチップＳＤは、図４に示すように、中央部にそれぞれ複数のチャネルブロック１２３Ａ〜１２３Ｆが配置され、チャネルブロック１２３Ａ〜１２３Ｆの間には、電源供給部１２４Ａ〜１２４Ｄが配置され、これらを取り囲むように、エッジにはそれぞれ入力端１２１と出力端１２２が配置される。入力端１２１と出力端１２２との間には、外部から電源を受けて電源供給部１２４Ａ〜１２４Ｄにそれぞれ供給する電源入力端１２５Ａ，１２５Ｂが配置される。一方、図４に示した「１２６」は抵抗部であり、「１２７」はデジタル／アナログ制御部である。
チャネルブロック１２３Ａ〜１２３Ｆは、それぞれ図５に示すように複数のチャネルＣＨ１〜ＣＨｎで構成される。各チャネルは、第１及び第２ラッチ部１２３１，１２３２と、第２ラッチ部１２３２のデジタル出力信号を抵抗部１２６の抵抗値に応じてアナログ信号に変換するＤ／Ａコンバーター１２３３と、Ｄ／Ａコンバーター１２３３から出力されるアナログ信号を同じ値にバッファリングして出力端１２２に出力する出力回路部１２３４とからなる。
このように、ソースドライバーＩＣチップは、中央部にアクティブ（active）素子からなるチャネルブロック１２３Ａ〜１２３Ｆが配置される。これに応じて、ソースドライバーＩＣチップの駆動時にソースドライバーＩＣチップから最も多くの熱が発生した部位は中央部となる。
以下、本発明の最も好ましい実施形態を、添付した図面を参照しながら説明する。
（第１の実施形態）
図６Ａ〜図６Ｅは、本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。図６Ａは、ソースドライバーＩＣチップの平面図で、図６Ｂは、図６Ａに示したＡ１-Ａ１断面図であり、図６Ｃは図６Ａに示したソースドライバーＩＣチップをＣＯＦ技術によってフィルム基板に実装した平面図であり、図６Ｄは図６Ｃに示したＡ２-Ａ２断面図であり、図６Ｅは、図６Ａに示した電源入力端及びバンプと基板Ｐ-ＳＵＢ又はウェル領域Ｎ-Ｗｅｌｌの間の接続状態を示した断面図である。
図６Ａに示すように、本発明の第１の実施形態に係る半導体チップパッケージは、ソースドライバーＩＣチップの電源供給部１３４Ａ〜１３４Ｄが形成される領域（以下、「電源供給部領域」と記す）に複数のバンプ１３８が搭載される。バンプ１３８は、図６Ｄに示すように、フィルム基板１４０上に形成された第２伝導性配線１４１Ｂと接続される。バンプ１３８と接続される第２伝導性配線１４１Ｂは、入出力端１３１，１３２と接続されたバンプ１３９(図６Ｃ参照)と接続される第１伝統性配線１４１Ａとは、電気的に分離される。例えば、第１伝統性配線１４１Ａと第２伝導性配線１４１Ｂとは、銅箔配線からなる。このようなバンプ１３８は、Ａｕのような伝導性物質で形成して、以外に、熱を效率的に放出できるように、熱放出率の高い物質で形成することが好ましい。
このように、バンプ１３８を電源供給部１３４Ａ〜１３４Ｄの領域に搭載する理由は、電源供給部１３４Ａ〜１３４Ｄにはアクティブ素子が形成されないためである。しかしながら、必要によっては、ＩＣチップの信頼性に問題にならない場合、複数個のバンプ１３８をチャネルブロック１３４Ａ〜１３４Ｂのアクティブ素子の上に形成させることができる。このように、チャネルブロック１３４Ａ〜１３４Ｂ上に搭載した複数のバンプは、フィルム基板１４０に形成された銅箔配線と接続してアクティブ素子内に発生する熱を銅箔配線を介して外部に放出される。
電源供給部１３４Ａ〜１３４Ｄは、前述したように、電源入力端１３５Ａ，１３５Ｂから電源電圧Ｖｃｃと接地電圧Ｖｓｓの供給を受け、供給された電源電圧Ｖｃｃと接地電圧Ｖｓｓを基板Ｐ−ＳＵＢとウェル領域Ｎ−ＷＥＬＬに供給する機能を行う。これにより、電源供給部１３４Ａ〜１３４Ｄは、アクティブ素子の代りに電源電圧Ｖｃｃと接地電圧Ｖｓｓを伝達するための複数の金属層又は金属配線だけからなる。従って、図６Ｄに示すように、圧着によりドライバーＩＣチップをフィルム基板１４０上に実装させるＣＯＦ技術を適用する場合には、素子特性に全く影響を及ぼさない。
参考に、ＣＯＦ技術を用いたパッケージ工程は、ドライバーＩＣチップをフィルム基板の上部に安着させた後、ドライバーＩＣチップの上部とフィルム基板の下部にそれぞれ上下方向に圧力を加えて、ドライバーＩＣチップの下に搭載されたバンプとフィルム基板上に形成された伝導性配線を接続させる方式で工程がなされる。
これにより、バンプ１３８をチャネルブロック１３３Ａ〜１３３Ｆ領域上に搭載させる場合、ＣＯＦ技術を用いたパッケージ工程時に、与えられた圧力によってチャネルブロック１３３Ａ〜１３３Ｆのアクティブ素子が損傷されて、素子の動作特性が低下され可能性がある。このような問題を防止するために、本発明の第１の実施形態では、アクティブ素子が形成されない電源供給部１３４Ａ〜１３４Ｄが形成された領域にバンプ１３８を搭載する。
図６Ｂに示すように、バンプ１３８は、複数の金属層Ｍ１〜Ｍ３を介して基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬとそれぞれ接続される。これは、チャネルブロック１３３Ａ〜１３３Ｆのアクティブ素子が全部同じ基板Ｐ−ＳＵＢとウェル領域Ｎ−ＷＥＬＬ内に形成されるためである。言い換えれば、各チャネルを構成するアクティブ素子から発生した熱は、基板Ｐ−ＳＵＢやウェル領域Ｎ−ＷＥＬＬを介して互いに伝達される。このように基板Ｐ−ＳＵＢやウェル領域Ｎ−ＷＥＬＬに伝達された熱は、複数の金属層Ｍ１〜Ｍ３を介してバンプ１３８に伝達されて放出される。同図に示すように、バンプ１３８は、最終絶縁層であるパッシベーション層をエッチングした後、該当最終金属層Ｍ３と接続されるように形成する。ここで、未説明の「ＩＭＤ０〜ＩＭＤ３」は、金属間絶縁膜である。
図６Ｃに示すように、電源供給部領域にバンプ１３８が搭載されたドライバーＩＣチップを、ＣＯＦ技術を用いたパッケージ工程によりフィルム基板１４０の上部に実装させる。この時、フィルム基板１４０上には、入出力端１３１，１３２領域に搭載されたバンプ１３９（説明の便宜のために２つだけを示す）をはじめとして、通常、搭載される所定のバンプ以外に電源供給部領域に、搭載されたバンプ１３８とパッケージ工程時、接続される複数の伝導性配線１４１Ｂ（図６Ｄ参照）が形成される。図６Ｄに示すように、電源供給部１３４Ａ〜１３４Ｄ領域に搭載されたバンプ１３８は、それぞれ伝導性配線１４１Ｂと接続され、入出力端１３１，１３２領域に形成されたバンプ１３９を備えたそれ以外の通常のバンプ（図示せず）は、伝導性配線１４１Ａと接続される。これにより、バンプ１３８を介して伝達されたドライバーＩＣチップの内部熱は、伝導性配線１４１Ｂを介して外部に放出される。
一方、図６Ｂに示すように、バンプ１３８を複数の金属層Ｍ１〜Ｍ３を介して基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬと接続させる場合、電源供給部１３４Ａ〜１３４Ｄを介して基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬに供給される接地電圧Ｖｓｓと電源電圧Ｖｃｃが金属層Ｍ１〜Ｍ３を介してバンプ１３８に漏れて損失になる場合が発生する可能性もある。このような問題を防止するために、本発明の第１の実施形態では、図６Ｅに示すように、電源入力端１３５Ａ，１３５Ｂのバンプ又は別途の金属層を用いて、電源入力端１３５Ａ，１３５Ｂとバンプ１３８をそれぞれ接続させる。結局、電源入力端１３５Ａ，１３５Ｂと基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬの間に形成された経路とバンプ１３８と基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬの間に形成された経路は、回路上で並列接続された状態になる。
（第２の実施形態）
図７Ａ〜図７Ｈは、本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。図７Ａは、ソースドライバーＩＣチップの平面図であり、図７Ｂは、図７Ａに示した「Ａ」部位を拡大して示した平面図であり、図７Ｃは、図７Ｂに示したＡ１−Ａ１断面図であり、図７Ｄは、図７Ｂに示したＡ２−Ａ２断面であり、図７Ｅは、図７Ｂに示したＡ３−Ａ３断面図である。
図７Ａに示すように、本発明の第２の実施形態に係る半導体チップパッケージは、第１の実施形態に係る半導体チップパッケージとは異なり、バンプ１５８が電源供給部１５４Ａ〜１５４Ｄ領域（以下、「電源供給部領域」と記す）に搭載されるものではなく、ドライバーＩＣチップの各エッジ部位に１つずつ搭載される。そして、図７Ｂに示すように、チャネルブロック１５３Ａ〜１５３Ｆ領域には「[」及び「]」の形態に最終金属層又は金属層（又は、金属配線）１５９（以下、「熱伝達配線」と記す）がさらに形成される。このような熱伝達配線１５９は、バンプ１５８と接続される。一方、バンプ１５８は、ドライバーＩＣチップのエッチ部分にのみ形成されることではなく、入出力端１５１，１５２領域に適正な数で搭載されることができ、その数は限定されない。
図７Ｃ〜図７Ｅに示すように、熱伝達配線１５９は、金属層Ｍ１，Ｍ２を介して基板Ｐ−ＳＵＢとウェル領域Ｎ−ＷＥＬＬと接続された最終金属層Ｍ３を適切にエッチングして形成する。この他に、最終金属層Ｍ３の上部に金属間絶縁膜をさらに形成して、別の金属配線を形成することができる。もちろん、熱伝達配線１５９は、基板Ｐ−ＳＵＢ及びウェル領域Ｎ−ＷＥＬＬと接続された最終金属層Ｍ３で形成するか、これらと接続された金属配線で形成しなければならない。これは、前述したようにスムーズな熱伝達のためである。また、熱伝達配線１５９の一部は、電源入力端１５５Ａと接続される。第２の実施形態によれば、それぞれのチャネルブロック１５３Ａ〜１５３Ｆに電気的に分離された２つの熱伝逹配線１５９がある。この内の１つは、基板Ｐ−ＳＵＢと接続された最終金属層Ｍ３と接続され、接地電圧Ｖｓｓが供給される接地電圧入力端１５５１Ａと接続される。残りの１つは、ウェル領域Ｎ−ＷＥＬＬと接続された最終金属層Ｍ３と接続され、電源電圧Ｖｃｃが供給される電源電圧の入力端１５５２Ａと接続される。
図８Ａ〜８Ｃは、本発明の第２実施形態の変形例を示している。図８Ａは、ドライバーＩＣチップの平面図であり、図８Ｂは、図８Ａを拡大した平面図である。図８Ｃは、図８Ｂに示したＡ４−Ａ４断面図である。ここで、図７Ａ〜図7Εで使用した図面符号が同じ構成要素を示す時に使用される。ここで、図７Ａ〜図７Ｅを同じ構成要素には、図７Ａ〜図７Ｅと同じ図面符号を付く。
図８Ａに示すように、チャネルブロック１５３Ａ〜１５３Ｆごとに、それぞれ独立して分離された熱伝達配線１５９を形成することではなく、ドライバーＩＣチップ全体にかけて接続した熱伝達配線１６０を形成する。
図８Ｂに示すように、バンプ１５８がドライバーＩＣチップのエッジ部位に搭載されたドライバーＩＣチップをＣＯＦ技術を用いたパッケージ工程によりフィルム基板１６１の上部に実装させる。この時、フィルム基板１６１上には入出力端１５１，１５２領域に搭載されたバンプ（図示せず）をはじめとして、通常、搭載される所定のバンプ以外にエッジ部位に搭載されたバンプ１５８とパッケージ工程時に接続される複数の伝導性配線１６２（図７Ｈ参照）が形成される。
図８Ｃに示すように、バンプ１５８は、それぞれ伝導性配線１６２と接続され、入出力端領域に形成されたバンプを始めとする通常のバンプは、普通の伝導性配線（図示せず）と接続される。これにより、ドライバーＩＣチップの内部熱は、金属層Ｍ１〜Ｍ３を介してバンプ１５８に伝達された、バンプ１５８に伝達された熱は伝導性配線１６２を介して外部に放出される。
一方、本発明の第２の実施形態に係る半導体チップパッケージは、ＴＣＰ技術に適用してパッケージ工程を用いる場合にも適用できる。通常、ＴＣＰ技術は互いに分離された基板を用いて、分離された基板はモールド（molding）工程により密封される。これにより、本発明の第１の実施形態に係る半導体チップパッケージをＴＣＰ技術で行う場合、中央部、すなわち電源供給部領域（図６Ａ参照）領域に搭載されたバンプ１３８を支えるための支持手段がないため、適用するのに限界がある。しかしながら、本発明の第２の実施形態に係る半導体チップパッケージでは、バンプ１５８（図７Ａ参照）がドライバーＩＣチップのエッジ部位に搭載されるので、フィルム基板の中央部に別の支持手段がなくても適用することができる。
（第３の実施形態）
図９Ａは、本発明の第３の実施形態に係る半導体チップパッケージを説明するために示した平面図であり、図９Ｂは、図９Ａに示したＡ−Ａ断面図である。
図９Ａに示すように、本発明の第３の実施形態に係る半導体チップパッケージは、第１の実施形態及び第２の実施形態を結合した実施形態であり、電源供給部１７４Ａ〜 １７４Ｄ領域（以下、「電源供給部領域」と記す）に複数のバンプ１７８を搭載すると共に、ドライバーＩＣチップの各エッジ部位にバンプ１７９を搭載する。この内、バンプ１７９は第２の実施形態と同じ方法でチャネルブロック１７３Ａ〜１７３Ｆ領域（以下、「チャネルブロック領域」と記す）の全体にかけて形成された熱伝達配線１８０とそれぞれ接続される。そして、熱伝達配線１８０の一方は、それぞれ電源入力端１７５Ａ，１７５Ｂの接地電圧入力端１７５１Ａ，１７５１Ｂ及び電源電圧の入力端１７５２Ａ，１７５２Ｂとそれぞれ接続される。
図９Ｂに示すように、バンプ１７８，１７９が搭載されたドライバーＩＣチップをＣＯＦ技術を用いたパッケージ工程を介してフィルム基板１８１の上部に実装させる。この時、フィルム基板１８１上には、入出力端１７１，１７２領域に搭載されたバンプ（図示せず）をはじめとして、通常、搭載される所定のバンプ以外に、電圧供給部領域に搭載されたバンプ１７８及びエッジ部位に搭載されたバンプ１７９とそれぞれパッケージ工程時に接続される複数の伝導性配線１８２Ａ、１８２Ｂが形成される。例えば、前記伝導性配線１８２Ａ，１８２Ｂは、銅箔からなる。バンプ１７８，１７９は、それぞれ対応される伝導性配線１８２Ａ，１８２Ｂと接続され、入出力端１７１，１７２領域（以下、入出力端領域と称する。）に形成されたバンプを備えた通常のバンプは、普通の伝導性配線（図示せず）と接続される。これにより、ドライバーＩＣチップの内部熱は、金属層Ｍ１〜Ｍ３を介してバンプ１７８，１７９に伝達され、バンプ１７８，１７９に伝達された熱は、伝導性配線１８２Ａ、１８２Ｂを介して外部に放出される。すなわち、熱は、バンプ１７８だけでなく、バンプ１７９を介しても、放出され、それだけ放出効率を高めることができる。
一方、図１０は、本発明の第３の実施形態の変形例であって、熱伝達配線２００の形態を中央部を中心に対称的に形成し、複数のブランチ（branch）を有する形態に形成する。これは、熱伝達配線２００のブランチを増加させて熱伝達率を増加させるためである。
一方、未説明の１９１，１９２は入出力端であり、１９３ａ〜１９３ｆはチャネルブロックであり、１９４Ａ〜１９４Ｄは電力供給部であり、「１５６，１７６，１９６」は抵抗部であり、１５７，１７７，１９７はデジタル／アナログ制御部であり、１９８及び１９９はバンプである。
そして、上記では、ＣＯＦ技術を適用する場合に限って本発明の実施形態を説明したが、これは、説明の便宜のためのもので、ＣＯＧ技術を適用したパッケージ工程にも適用できる。また、本発明は、ＬＣＤ装置のソースドライバーＩＣチップだけでなく、中央部に電力供給部が配置される全ての半導体装置に用いられる半導体チップに全て適用できる。また、第２の実施形態及び第３の実施形態に開示された熱伝達配線の形態は、様々な形態に実現され、フィルム基板もポリアミドを含む当分野で適用される全てのフィルムは、全て用いることができる。また、バンプの個数も制限されない。
尚、本発明は、上記した実施の形態に限定されるものなく、本発明に係わる技術的思想の範囲内から逸脱しない範囲内で、様々な変更が可能であり、それらも本発明の技術的範囲に属する
従来の技術に係るＣＯＦ技術によりパッケージングされた半導体チップパッケージの平面図及び断面図である。 従来の技術に係るＣＯＦ技術によりパッケージングされた半導体チップパッケージの平面図及び断面図である。 従来の技術に係るＣＯＧ技術によりパッケージングされた半導体チップパッケージの平面図及び断面図である。 従来の技術に係るＣＯＧ技術によりパッケージングされた半導体チップパッケージの平面図及び断面図である。 通常のＬＣＤ（Liquid Crystal Display）装置の構成図である。 図３に示したソースドライバーＩＣチップの平面図である。 図４に示したチャネルブロックの構成図である。 本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第１の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージの変形例を説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージの変形例を説明するために示した図である。 本発明の第２の実施形態に係る半導体チップパッケージの変形例を説明するために示した図である。 本発明の第３の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第３の実施形態に係る半導体チップパッケージを説明するために示した図である。 本発明の第３の実施形態に係る半導体チップパッケージの変形例を説明するために示した図である。
符号の説明
１０ ＣＯＦパッケージ
１１，２１ 半導体チップ
１２，１４０，１６１，１８１ フィルム基板
１３，２３，１４１Ａ，１４１Ｂ，１６２，１８１Ａ，１８２Ｂ 伝導性配線
１４，２４，１３８，１３９，１５８，１７８，１７９，１９８，１９９
バンプ
２０ ＣＯＧパッケージ
２２ ガラス基板
２５ 画面表示領域
２６ 伝導性接着フィルム
１１０ ＬＣＤパネル
１２０ ソース駆動回路部
１３０ ゲート駆動回路部
１４０ タイミングコントローラ
１２１，１３１，１５１，１７１，１９１ 入力端
１２２，１３２，１５２，１７２，１９２ 出力端
１２３Ａ〜１２３Ｆ、１３３Ａ〜１３３Ｆ，１５３Ａ〜１５３Ｆ、１７３Ａ〜１７３Ｆ、１９３Ａ〜１９３Ｆ チャネルブロック
１２４Ａ〜１２４Ｄ，１３４Ａ〜１３４ｄ，１５４Ａ〜１５４ｄ，１７４Ａ〜１７４Ｄ，１９４Ａ〜１９４Ｄ 電源供給部
１２５Ａ，１２５Ｂ，１３５Ａ，１３５Ｂ，１５５Ａ，１５５Ｂ，１７５Ａ，１７５Ｂ，１９５Ａ，１９５Ｂ 電源入力端
１２６，１３６，１５６，１７６，１９６ 抵抗部
１２７，１３７，１５７，１７７，１９７ デジタル／アナログ制御部
１２３１，１２３２ ラッチ部
１２３３ Ｄ／Ａコンバーター
１２３４ 出力回路部
１３８ バンプ
１５９ 熱伝達ライン

Claims (46)

  1. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、
    前記チャネルをなす複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信したデータ信号を、外部と接続する複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記複数のチャネルブロックの間の空間にそれぞれ配置され、それぞれが前記複数のウェル領域に接続した複数の第２金属配線と、
    前記第２金属配線に搭載され、前記第２金属配線を介して前記チャネルブロックを駆動する間に発生する熱を伝達し、前記伝達された熱を外部と連結した複数の第２外部配線に伝達する複数の第１熱伝逹バンプと、を備えたことを特徴とする半導体チップ。
  2. 前記複数の第１熱伝逹バンプが、
    前記複数の第２金属配線の内、基板に接続された第２金属配線上に接続された複数の第１−１バンプと、
    前記複数の第２金属配線の内、ウェルに接続された第２金属配線上に接続された第１−２バンプと、を備えたことを特徴とする請求項１に記載の半導体チップ。
  3. 前記複数のチャネルブロックの駆動のため、外部から電源電圧又は接地電圧の電源入力端を介して印加されるための電源電圧入力部と、
    前記チャネルブロック領域の前記基板及びウェル領域に配置された複数の第３金属配線と、
    前記複数の第３金属配線と接続した複数の熱伝達ラインと、
    前記複数の熱伝逹ラインに対応し、１つの第１接続ラインが、前記電源入力端と対応する熱伝達ラインの一方終端と接続する複数の第１接続ラインと、
    前記複数の熱伝達ラインに対応し、１つの第２接続ラインが、対応する熱伝達ラインの他方終端と接続する複数の第２接続ラインと、
    前記複数の第３金属配線、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記基板及びウェル領域から伝達された熱を外部に伝達するために、前記複数の第２接続ラインとそれぞれ接続した第２熱伝逹バンプと、をさらに備えたことを特徴とする請求項２に記載の半導体チップ。
  4. 前記第２熱伝逹バンプが、
    前記半導体チップが形成された領域のエッジ領域に配置されたことを特徴とする請求項３に記載の半導体チップ。
  5. 前記第２熱伝逹バンプが、データ信号が入出力される入出力端が形成されたパッシベーション層の上部に配置されたことを特徴とする請求項４に記載の半導体チップ。
  6. 前記熱伝達ラインが、前記チャネルブロックごとに電気的に分離されて独立して配置されるか、前記複数のチャネルブロックの全体にかけて電気的に接続した形態に配置されたことを特徴とする請求項５に記載の半導体チップ。
  7. 前記熱伝達ラインが、
    前記複数の第３金属配線の内、選択された第３金属配線を介して前記基板と接続する第１熱伝達ラインと、
    前記第１熱伝逹ラインと電気的に分離され、前記第３金属配線の内、前記第１熱伝逹ラインと接続しない第３金属配線を介して前記ウェル領域と接続する第２熱伝達ラインと、を備えたことを特徴とする請求項６に記載の半導体チップ。
  8. 前記第２熱伝逹バンプが、
    前記第１熱伝逹ラインに接続した第２−１接続ラインに接続した第２−１熱伝逹バンプと、
    前記第２熱伝逹ラインに接続して第２−２接続ラインに接続した第２−２熱伝逹バンプと、を備え、
    前記第２−１熱伝逹バンプ及び第２−２熱伝逹バンプは互いに電気的に分離されていることを特徴とする請求項７に記載の半導体チップ。
  9. 前記第３金属配線が、
    前記基板と接続する第３−１金属配線と、
    前記第３−１金属配線と電気的に分離されて、前記ウェル領域と接続した第３−２金属配線と、を備えたことを特徴とする請求項８に記載の半導体チップ。
  10. 前記チャネルブロック領域の前記基板及びウェル領域と接続する複数の第４金属配線と、
    前記チャネルブロックの駆動時に発生する熱を前記複数の第４金属配線を介して伝達され、外部で接続する複数の第３配線に伝達するために、前記複数の第４金属配線とそれぞれ接続し、チャネルブロック領域上に配置される複数の第３熱伝逹バンプと、をさらに備えたことを特徴とする請求項５に記載の半導体チップ。
  11. 前記チャネルが、
    入力端に入力される前記データ信号をラッチする第１及び第２ラッチ部と、
    前記第２ラッチ部から出力されるデジタル信号をアナログ信号に変換するＤ／Ａコンバーターと、
    前記Ｄ／Ａコンバーターから出力される前記アナログ信号を増幅して出力する出力回路部と、を備えたことを特徴とする請求項１に記載の半導体チップ。
  12. 前記第２金属配線が、
    前記電源電圧入力部から伝達される駆動電圧の供給を受けて、前記基板又は前記複数のウェル領域に提供するための複数の駆動電圧供給用の第２−１金属配線と、
    一方が前記基板又は前記複数のウェル領域にそれぞれ接続し、他方が複数の前記第１熱伝逹バンプにそれぞれ接続した複数の第２−２金属配線と、をさらに備えたことを特徴とする請求項３に記載の半導体チップ。
  13. 前記第２−１金属配線と前記第２−２金属配線が、同じ数の配線が配置されることを特徴とする請求項１２に記載の半導体チップ。
  14. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、
    前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信したデータ信号を外部と接続する複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を受ける電源電圧入力端と、
    前記複数のチャネルブロックの間の空間にそれぞれ配置され、それぞれが前記ウェル領域に接続された複数の第２金属配線と、
    前記第２金属配線と接続された複数の熱伝達ラインと、
    前記複数の熱伝逹ラインに対応し、前記対応する熱伝達ラインの一側と連結され、また他の一側が前記電源入力端と連結された複数の第１接続ラインと、
    前記複数の熱伝達ラインに対応し、前記対応する熱伝達ラインの他の一側と連結された複数の第２接続ラインと、
    前記複数の第２金属配線、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記ウェル領域から伝達された熱を外部に伝達するために、前記第２接続ラインとそれぞれ接続した複数の第１熱伝逹バンプと、を備えたことを特徴とする半導体チップ。
  15. 前記第１熱伝逹バンプが、
    前記半導体チップが配置された領域のエッジに配置されることを特徴とする請求項１４に記載の半導体チップ。
  16. 前記第１熱伝逹バンプが、データ信号が入出力される入出力端に形成されたパッシベーション層の上部に配置されたことを特徴とする請求項１５に記載の半導体チップ。
  17. 前記熱伝達ラインが、前記チャネルブロックごとに電気的に分離されて独立して配置されるか、前記複数のチャネルブロックの全体にかけて電気的に接続した形態に配置されたことを特徴とする請求項１６に記載の半導体チップ。
  18. 前記第２金属配線が、
    前記基板と接続する第２−１金属配線と、
    前記第２−１金属配線と電気的に分離されて、前記ウェル領域と接続した第２−２金属配線と、を備えたことを特徴とする請求項１７に記載の半導体チップ。
  19. 前記熱伝達ラインが、
    前記２−１金属配線を介して前記基板と接続する第１熱伝達ラインと、
    前記第１熱伝逹ラインと電気的に分離され、前記第２−２金属配線を介して前記ウェル領域と接続する第２熱伝達ラインと、を備えたことを特徴とする請求項１８に記載の半導体チップ。
  20. 前記第１熱伝逹バンプが、
    前記第１熱伝達ラインに接続した第２−１接続ラインに接続した第１−１熱伝逹バンプと、
    前記第２熱伝達ラインに接続した第２−２接続ラインに接続した第１−２熱伝逹バンプと、を備え、
    前記第２−１熱伝逹バンプ及び前記第２−２熱伝逹バンプが互いに電気的に分離されたことを特徴とする請求項１９に記載の半導体チップ。
  21. 前記チャネルブロック領域の前記基板及びウェル領域と接続する複数の第３金属配線と、
    前記チャネルブロックの駆動時に発生する熱を前記複数の第３金属配線を介して伝達され、外部で接続する複数の第３配線に伝達するために、前記複数の第３金属配線とそれぞれ接続し、チャネルブロック領域上に配置される複数の第３熱伝逹バンプと、をさらに備えたことを特徴とする請求項２０に記載の半導体チップ。
  22. 前記チャネルが、
    入力端に入力される前記データ信号をラッチする第１ラッチ部及び第２ラッチ部と、
    前記第２ラッチ部から出力されるデジタル信号をアナログ信号に変換するＤ／Ａコンバーターと、
    前記Ｄ／Ａコンバーターから出力される前記アナログ信号を増幅して出力する出力回路部と、を備えたことを特徴とする請求項２１に記載の半導体チップ。
  23. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備えた複数のチャネルブロックと、
    前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記チャネルブロック間の領域にそれぞれ配置され、対応する前記ウェル領域に接続された複数の第２金属配線と、
    前記チャネルブロック領域上に配置されて、前記第２金属配線と連結され、外部と連結された複数の第２外部配線を介して、前記ウェル領域から伝達された熱を伝達する第１熱伝逹バンプを備えたことを特徴とする半導体チップ。
  24. 前記複数の第１熱伝逹バンプが、
    前記複数の第２金属配線の内、前記基板に接続した前記第２金属配線と接続した第２−１バンプと、
    前記複数の第２金属配線の内、前記ウェル領域に接続した前記第２金属配線と接続した第２−２バンプと、を備えたことを特徴とする請求項２３に記載の半導体チップ。
  25. 前記複数のチャネルブロックの駆動のために、外部から電源電圧又は接地電圧を電源入力端を介して印加する電源電圧入力端と、
    前記チャネルブロック領域の前記基板及び前記ウェル領域に配置された複数の第３金属配線と、
    前記第３金属配線と接続した複数の熱伝達ラインと、
    前記複数の熱伝逹ラインに対応し、対応する前記熱伝達ラインを前記電源入力端と接続させる複数の第１接続ラインと、
    前記複数の熱伝達ラインに対応し、対応する前記熱伝達ラインと接続する複数の第２接続ラインと、
    前記複数の第３金属配線と、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記ウェル領域から伝達された熱を外部に伝達するために、前記複数の第２接続ラインとそれぞれ接続した複数の第２熱伝逹バンプをさらに備えたことを特徴とする請求項２４に記載の半導体チップ。
  26. 前記第２熱伝逹バンプが、
    前記半導体チップが配置された領域のエッジ領域に配置されたことを特徴とする請求項２５に記載の半導体チップ。
  27. 前記第２熱伝逹バンプが、データ信号が入出力される入出力端に形成されたパッシベーション層の上部に配置されたことを特徴とする請求項２６に記載の半導体チップ。
  28. 前記熱伝達ラインが、前記チャネルブロックごとに電気的に分離されて独立して配置されるか、前記複数のチャネルブロックの全体にかけて電気的に接続した形態に配置されたことを特徴とする請求項２７に記載の半導体チップ。
  29. 前記第３金属配線が、
    前記基板と接続する第３−１金属配線と、
    前記第３−１金属配線と電気的に分離され、前記ウェル領域と接続した第３−２金属配線と、を備えたことを特徴とする請求項２８に記載の半導体チップ。
  30. 前記熱伝達ラインが、
    前記第３−１金属配線を介して前記基板と接続する第１熱伝達ラインと、
    前記第１熱伝逹ラインと電気的に分離され、前記第３−２金属配線を介して前記ウェル領域と接続する第２熱伝達ラインと、を備えたことを特徴とする請求項２９に記載の半導体チップ。
  31. 前記第２熱伝逹バンプが、
    前記第１熱伝達ラインに接続した第２−１接続ラインに接続した第２−１熱伝逹バンプと、
    前記第２熱伝達ラインに接続した第２−２接続ラインに接続し、前記第２−１熱伝逹バンプと電気的に分離された第２−２熱伝逹バンプと、を備えたことを特徴とする請求項３０に記載の半導体チップ。
  32. 前記チャネルが、
    入力端に入力される前記データ信号をラッチする第１ラッチ部及び第２ラッチ部と、
    前記第２ラッチ部から出力されるデジタル信号をアナログ信号に変換するＤ／Ａコンバーターと、
    前記Ｄ／Ａコンバーターから出力される前記アナログ信号を増幅して出力する出力回路部と、を備えたことを特徴とする請求項３１に記載の半導体チップ。
  33. 前記第２金属配線が、
    前記チャネルブロックの間の空間に配置され、駆動電圧の供給を受けて前記基板又は複数のウェル領域に提供するための複数の駆動電圧供給用の第２−１金属配線と、
    一方が、前記基板又は複数のウェル領域に接続し、他方が、前記第１熱伝逹バンプにそれぞれ接続した複数の第２−２金属配線と、をさらに備えたことを特徴とする請求項２３に記載の半導体チップ。
  34. 前記第２−１金属配線と前記第２−２金属配線が、同じ数の配線が配置されることを特徴とする請求項３３に記載の半導体チップ。
  35. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、
    前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信されたデータ信号を複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記複数のチャネルブロック間の空間にそれぞれ配置され、それぞれが複数のウェル領域に接続された複数の第２金属配線と、
    前記第２金属配線が形成された領域上に搭載され、前記チャネルブロックを駆動する間に発生する熱を前記第２金属配線を介して伝達して、前記伝達された熱を外部と連結した複数の第２外部配線に伝達する複数の第１熱伝逹バンプと、
    前記第１外部配線及び前記第１熱伝逹バンプと接続した複数の第２外部配線とを備える支持基板と、を備えたことを特徴とする半導体装置。
  36. 前記第１外部配線及び第２外部配線が、銅箔配線であることを特徴とする請求項３５に記載の半導体装置。
  37. 前記支持基板が、フィルム又はガラス基板であることを特徴とする請求項３５に記載の半導体装置。
  38. 前記支持基板が、ＣＯＦ技術、ＣＯＧ技術又はＴＣＰ技術で用いられる基板の内のいずれかであることを特徴とする請求項３５に記載の半導体装置。
  39. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、
    前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を印加するための電源電圧入力端と、
    前記複数のチャネルブロック間の空間にそれぞれ配置され、それぞれが前記ウェル領域に配置された複数の第２金属配線と、
    前記第２金属配線と接続される複数の熱伝達ラインと、
    前記複数の熱伝逹ラインに対応し、対応する前記熱伝達ラインの一側と連結され、また他の一側が前記電源入力端と接続される複数の第１接続ラインと、
    前記複数の熱伝達ラインに対応し、対応する前記熱伝達ラインの他の一側が連結される複数の第２接続ラインと、
    前記複数の第２接続ラインと連結され、前記複数の第２金属配線、前記複数の熱伝達ライン及び前記複数の第２接続ラインを介して前記ウェル領域から伝達された熱を第２外部配線に伝達する複数の第１熱伝逹バンプと、
    前記第１外部配線及び前記第１熱伝逹バンプと接続された第２外部配線を含む支持基板と、を備えたことを特徴とする半導体装置。
  40. 前記第１外部配線及び第２外部配線が、銅箔配線であることを特徴とする請求項３９に記載の半導体装置。
  41. 前記支持基板が、フィルム又はガラス基板であることを特徴とする請求項３９に記載の半導体装置。
  42. 前記支持基板が、ＣＯＦ技術、ＣＯＧ技術又はＴＣＰ技術で用いられる基板の内のいずれかであることを特徴とする請求項３９に記載の半導体装置。
  43. 基板と、
    前記基板に配置された複数のウェル領域に分散されて配置された複数の単位素子からなるチャネルを複数個備える複数のチャネルブロックと、
    前記チャネルを形成する複数の単位素子と外部とのデータ送受信のために、前記複数の単位素子それぞれと接続した複数の第１金属配線と、
    前記第１金属配線を介して受信されたデータ信号を外部と接続された複数の第１外部配線を介して伝送する複数のノーマルバンプと、
    前記複数のチャネルブロックの駆動のために、電源入力端を介して外部から電源電圧又は接地電圧を受ける電源電圧入力端と、
    前記チャネルブロック間の空間にそれぞれ配置され、それぞれが前記ウェル領域と接続された複数の第２金属配線と、
    前記チャネルブロック領域上に配置され、前記第２金属配線を介して前記ウェル領域から伝達された熱を、連結された第２外部配線に伝達する複数の熱伝逹ポンプと、
    前記第１外部配線及び前記第１熱伝逹バンプと接続された複数の第２外部配線を備える支持基板と、を備えたことを特徴とする半導体装置。
  44. 前記第１外部配線及び前記第２外部配線が、銅箔配線であることを特徴とする請求項４３に記載の半導体装置。
  45. 前記支持基板が、フィルム又はガラス基板であることを特徴とする請求項４３に記載の半導体チップパッケージ。
  46. 前記支持基板が、ＣＯＦ技術、ＣＯＧ技術又はＴＣＰ技術で用いられる基板の内のいずれかであることを特徴とする請求項４３に記載の半導体装置。
JP2006131568A 2005-05-11 2006-05-10 半導体チップ及び半導体チップパッケージ Active JP5026735B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050039197A KR100644028B1 (ko) 2005-05-11 2005-05-11 반도체 칩 및 반도체 칩 패키지
KR10-2005-0039197 2005-05-11

Publications (2)

Publication Number Publication Date
JP2006319338A JP2006319338A (ja) 2006-11-24
JP5026735B2 true JP5026735B2 (ja) 2012-09-19

Family

ID=37390174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131568A Active JP5026735B2 (ja) 2005-05-11 2006-05-10 半導体チップ及び半導体チップパッケージ

Country Status (5)

Country Link
US (1) US7378747B2 (ja)
JP (1) JP5026735B2 (ja)
KR (1) KR100644028B1 (ja)
CN (1) CN1862796B (ja)
TW (1) TWI304648B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940632B1 (ko) * 2007-12-04 2010-02-05 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 제조방법
KR101113031B1 (ko) * 2009-09-25 2012-02-27 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
JP5712579B2 (ja) 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
US20220020683A1 (en) * 2018-12-27 2022-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795077A (en) * 1988-05-23 1989-01-03 Motorola Inc. Bonding method and apparatus
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP3123139B2 (ja) * 1991-08-23 2001-01-09 日本電気株式会社 半導体集積回路
JPH11238734A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
JP2004031918A (ja) 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法

Also Published As

Publication number Publication date
CN1862796A (zh) 2006-11-15
CN1862796B (zh) 2010-07-14
JP2006319338A (ja) 2006-11-24
TWI304648B (en) 2008-12-21
US20060255468A1 (en) 2006-11-16
TW200644207A (en) 2006-12-16
US7378747B2 (en) 2008-05-27
KR100644028B1 (ko) 2006-11-10

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
CN100536119C (zh) 半导体器件及其制造方法
US8787032B2 (en) Enhanced stacked microelectronic assemblies with central contacts
CN203103294U (zh) 半导体封装件
US7504717B2 (en) Semiconductor device
US20080157327A1 (en) Package on package structure for semiconductor devices and method of the same
US20070176278A1 (en) Multi-chips stacked package
US20070257348A1 (en) Multiple chip package module and method of fabricating the same
US11133262B2 (en) Semiconductor packages and display devices including the same
JP5026735B2 (ja) 半導体チップ及び半導体チップパッケージ
JP3415509B2 (ja) 半導体装置
US8546187B2 (en) Electronic part and method of manufacturing the same
JP2004039689A (ja) 電子回路装置
JP4580004B2 (ja) 半導体装置
US20080164620A1 (en) Multi-chip package and method of fabricating the same
US20220415777A1 (en) Semiconductor package
US9287249B2 (en) Semiconductor device
US8026615B2 (en) IC package reducing wiring layers on substrate and its carrier
US7939951B2 (en) Mounting substrate and electronic apparatus
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
KR20100015131A (ko) 노이즈 차폐막을 갖는 적층형 패키지
US20090179326A1 (en) Semiconductor device package
JP2007081093A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090506

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111012

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5026735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250