TWI304648B - Semiconductor device chip and semiconductor device chip package - Google Patents

Semiconductor device chip and semiconductor device chip package Download PDF

Info

Publication number
TWI304648B
TWI304648B TW095116784A TW95116784A TWI304648B TW I304648 B TWI304648 B TW I304648B TW 095116784 A TW095116784 A TW 095116784A TW 95116784 A TW95116784 A TW 95116784A TW I304648 B TWI304648 B TW I304648B
Authority
TW
Taiwan
Prior art keywords
heat transfer
substrate
lines
metal
bumps
Prior art date
Application number
TW095116784A
Other languages
English (en)
Other versions
TW200644207A (en
Inventor
Jong-Kee Kim
Original Assignee
Magnachip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Magnachip Semiconductor Ltd filed Critical Magnachip Semiconductor Ltd
Publication of TW200644207A publication Critical patent/TW200644207A/zh
Application granted granted Critical
Publication of TWI304648B publication Critical patent/TWI304648B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

1304648 九、發明說明： 【發明所屬之技術領域】 本發明係關於-種半導體晶片及_種半導體晶片封裝； 且更特定而言，係關於一種顯示驅動器積體電路（ddi)晶 片及/、封裒，6亥DDI晶片連接至平板顯示器（FpD)模組以驅 動一顯示裝置，例如液晶顯示器（LCD)。 【先前技術】 隨著資訊通訊產業、電腦產業及顯示器產業之迅速發 展’上述產業中使用之電氣部件有著朝向高功能性、低價 格及低電功率持續發展之趨勢。藉由使用此等電氣部件而 使電器變小及變輕之努力亦在持續進行。可藉由把一半導 體元件用作一核心部件來實規&怒+ 干木κ兄此努力。意即，隨著半導體 元件之積體電路已微米化’半導體元件之整合規模亦逐漸 增加，且半導體元件亦逐漸具有高效能。另外，已開發出 :種包括新安裝方法之封裝技術，從而引起電氣部件及電 為產業之快速發展。 封裝技術使半導體晶片電連接至外部端子，並^外部 保護半導體晶片之内部。-連接製程及-模製製程已開發 並應用於習知封裝製程，以有效地為封裝製程之上述目= 服務。然而，由於使用半導體元件之電器的種類增 且用於電器之半導辦曰 (牛V版曰曰片的尺寸、類型及容量變得 樣’所以包括連接製程及模製製程之半導心件之 法已發生改變。 我万 雙列直插式封裝（DIP)、小外形封裝（sop)、四邊扁平封 110899.doc 1304648 裝（QFP)、球閘陣列（BGA)及一種新的封裝類型（即晶片尺 度封裝（CSP))已廣泛用於高密度半導體晶片之安裝。同 樣，為製造小及輕的電器，已開發關於晶片尺度之CSP及 裸晶片的直接晶片附著（DCA)安裝技術。 此外’已開發覆晶技術以滿足應用之多樣性，並體現高 密度安裝。覆晶技術廣義上表示一種藉由倒裝半導體晶片 在朝向基板之半導體晶片的狀態襯墊中以電氣及機械方式 連接半導體晶片與基板之技術。同樣，覆晶技術狹義上作 為與曰曰片尺度之C S P相對應的術語而表示一種裸晶片封裝 技術。下文中’覆晶技術表示廣義上解釋之覆晶技術。 覆晶技術包括捲帶式封裝（TCP)技術、薄膜覆晶（C0F)封 裝技術及玻璃覆晶（COG)技術。COF封裝技術在薄膜類型 基板上安裝半導體晶片。c〇G封裝在玻璃基板類型之面板 上安裝半導體晶片。 圖1A為說明一典型c〇F封裝以解釋裝技術之俯視 圖’圖1B為說明圖ία中所示c〇F封裝之截面圖。 如圖1A與圖1B所示，典型c〇F封裝1〇使用薄膜基板12作 為安裝基板，薄膜基板12上形成有複數個薄膜銅互連線 U，從而形成一預定電路。藉由一凸塊接合將半導體晶片 11女衣於薄膜基板12上。換言之，複數個凸塊14形成於半 V體BB片11上，且則每一凸塊14皆放置於朝向薄膜銅互連 線13。然後，施加一預定壓力以使凸塊14及薄膜互連線 相結合，從而完成封裝。 圖2A為說明一c〇G封裝以解釋典型CQG封裝技術之俯視 110899.doc 1304648 圖，圖2B為說明圖2八中所示c〇G封裝之截面圖。 如圖2A與圖2B中所示，藉由使用與典型c〇F封裝中使用 之方法相似的安裝方法來實現典型c〇G封裝2〇。然而，在 與使用薄膜基板12作為安裝基板之c〇F封裝1〇相比較時， COG封裝20使用複數個膠黏傳導薄膜（acf)26及一玻璃基 板22。通常，C0G封裝2〇廣泛用於在lcd中之玻璃基板a 上安裝DDI晶片之技術，且根據c〇G封裝2〇，Dm晶片安 • 裝於包括LCD面板25之玻璃基板22上。本文中，參考數字 23及24分別表示複數個薄膜鋼互連線及複數個凸塊。 典型COF封裝技術及典型⑶G封裝技術使得薄膜銅互連 線具有微小線寬度且在各條線之間有細小空間，因此，可 能使薄膜銅互連線小型化並保持細小間距。同樣，與單獨 地接合晶片襯塾與引線框之引線的導線接合相比，由於所 安裝晶片及基板上形成之薄膜銅互連線藉由凸填接合而相 互電連接，所以凸塊接合可成束地實現晶片襯塾及引腳之 > 接合。 同時，由於在典型COF封裝及典型c〇G封裝中，半導體 晶片内產生之熱量並不太大，所以並不太關心有關熱量之 問題。因此，主要關心的係在應用領域中用於使驅動半導 體晶片期間消耗之電流最佳化的低電流消耗相關之技術。 然而，由於在顯示器（例如LCD)中，驅動顯示面板之 DDI晶片包括許多通道且變得較大，所以單元晶片内產生 之熱量顯著增加。因此，如何處理單元晶片内產生之熱量 以及實現低電流消耗，亦係一重要問題。目前為止，僅僅 110899.doc 1304648 藉由自然空氣冷卻方法來處理晶片内產生之熱量。結果， 在晶片内產生之熱量超過自然空 机々部方法可處理之範圍 的情況下，晶片内接合區域之溫度變得更高，因此，在曰 片運行之可靠度上存在所引起之各種問題。 曰日 【發明内容】 曰：二本發明之目標係提供一種能藉由有效釋放半導體 二产的ΐ:熱量而不會損壞主動元件來改良驅動晶片之 罪-的半導體晶片’及一種半導體晶片封裝。 根據=明之-態樣，提供—種半導體元件晶片，其包 栝·禝數個通道區塊，| 一、s、爸广人 ，I道區塊包括複數個通道，每 :通道包括置放在基板中之複數個單元元件及佈置於基板 八 抑- U乐孟屬互連線，其連接至包 早兀兀件’以自外部接收資料訊號並將資料訊號 、：外部；複數個法線凸塊’其用於藉由待連接至外部 個第外°p互連線來傳遞藉由第-金屬互連線接收 貝枓㈣:複數個第二金屬互連線，其置放在通道區塊 一母第-金屬互連線連接至基板及對應的井區域中 之:者；及複數個第-熱量傳遞凸塊，其置放在第二金屬 ^線上=透過第二金屬互連線來接收驅動通道區塊期間 生之熱量’並將所接收之熱量傳遞至待連接至外部之複 數個第二外部互連線。 =據树明之另一態樣，提供一種半導體元件晶片，其 一一複數個通道區塊’每—通道區塊包括複數個通道， 母通道包括置放在基板中之複數個單元元件及佈置於基 110899.doc 1304648 板中之複數個井區域；複數個第一金屬互連線，其連接至 包含通道之單元元件，以自外部接收資料訊號並將資料訊 號傳遞至外部；複數個法線凸塊，其用於藉由待連接至外 部之複數個第-外部互連線來傳遞藉由第一金屬互連線接 • &之資料訊號；電源供應單元’其用於藉由電源輸入端子 • 自外部接收電源電慶及接地電應中之一者以驅動通道區 塊；複數個第二金屬互連線，其分別連接至通道區塊之基 •才反及井區域中之-者；複數個熱量傳遞線，其分別連接至 第二金屬互連線；複數個第一連接線，其對應於熱量傳遞 線’其中每-第一連接線之一端連接至對應的熱量傳遞線 之一端，且另-端連接至電源輸入端子；複數個第二連接 線，其對應於熱量傳遞線，其中每一第二連接線連接至對 應的熱量傳遞線之另-端；及複數個第一熱量傳遞凸塊， 其分料接至第二連接線以藉由第二金屬互連線、熱量傳 遞線及第二連接線傳遞自基板及井區域接收之熱量。 • 根據本發明之其它態樣，提供-種半導體元：晶片，| 包括：複數個通道區塊，每一通道區塊包括複數個通道， 每-通道包括置放在基板中之複數個單元元件及佈置於基 板中之複數個井區域；複數個第一金屬互連線，其連接至 包含通道之單元元件，以_外邱 、 干乂自外邛接收資料訊號並將資料訊 號傳遞至外部；複數個法绩Λ # 数们沄綠凸塊，其用於藉由待連接至外 部之複數個第-外部互連線來傳遞藉由第一金屬互連線接 收之貪料訊號；複數個第二金屬互連線’其置放在通道區 塊之間，每-第二金屬互連線連接至基板及對應的井區域 110899.doc 1304648 中之一者；及複數個第-熱量傳遞凸塊，其置放在通道區 塊上，該等第一熱量傳遞凸塊連接至第二金屬互連線，且 藉由待連接至外部之複數個第一外部互連線來傳遞自基板 及井區域中之一者接收之熱量。 根據本發明之其它態樣’提供—種半導體晶片元件，其 匕括複數個通道區塊’母—通道區塊包括複數個通道， 每-通道包括置放在基板中之複數個單元元件及佈置於基 板中之複數個井區域；複數個第一金屬互連線，其連接至 包含通道之單元元件，以自外部接收資料訊號並將資料訊 號傳遞至外部；複數個法線凸塊，其用於藉由待連接至外 部之複數個第-外部互連線來傳遞藉由第一金屬互連線接 收之資料訊號；複數個第二金屬互連線，其置放在通道區 塊之間，每-第二金屬互連線連接至基板及對應的井區域 中之-者；複數個第一熱量傳遞凸塊，其置放在第二金屬 互連線上以藉由第二金屬互連線接收驅動通道區塊期間產 生^熱量’並將所接收之熱量傳遞至待連接至外部之複數 個第一外#互連線，及支樓基板，其包括連接至第一熱量 傳遞凸塊之第—外部互連線及第二外部互連線。 根據本發明之其它態樣，提供—種半導體元件晶片，其 包括複數個通道區塊，每一通道區塊包括複數個通道，每 一通道包括置放在基板中之複數個單元元件及佈置於基板 中之複數個井區域；複數個第—金屬互連線，其連接至包 =道之單元元件，以自外部接收資料訊號並將資料訊號 、至外。P ’ m數個法線凸塊，其用於藉由待連接至外部 110899.doc -10- 1304648 複數個帛夕卜部互連線來傳遞藉由第一金屬互連線接收 之資料訊號；電源供應單元，其用於藉由電源輸入端子自 外部接收電源電塵及接地電避中之一者以驅動通道區塊· 複數個第二金屬互連線，其分別連接至通道區塊之基板及 井區域中之一者；複數個熱量傳遞線，其分別連接至第二 金屬，連線；複數個第一連接線，其對應於熱量傳遞線， 1中母-第-連接線之—端連接至對應的熱量傳遞線之一 端且另端連接至電源輸入端子；複數個第二連接線， 其對應於熱量傳遞線，其中每一第二連接線連接至對應的 熱量傳遞線之另-端；及複數個第—熱量傳遞凸塊，其分 別連接至第二連接線以藉由第二金屬互連線、熱量傳遞線 及第二連接線來將自基板及井區域接收之熱量傳遞至複數 2第二外部互連線；及支撑基板，其包括別連接至第一熱 罝傳遞凸塊之第-外部互連線及第二外部互連線。 根據本發明之其它態樣，提供一種半導體元件晶片，其 包括’複數個通道區塊，每一通道區塊包括複數個通道， 每-通道包括置放在基板中之複數個單元元件及佈置於基 板中之複數個井區域；複數個第一金屬互連線，其連接至 包含通道之單元元件，以自外部接收資料訊號並將資料訊 號傳遞至外部；複數個法線凸塊，其用於藉由待連接至外 部之複數個第-外部互連線來傳遞藉由第一金屬互連線接 收之資料訊號；電源供應單元’其用於藉由電源輸入端子 自外部接收電源電壓及接地電^之_者以驅動通道區 塊；複數個第二金屬互連，其置放在通道區塊之間，每一 110899.doc -11- 1304648 第二金屬互連線連接至基板及對應的井區域中之一者；複 數個熱量傳遞凸塊，其置放在通道區塊上並分別連接至第 一金屬互連線以藉由第二金屬互連線來傳遞自基板及井區 域傳遞之熱量；及支撐基板，其包括連接至第一熱量傳遞 凸塊之第一外部互連線及第二外部互連線。 【實施方式】 以下將參看附隨圖式提供對本發明特定實施例之詳細描 述。 圖3為說明液晶顯示器（LCD)之方塊圖。圖4為說明圖3所 不之源極驅動器積體電路（1C)晶片之内部結構的俯視圖。 圖5為說明圖4所示之源極驅動器Ic晶片之通道構造的方塊 圖。 如圖3所示，該LCD包括：LCD面板11〇，其由在複數個 源極線SL(或複數個資料線）與複數個閘極線gl之間形成交 又之像素單元組成；連接至LCD面板11 〇中形成之像素的 子像素之源極驅動電路單元120及閘極驅動電路單元13〇， 其藉由閘極驅動訊號分別且依序地驅動談等子像素；及時 序控制器140，其控制源極驅動電路單元ι2〇及閘極驅動電 路單元130。 源極驅動電路單元120包括複數個源極驅動器1(：晶片 SD。該等源極驅動器1C晶片SD中之每一者均可在圖4中密 切地觀察到。複數個通道區塊123A至123F係置放在源極配 動裔1C晶片SD之中心，且複數個電源供應單元124八至 124D係置放在通道區塊123A至123F之間。複數個輸入端 110899.doc 12 1304648 子121及複數個輸出端子122係置放在源極驅動器1C晶片SD 之邊緣，以圍繞通道區塊123A至123F及電源供應單元 124A至124D。用於自外部接收電源並將所接收之電源供 應給電源供應單元124A至124D的複數個電源輸入端子 12 5 A及12 5 B係置放在輸入端子121之間。同時，參考數字 126表示電阻單元，且參考數字127表示數位/類比（D/A)控 制單元。 如圖5中所示，通道區塊123 A至123F包括複數個通道 CH1至CHn。通道CH1至CHn中每一者均包括：第一鎖存 單元1231;第二鎖存單元1232; D/A轉換器1233，其根據 電阻單元126之電阻值將第二鎖存單元1232之數位輸出訊 號轉換成類比訊號；及輸出電路單元1234，其緩衝自d/A 轉換器1233輸出之有相同值的類比訊號，並將經緩衝之類 比5孔就輸入至輸出端子122。 如上所述，形成有主動元件之通道區塊123八至12317係 置放在源極驅動器IC晶片SD之中心。因此，在驅動源極驅 動器1C晶片SD期間，自源極驅動器IC晶片SD之中心產生 最大量之熱量。 以下將基於上述源極驅動器IC晶片來解釋根據本發明之 複數個特定貫施例。 圖6A至6E為說明根據本發明第一實施例之半導體晶片 封裝的圖。 圖6A為說明源極驅動器IC晶片之俯視圖。圖6β為說明 圖6A沿線A1-A1截取之截面圖。圖…為說明圖6八所示之源 110899.doc -13- 1304648 極驅動器ic晶片藉由薄膜覆晶（C0F)技術形成在薄膜基板 上之俯視圖。圖6D為說明圖6C沿線A2-A2截取之截面圖。 圖6E為說明電源輸入端子及凸塊與p型基板或n型井區域 之間的接合狀態之截面圖。 如圖6 A中所示，根據本發明第一實施例之半導體晶片封 裝包括複數個凸塊138，該等凸塊138安裝在源極驅動器1C 曰曰片之複數個電源供應單元134A至134D所形成之區域中 (下文稱為電源供應單元區域）。如圖6d中所示，凸塊13 8 連接至开> 成於薄膜基板140上之複數個第二傳導互連線 141B。連接至凸塊138之該等第二傳導互連線141B係電隔 離於連接至複數個凸塊139(見圖6C)之複數個第一傳導互 連線141A，該等複數個凸塊139連接至複數個輸入/輸出端 子131及132。舉例而言，可用薄膜銅形成第一及第二傳導 互連線M1A及M1B。凸塊138係由（例如）金（Au)之傳導材 料形成。除金（Au)之外，凸塊138可由具有高放熱速度之 材料形成，以高效率散熱。 將凸塊138安裝在電源供應單元區域中的原因在於，因 為主動元件並非形成在電源供應單元134A至134D中。然 而，若無1C晶片之可靠度之問題，亦可在主動元件上形成 複數個凸塊。形成在通道區塊133入至13317上之凸塊連接至 形成於薄膜基板14〇上之傳導互連線，且因此透過傳導互 連線將主動元件内產生之熱量散發至外部。 電源供應單it 134八至134D用於自複數個電源輸入端子 135A及135B接收電源電壓Vcc及接地電壓，並將所接 110899.doc 1304648 電源電塵VCC及所接收之接地電壓Vss供應至p型基板 及N型井區域中。因此，電源供應單元麗至⑽包括複 ”玉屬層或金屬互連線，以傳遞電源電壓〜及接地電 壓Vsy而非主動元件。如圖6〇中所示，在應用藉由壓縮 :在薄膜基板140上形成源極驅動器ic晶片之c〇F技術的 情況下’元件屬性不受任何影響^ 作為參考起見，下面將研究使用COF技術之封裝製程。 將驅動斋1C晶片放在薄膜基板之上部上。接著，分別向上 及向下地朝驅動器IC晶片上部及薄膜基板下部施壓，且因 此女裝在驅動器IC晶片下方之凸塊連接至形成在薄膜基板 上之傳導互連線。 因此，在將凸塊138安裝在形成有複數個通道區塊133八 至133F之區域中（下文稱為通道區塊區域）之情況下，通道 區塊133Α至133F之主動元件受到在使用c〇F技術之封裝製 程中施加的壓力之損壞，因此，元件之操作屬性可能退 化。為防止這一侷限性，根據本發明第一實施例，將凸塊 138安裝在未形成有主動元件之電源供應單元區域中。 如圖6B所示’凸塊13 8藉由金屬層Μ1至M3連接至p型基 板及Ν型井區域，因為通道區塊133人至133!7之主動元件形 成在同一 Ρ型基板及同一 Ν型井區域中。意即，藉由該卩型 基板及Ν型井區域傳遞自形成通道區塊133八至133F之主動 元件產生的熱量。傳遞至P型基板或N型井區域之熱量藉由 金屬層Ml至M3散發至凸塊138。在蝕刻作為絕緣層之鈍化 層PL之後’凸塊138連接至金屬層M3。本文中，參考符號 H0899.doc 15 1304648 IMD1至IMD3表示第一至第三金屬間介電層。 如圖6C所示，凸塊138安裝於電源供應單元區域中之驅 動器1C晶片藉由使用咖技術之封裝製程形成於薄膜基板 140上。此時，在薄膜基板14〇上形成第二傳導互連線 141B(見圖6D)，其連接至形成於電源供應單元區域中之凸 塊138而非通常預定的安裝凸塊，其中包括形成有輸入/輸 出端子131及132之區域（下文稱作輸入/輸出端子區域）中所 # 形成之凸塊139(為解釋起見，此處僅說明兩個凸塊139)。 如圖6D所示，安裝於電源供應單元區域中之凸塊中之 母者分別連接至對應的第二傳導互連線141B，且包含形 成於輸入/輸出端子區域中之凸塊139在内的通常安裝之凸 塊（未圖不）連接至第一傳導互連線141A。因此，藉由凸塊 13 8傳遞之駆動器ic晶片的内部熱量藉由第二傳導互連線 141B散發至外部。 如圖6B所示，在將凸塊13 8藉由金屬層Μ1至M3連接至P i 型基板及Ν型井區域之情況下，藉由電源供應單元134a至 Π4Γ>供應至P型基板及N型井區域之接地電壓Vss及電源電 壓Vcc可散發至凸塊138，從而引起損耗。為防止這一侷限 性，根據本發明之第一實施例，如圖6E所示，需要藉由複 數個電源輸入端子135入及135B之凸塊或獨立金屬層將電 源輸入端子135A及135B連接至凸塊138。因此，電源供應 單兀135 A及135B與P型基板及N型井區域之間的路徑以及 凸塊138與P型基板& N型井區域之間之另一路徑並聯連 接0 H0899.doc -16· 1304648 圓7 A至7E為說明根據本發明第二實施例之半導體元件 晶片封裝的圖。 圖7 A為說明源極驅動器Ic晶片之俯視圖。圖7B為說明 圖7A中所示之部分a的放大俯視圖。圖7C為說明圖⑺沿線 A1-A1截取之截面圖。圖7D是說明圖冗沿線A2_A2截取之 截面圖。圖7E為說明圖7B沿線A3 · A3截取之截面圖。 如圖7A中所示，與包括安裝在形成有複數個電源供應單 # 兀i54A至154D之區域（下文稱為電源供應單元區域）中的凸 塊之根據本發明第一實施例的半導體元件晶片封裝相比， 根據本發明第二實施例之半導體元件晶片封裝包括依次安 裝在驅動器1C晶片之每一邊緣處的凸塊158。如圖7B中所 示，在形成有複數個通道區塊153八至1531?之區域（下文稱 1為通道區塊區域）中，複數個最終金屬層或附加金屬層（或 金屬互連線）159(下文稱為熱量傳遞線）形成於一側開口之 正方形類型（即「〔」類型）中。熱量傳遞線159連接至凸塊 | 158。㈣，凸塊158不僅可安裝在驅動谓晶片之邊緣 處，而且可安裝在形成有適當數目之複數個輸入/輸出端 子151及152之區域（下文稱為輸入/輸出端子區域）中。缺 而，安裝在驅動器IC晶片之邊緣處的凸塊158之數目不受 限制。 如圖7 C至7 E中所示，藉由、高者 稭宙通田地蝕刻最終金屬層M3來 形成熱量傳遞線159,最終金屬層M3藉由金屬層纽及繼 連接至P型基板及N型井區域。另冰人 ^另外’金屬間介電層形成於 金屬層Μ 3之上部上，且因此可置撫±匕 U此了早獨地形成金屬互連線。 110899.doc 1304648 熱量傳遞線159需要與連接至P型基板及n型井區域之金屬 層M3或連接至P型基板及N型井區域之金屬互連線一起形 成，以便順暢地傳遞熱量。此外，熱量傳遞線1 5 9之預定 部为連接至電源輸入端子15 5 A。根據本發明之第二實施 例’在通道區塊153A至153F之每一者中均存在彼此電分離 的兩個熱量傳遞線159。該等熱量傳遞線159中之一者連接 至與P型基板及接收接地電壓（Vss)的接地電壓輸入端子 φ 1 5 5 1A相連接之金屬層M3。該等熱量傳遞線丨5 9中之另一 者連接至與N型井區域及接收電源電壓（Vcc)之電源電壓輸 入端子1552A相連接之金屬層M3。
圖8A至圖8C為說明本發明第二實施例的修改實施例之 圖。圖8A為說明源極驅動器1(：晶片之圖。圖8B說明經放 大之圖8A中所示的驅動器ic晶片，且圖8C為說明圖8B之 沿線A4-A4截取之圖。在本文中，圖7八至7£中所示之相同 參考數字在圖8A至8C中始終表示類似元件。 φ 麥看圖8A，與對於如圖7B中所示之每一通道區塊153A 至153F而言熱量傳遞線150彼此獨立地隔離相比，在整個 驅動器1C晶片中，熱量傳遞線16〇始終彼此連接。 如圖8B中所示，凸塊158安裝在驅動器Ic晶片之邊緣處 之驅動器1C晶片藉由使用C0F技術之封裝製程而放置在薄 膜基板161之上部上。此時，複數個傳導互連線162(參看 圖8C)形成於薄膜基板161上，在封裝製程期間，該複數個 傳導互連線162連接至安裝在驅動器IC晶片之邊緣處的凸 塊而非預定通常安裝之凸塊，該等預定通常安裝之凸塊包 110899.doc 18 1304648 安破在形成有複數個輸入/輸出端子ι5ι及之區域（下 文稱為輸入/輸出端子區域）中之凸塊（未圖示）。舉例而 言，可用薄膜銅來形成傳導互連線162。 士圖8C中所不，凸塊158中之每一者分別連接至對應的 傳導互連線162，且包括形成於輸入/輸出端子區域中之凸 塊之典型凸塊連接至典型傳導互連線（未圖示）。因此，驅 曰曰片内之熱1藉由金屬層Ml至M3傳遞至凸塊158， • 且傳遞至凸塊158之熱量藉由傳導互連線162散發至外部。 同夺才艮據本發明之第二實施例的半導體晶片封裝可應 用於使用TCP技術之封裝製程。通常，Tcp技術使用彼此 隔離之基板，且隔離之基板藉由模製製程來密封。因此， 不存在支撐構件來支撐安裝在中心（即電源供應單元 品域）中之凸塊138(參看圖6A)，所以代P技術不可用於製 造根據本發明第一實施例之半導體晶片封裝。然而，由於 凸㈣參看圖7A)安裝在.驅動器1(:晶片之邊緣處，所以 ,t &在薄膜基板之中心不存在單獨的支撐構件，但技 術亦可用於製造根據本發明第二實施例之半導體晶片封 圖9A為說明根據本發明第三實施例之半導體元件晶片的 俯視圖。圖9B為說明圖8八沿線a_a截取之截面圖。 如圖9A中所示，可藉由將第—實施例與第二實施例相組 合，來實施根據本發明第三實施例之半導體元件晶片封 裝。複數個凸塊178安裝在形成有複數個電源供應單元 174A至174D之區域（下文稱為電源供應單元區域）中，且複 H0899.doc •19- 1304648 數個凸塊179安裝在驅動器IC晶片之邊緣處。凸塊179連接 至熱虿傳遞線180，熱量傳遞線18〇延伸貫穿如本發明之第 一 κ轭例中所不形成有通道區塊173入至173F之區域（下文 稱為通道區塊區域）。熱量傳遞線18〇之預定側連接至複數 個接地電壓輸入端子1751A*1751B，及複數個電源輸入 端子175A和175B之複數個電源電壓輸入端子1752八和 1752B 〇 如圖9B中所示，下面安裝有凸塊178及179之驅動器1(^晶 片係透過使用COF技術之封裝製程而形成於薄膜基板丨8工 之上部上。此時，複數個傳導互連線182八及183形成於 薄膜基板181上，在封裝製程期間，該複數個傳導互連線 1 82A及1 82B連接至安裝於形成有複數個電源供應單元 1 74A至174D之區域（下文稱為電源供應單元區域）中的凸塊 178及安裝在邊緣處之凸塊179，而非預定之通常安裝的凸 塊，該等預定的通常安裝之凸塊包括安裝在形成有複數個 輸入/輸出端子171及172之區域（下文稱為輸入/輸出端子區 域）中之凸塊（未圖示）。舉例而言，可用薄膜銅來形成傳導 互連線182A及182B。凸塊178及179中之每一者均連接至 對應的傳導互連線182A及182B，且包括形成於輸入/輸出 端子區域中之凸塊的通常安裝之凸塊連接至典型互連線 (未圖示）。因此’驅動器IC晶片内之内部熱量係透過複數 個金屬層Ml及M3傳遞至凸塊178及179，且傳遞至凸塊178 及179之熱量係透過傳導互連線182A及182B散發至外部。 意即，熱量不僅藉由凸塊178散發，亦藉由凸塊ι79散發， 110899.doc -20- 1304648 且因此’可由透過凸塊179散發之熱量的量來增加熱散發 效率。 圖10說明本發明第三實施例之修改實施例。 根據第三實施例之修改實施例，熱量傳遞線2〇〇關於中 〜對稱形成’且具有複數個支線，以藉由增加熱量傳遞線 200之支線的數目來增加熱量傳遞速率。
仏官目別為止沒有描述，但參考數字19丨及192表示複數 個輸入/輸出端子；參考數字193八至193]?表示通道區塊； 參考數字194A至194D表示電源供應單元；參考數字156、 176及196表示複數個電阻單元；參考數字157、177及197 表示複數個數位/類比控制單元；且參考數字198及199表 示複數個凸塊。 儘管本發明中闡釋應用（：01?技術之情況，但本發明可應 用於使用C0G技術之封裝製程。此外，本發明不僅可應用 於LCD之源極驅動n IC晶片，而且可應用於包括置放在半 導體晶片之中d用於所有類型之半導體元件的複數個電 源供應單元之半導體晶片n第二及第三實施例中所 說明之熱量傳遞線可以各種類型來實施，且可使用應用於 此領域之所有類型的相，包括聚醯胺。同樣，凸塊之數 目不受限制。 根據本發明’連接至基板及井區域之凸塊絲在形成有 複數個電源供應單元之區域中，且半導體晶片安裝在薄膜 基板（及玻璃基板）上，其中複數個傳導互連線形成在對應 於凸塊之部分處。因此，有可能在不導致半導體晶片之主 110899.doc 1304648 動元件中的任何損壞之情況下，藉由凸塊來有效地散發自 動元件產生之熱量’因此改良晶片之操作可靠度。X 土本申》月案含有關於2005年5月11日在韓國專利局申請之 韓國專利申請案第KR鳩·〇〇39ΐ97之標的物，該申产 之整個内容以引用方式併入本文中。 月’、 雖然已關於某些較佳實施例描述了本發明，但熟習此項 技術者將明瞭，可在不脫離附隨中請專利範圍所界定之本 發明的精神及範轉之情況下，對本發明作各種改變及修 【圓式簡單說明】 圖1Α與圖1Β分別4言兒明藉由典型薄膜|晶（c〇F)技術而 封虞之半導體凡件晶片封裝的俯視圖與截面圖； 圖2Α與圖2Β為說明藉由典型玻璃覆晶（c〇G)技術而封裝 之半導體元件晶片封裝的俯視圖與截面圖； 圖3為說明液晶顯示器（LCD)之方塊圖； 圖4為說明圖3所不之源極驅動器積體電路晶片的俯 視圖； 圖5為說明圖4中所示之通道區塊的方塊圖； 圖6A至圖6E為說明根據本發明第一實施例之半導體元 件晶片封裝的圖； 圖7A至圖7E為說明根據本發明第二實施例之半導體元 件晶片封裝的圖； 圖8A至圖8C為說明本發明之改良實施例的圖； 圖9A與圖9B為說明根據本發明第三實施例之半導體元 110899.doc -22- 1304648 件晶片封裝的圖；及 圖1 〇為說明本發明第三實施例之改良實施例的圖。 【主要元件符號說明】
10 COF封裝 11 半導體晶片 12 於薄膜基板 13 薄膜銅互連線 14 凸塊 20 COG封裝 22 玻璃基板 23 薄膜銅互連線 24 凸塊 25 LCD面板 26 膠黏傳導薄膜（ACF) 110 LCD面板 120 源極驅動電路單元 130 閘極驅動電路單元 140 定時控制器 121 輸入端子 122 輸出端子 125A 電源輸入端子 125B 電源輸入端子 123A 通道區塊 123B 通道區塊 110899.doc -23 · 1304648 123C 通道區塊 123D 通道區塊 123E 通道區塊 123F 通道區塊 124A 電源供應單元 124B 電源供應單元 124C 電源供應單元 124D 電源供應單元 126 電阻單元 127 數位/類比（D/A)控制單元 131 輸入/輸出端子 132 輸入/輸出端子 133A 通道區塊 133B 通道區塊 133C 通道區塊 133D 通道區塊 133E 通道區塊 133F 通道區塊 134A 電源供應單元 134B 電源供應單元 134C 電源供應單元 134D 電源供應單元 135A 電源輸入端子 135B 電源輸入端子 110899.doc -24- 1304648 138 凸塊 139 凸塊 140 薄膜基板 141A 第一傳導互連線 141B 第二傳導互連線 151 輸入/輸出端子 152 輸入/輸出端子 153A 通道區塊 153B 通道區塊 153C 通道區塊 153D 通道區塊 153E 通道區塊 154A 電源供應單元 154B 電源供應單元 154C 電源供應單元 154D 電源供應單元 155A 電源輸入端子 156 電阻單元 157 數位/類比控制單元 158 凸塊 159 熱量傳遞線 160 熱量傳遞線 161 薄膜基板 162 傳導互連線 110899.doc -25- 1304648
171 輸入/輸出端子 172 輸入/輸出端子 173A 通道區塊 173B 通道區塊 173C 通道區塊 173D 通道區塊 173E 通道區塊 173F 通道區塊 174A 電源供應單元 174B 電源供應單元 174C 電源供應單元 174D 電源供應單元 175A 電源輸入端子 175B 電源輸入端子 176 電阻單元 177 數位/類比控制單元 178 凸塊 179 凸塊 180 熱量傳遞線 181 薄膜基板 182A 傳導互連線 182B 傳導互連線 191 輸入/輸出端子 192 輸入/輸出端子 110899.doc -26- 1304648
193A 通道區塊 193B 通道區塊 193C 通道區塊 193D 通道區塊 193E 通道區塊 193F 通道區塊 194A 電源供應單元 194B 電源供應單元 194C 電源供應單元 194D 電源供應單元 196 電阻單元 197 數位/類比控制單元 198 凸塊 199 凸塊 200 熱量傳遞線 1231 第一鎖存單元 1232 第二鎖存單元 1233 D/A轉換器 1234 輸出電路單元 1551A 接地電壓輸入端子 1 552A 電源電壓輸入端子 1751 A 接地電壓輸入端子 1751B 接地電壓輸入端子 1752A 電源電壓輸入端子 1752B 電源電壓輸入端子 110899.doc -27-

Claims (1)

1304648 十、申請專利範圍： 1. 一種半導體元件晶片，其包含： 複數個通道區塊，每—料通道區塊包括複數個通 道’每-該等通道包括置放在—基板中之複數個單元元 件及佈置於該基板中之複數個井區域； 々錢個第-金屬互連線，其連接至包含該等通道之該 等早70兀件，以自外部接收資料訊號並將該等資料訊號 傳遞至該外部； /數個法線凸塊’用於透過待連接至該外部之複數個 第-外部互連線，而傳遞藉由該等第一金屬互連線接收 之該等資料訊號； 複數個第二金屬互連線，其置放在該等通道區塊之 間’母-該等第二金屬互連線連接至該基板及—對應的 井區域中之一者；及 複數個第-熱量傳遞凸塊’其置放在該等第二金屬互 連線上’以透㈣等第二金屬互連線來接收在驅動該等 通道區塊期間產生之熱量，並將該接收之熱量傳遞至待 連接至該外部之複數個第二外部互連線。 2·如請求項1之半導體元株a 兀件曰曰片，其中該等第一熱量傳遞 凸塊包括： 、、复數個1 1凸塊’分別連接至該等第二金屬互連線中之 連接至該基板之金屬互連線；及 、複數個^凸塊，分別連接至該等第二金屬互連線中之 連接至該等井區域之金屬互連線。 110899.doc 1304648 3.如請求項2之半導體元件晶片，其進_步包含： 一電源供應單元，用於透過一電源輸入端子自該外部 接收一電源電壓及一接地電壓中之—者，以驅動該等通 道區塊； ^ 複數個第三金屬互連線，分別連接至該等通道區塊之 5亥基板及該等井區域中之一者； 複數個熱量傳遞線，分別連接至該等第三金屬互連 線； 對應於該等熱量傳遞線之複數個第一連接線，其中每 一該等第一連接線之一端連接至一對應的熱量傳遞線之 一端，且另一端連接至該電源輸入端子； 對應於該等熱量傳遞線之複數個第二連接線，其中每 忒等第一連接線連接至該等對應的熱量傳遞線之該另 一端；及 複數個第二熱量傳遞凸塊，分別連接至該等第二連接 乂透過《等第二金屬互連線、該等熱量傳遞線及該 等第二連接線來傳遞自該基板及該等井區域接收之該熱 量。 4·如睛求項3之半導體元件晶片，其中該等第三熱量傳遞 凸塊係置放在該半導體元件晶片之邊緣上。， 月求項4之半導體元件晶片，其中該等第二熱量傳遞 Α彡、置放在鈍化層區域上，該鈍化層區域係對應於 用=輸入及輸出該等資料訊號之一輸入增出端子之處。 6·如凊求項5之半導體元件晶片，其中該等熱量傳遞線係 110899.doc 1304648 係以單獨且對於每_該等通道區塊彼此獨立方式予以佈 置，或該等熱傳遞線在整個該等通道區塊中彼此電連 接。 7·如請求項6之半導體元件晶片，其中該等熱量傳遞 括： 一第一熱量傳遞線，其係透過選自該等第三金屬互連 中之一者而連接至該基板；及 • 一第二熱量傳遞線，其與該第一熱量傳遞線電分離， ，係透過選自該等第三金屬互連線中之—者而連接至該 等井區域中之一部分。 8.如請求項7之半導體元件晶片，其中該等第二熱量傳遞 凸塊包括： 一 2-1熱量傳遞凸塊，其係透過選自該等第一連接線中 之一者而連接至該第一熱量傳遞線；及 一 2-2熱量傳遞凸塊，其係透過選自該等第二連接線中 _ 之一者而連接至該第二熱量傳遞線。 9·如請求項8之半導體元件晶片，其中該等第三金屬互連 線包括： 一 3-1金屬互連線，其連接至該基板；及 - 3-2金屬互連線，其與該3]金屬互連線電隔離且連 接至該井區域。 10.如請求項5之半導體元件晶片，其進一步包含： 複數個第四金屬互連線，其分別連接至佈置於該等通 道區塊中之該基板及該等井區域中之一者，·及 110899.doc 1304648 複數個第三熱量傳遞凸塊，其連接至該等第四金屬互 連線，以透過該等第四金屬互連線來接收在驅動該等通 道區塊期間產生之該熱量，並將該接收之熱量傳遞至待 連接至該外部之複數個第三外部互連線。 如請求項ίο之半導體元件晶片，其中該等通道區塊包 括： 鎖存單元，用於鎖存透過輸入端子所輸入之該等資料 訊號； 一數位/類比（D/A)轉換器，用於將自該等鎖存單元輸 出之數位訊號轉換成類比訊號；及 一輸出電路單7G，用於放大及輸出該等類比訊號。 12·如睛求項3之半導體元件晶片，其中該等第二金屬互連 線包括： 複數個2-1金屬互連線，用於接收自該電源供應單元傳 遞之該電料壓及該接地電壓巾之—者，並將該接收之
電源m該接收之接地電壓中之_者提供至該基板及 該井區域中之一者；及 複數個2·2金屬互連線’其—端連接至該基板及該等井 區域中之—者’且另—端連接至該等第—熱量傳遞凸 塊0 13 ·如請求項1 2之半導體元件曰Η 干#版兀仵日日片，其中該等2-1金屬互連線 之數目等同於該等2_2金屬互連線之數目。 14· 一種半導體元件晶片，其包含： 通 複數個通道區塊，每一 胃等通道區塊包括複數個 110899.doc 1304648 道，每一該等通道包括置放在一基板中之複數個單元元 件及佈置於該基板中之複數個井區域； *複數個第一金屬互連線，其連接至包含該等通道之該 等單元元件，以自外部接收資料訊號並將該等資料訊號 傳遞至該外部； 々複數個法線凸塊H透過待連接至該外部之複數個 々 卜σ卩互連線來傳遞藉由該等第一金屬互連線接收之 該等資料訊號； 電源供應單元，用於透過一電源輸入端子自該外部 接收t源電壓及一接地電壓中之一I，以驅動該等通 道區塊； 上複數個第二金屬互連線，分別連接至該等通道區塊之 該基板及該等井區域中之一者； 複數個熱量傳遞線，分別連接至該等第二金屬互連 線； 對應於該等熱量傳遞線之複數個第一連接線，其中每 2等第連接線之一端連接至一對應的熱量傳遞線之 一端，且另一端連接至該電源輸入端子； 一對應於料熱量傳遞線之複數個第：連接線，其中每 °玄等第一連接線連接至該對應的熱量傳遞線之另一 端；及 十個第熱$傳遞凸塊，分別連接至該等第二連接 二斤、透過忒等第二金屬連接線、該等熱量傳遞線及該 一卜連接線而傳遞自該基板及該等井區域接收之該熱 110899.doc 1304648 量。 15·如請求項14之半導體元件晶片，其中該等第二熱量傳遞 凸塊係置放在遠半導體元件之邊緣上。 16. 如請求項15之半導體元件晶片，其中該等第一熱量傳遞 凸塊係置放在一鈍化層區域上，該鈍化層區域係對應於 一用於輸入及輸出該等資料訊號之輸入/輸出端子之處。 17. 如請求項16之半導體元件晶片，其中該等熱量傳遞線係 係以單獨且對於每一該等通道區塊彼此獨立方式予以佈 置，或該等熱傳遞線在整個該等通道區塊中彼此電連 接。 18. 如請求項17之半導體元件晶片，其中該等第二金屬互連 線包括： 一 2-1金屬互連線，其連接至該基板；及 一 2-2金屬互連線，其與該2_丨金屬互連線電隔離且連 接至該井區域。 19·如凊求項18之半導體元件晶片，其中該熱量傳遞線包 括： 第一熱量傳遞線，其係透過該2-1金屬互連線連接至 该基板；及 ^…星傳遞線，其與該第一熱量傳遞線電分離， 透過°亥2·2金屬互連線而連接至該井區域。 月求員19之半導體元件晶片，其中該等第一熱量傳遞 凸塊包括： 塊’其連接至一 2 - 1連接線，該2 - 1連 一 熱量傳遞凸 110899.doc 1304648 接線連接至該第一熱量傳遞線；及 - 1-2熱量傳遞凸塊，其連接至—2_2連接線m連 接線連接至該第二熱量傳遞線，纟中該熱量傳遞凸塊 及該2-2熱量傳遞凸塊彼此電隔離。 " 21. 如請求項20之半導體元件晶片’其進一步包含： 稷數個第三金屬互連線，分別連接至該等通道區塊之 該基板及該等井區域中之一者；及 A 複數個第三熱量傳遞凸塊，其連接至該等第三全屬互 連線，以透過料第三金屬互連線來接收在驅動該等通 道區塊期間產生之該熱量，並將該接收之熱量傳遞至待 連接至該外部之複數個第三外部互連線。 22. 如請求項21之半導體元件晶片，其中該等通道區塊包 括： 鎖存單元，用於鎖存透過該等輸入端子輸入之該等資 料訊號； • 一數位/類比（D/A)轉換器，用於將自該等鎖存單元輸 出之數位訊號轉換成類比訊號；及 一輸出電路單元，用於放大及輸出該等類比訊號。 23· —種半導體元件晶片，其包含： 、複數個通道區塊’每一該等通道區塊包括複數個通 、'母17亥專通道包括置放在一基板中之複數個單元元 件及佈置於該基板中之複數個井區域； 複數個第一金屬互連線，其連接至包含該等通道之該 等單元-杜 凡件’以自外部接收資料訊號並將資料訊號傳遞 110899.doc 1304648 至該外部； 複數個法線凸塊，用於透過待連接至該外部之複數個 第一外部互連線來傳遞藉由該等第一金屬互連線接收之 該等資料訊號； 複數個第二金屬互連線，其置放在該等通道區塊之 間，每-該等第二金屬互連線連接至該基板及一對應的 井區域中之一者；及 • 複數個第一熱量傳遞凸塊，其置放在該等通道區塊 上，該複數個第一熱量傳遞凸塊連接至該等第二金屬互 連線，並透過待連接至該外部之複數個第一外部互連線 來傳遞自該基板及該等井區域中之一者接收之熱量。 24·如請求項23之半導體元件晶片，其中該等第一熱量傳遞 凸塊包括： 複數個2-i凸塊，分別連接至該等第二金屬互連線中連 接至該基板之金屬互連線；及 • 複數個2·2凸塊，分別連接至該等第二金屬互連線中連 接至該等井區域之金屬互連線。 25·如請求項24之半導體元件晶片，其進_步包含： 一電源供應單元’用於透過一電源輪入端子自該外部 接收-電源電壓及-接地電壓中之一者，以驅動該等通 道區塊； 複數個第三金屬互連線，分別連接至該等通道區塊之 該基板及該等井區域中之一者； 複數個熱量傳遞線’其連接至該等第三金屬互連線； U0899.doc 1304648 對應於該等熱量傳遞線之複數個第一連接線，其中每 一邊等第-連接線連接至對應於該電源輪人端子之該等 熱量傳遞線； 對應於该等熱S傳遞線之複數個第二連接線，其中每 一该等第二連接線連接至該對應的熱量傳遞線之另一 端；及 複數個第一熱s傳遞凸塊，分別連接至該等第二連接 線’以透過該等第三金屬互連線、該等熱量傳遞線及該 等第二連接線傳遞自該基板及該等井區域接收之該熱 量。 26·如請求項25之半導體元件晶片，其中該等第二熱量傳遞 凸塊係置放在該半導體元件晶片之邊緣上。 27. 如請求項26之半導體元件晶片，其中該等第二熱量傳遞 凸塊係置放在一鈍化層區域之上部上，在該鈍化層區域 之上部處形成一用於輸入及輸出該等資料訊號之輸入/輸 出端子。 28. 如請求項27之半導體元件晶片，其中該等熱量傳遞線係 係以單獨且對於每一該等通道區塊彼此獨立方式予以佈 置’或該等熱傳遞線在整個該等通道區塊中彼此電連 接。 29·如請求項28之半導體元件晶片，其中該等第三金屬互連 線包括： 一 3-1金屬互連線，其連接至該基板；及 一 3-2金屬互連線，其與該3-1金屬互連線電隔離並連 110899.doc Λ 1304648 接至該井區域。 ’其中該等熱量傳遞線包 30.如請求項29之半導體元件晶片 括： -第-熱量傳遞線’其係透過該3-1金屬互連線連接至 該基板；及 一第二熱量傳遞線，其與該第一埶旦眉 八，、必昂熟里傳遞線電分離， 且係透過該3-2金屬互連線連接至該等井區域之部分。 鲁31.如請求項3〇之半導體元件晶片，其中該等第二熱量傳遞 凸塊包括： - 2·1熱量傳遞凸塊’其連接至—2]連接線，該^連 接線連接至該第一熱量傳遞線； -2-2熱量傳遞&塊，其連接至—2_2連接線，該2_2連 接線連接至該第二熱量傳遞線，其中該2-1熱量傳遞凸塊 及該2-2熱量傳遞凸塊彼此電隔離。 32.如請求項31之半導體元件晶片，其中該等通道區塊包 φ 括： 鎖存單元，用於鎖存透過輸入端子輸入之該等資料訊 號； 一數位/類比（D/A)轉換器，用於將自該等鎖存單元輸 出之數位訊號轉換成類比訊號；及 一輸出電路單元，用於放大及輸出該等類比訊號。 33·如請求項23之半導體元件晶片，其中該等第二金屬互連 線包括： 複數個2-1金屬互連線，用於接收自該電源供應單元傳 110899.doc -10- !304648 遞之該電源電壓及該接地電壓中之一者，並將該接收之 電源電壓及該接收之接地電壓中之一者提供至該基板及 該井區域中之一者，·及 。複數個2-2金屬互連線，其一端連接至該基板及該等井 區域中之一者，且另一端連接至該等第一熱量傳遞凸 塊。 34 35. 如％求項33之半導體元件晶片，其中該等孓丨金屬互連線 之數目等同於該等2-2金屬互連線之數目。 一種半導體元件晶片，其包含·· 複數個通道區塊，每一該等通道區塊包括複數個通 道，每一該等通道包括置放在一|板中之#數個單元元 件及佈置於該基板中之複數個井區域； 複數個第金屬互連線，其連接至包含該等通道之該 等早7L 70件，以自外部接收資料訊號並將該等資料訊號 傳遞至該外部； 複數個法線凸塊，用於透過待連接至該外部之複數個 第一外部互連線來傳遞藉由該等第一金屬互連線接收之 該等資料訊號； 稷數個第二金屬互連線，其置放在該等通道區塊之 間’每一該等第m連線連接至該基板及一對應的 井區域中之一者； 複數個第一熱量傳遞凸塊，其置放在該等第二金屬互 連線上，以透過該等第二金屬互連線來接收在驅動該等 通道區塊期間產生之熱量，並將該接收之熱量傳遞至待 110899.doc 1304648 連接至該外部之該複數個第二外部互連線；及 支撐基板，包括該等第一外部互連線及連接至該等 第一熱量傳遞凸塊之該等第二外部互連線。 36.如租求項35之半導體元件晶片，其中該等第一外部互連 線及該等第二外部互連線係薄銅膜互連線。 37·如研求項35之半導體元件晶片，其中該支撐基板係一膜 基板及一玻璃基板中之一者。 38.如請求項35之半導體元件晶片，其中該支樓基板係一用 於遥自由一薄膜覆晶（C〇F)技術、一玻璃覆晶（c〇g)技術 及一捲帶式封裝（TCP)技術組成的群中之一者的基板。 3 9. —種半導體元件晶片，包含： 複數個通道區塊，每—該等通道區塊包括複數個通 道，每-該等通道包括置放在—基板中之複數個單元元 件及佈置於該基板中之複數個井區域； j數個第-金屬互連線，其連接至包含該等通道之該 等單凡7L #以自外部接收資料訊號並將該等資料訊號 傳遞至該外部； 複數個法線凸塊，用於透過待連接至外部之複數個第 -外部互連線來傳遞藉由該等第—金屬互連線接收之該 等資料訊號； 一電源供應單元， 接收一電源電壓及— 道區塊； 用於透過一電源輸入端子自該外部 接地電壓中之一者，以驅動該等通 複數個第二金屬互連線 分別連接至該等通道區塊之 110899.doc -12- 1304648 該基板及該等井區域中之一者； 至該等第二金屬互連 複數個熱量傳遞線，分別連接 線； 對應於該等熱量傳遞線之複數個第一連接線，其中每 j等第接線之—端連接至—對應的熱量傳遞線之 -端’且另-端連接至該電源輸入端子； 對應於該熱量傳遞線之複數個第二連接線，其中每一 • 該第二連接線連接至該對應的熱量傳遞線之另-端； 複數個第-熱量傳遞凸塊，分別連接至該等第二連接 線丄以透過該等第二金屬互連線、該等熱量傳遞線及該 等第二連接線，將自該基板及該等井區域接收之熱量傳 遞至複數個第二外部互連線；及 支樓基板’包括該等第-外部互連線及分別連接至 該等第一熱量傳遞凸塊之該等第二外部互連線。
如請求項39之半導體元件晶片，其中該等第一外部互連 線及該等第二外部互連線係薄銅膜互連線。 如請求項39之半導體元件晶片，其中該支撐基板係一膜 基板及一玻璃基板中之一者。 42·如清求項39之半導體元件晶片，#中該支撐基板係—用 灰遥自由一薄膜覆晶（COF)技術、一玻璃覆晶（C〇G)技術 及一捲帶式封裝（TCP)技術組成的群中之一者的基板。 43· —種半導體元件晶片，包含： 複數個通道區塊，每一該等通道區塊包括複數個通 道，每一該等通道包括置放在一基板中之複數個單元元 110899.doc -13 - 1304648 件及佈置於該基板中之複數個井區域； * f數個第一金屬互連線，其連接至包含該等通道之該 等單70兀件，以自外部接收資料訊號並將該等資料訊號 傳遞至該外部； 複數個法線凸塊，用於透過待連接至該外部之複數個 第一外部互連線來傳遞藉由該等第一金屬互連線接收之 該等資料訊號； 一電源供應單元， 接收一電源電壓及一 道區塊； 用於透過一電源輸入端子自該外部 接地電壓中之一者，以驅動該等通 複數個第一金屬互連線，其置放在該等通道區塊之 間’每-該等第二金屬互連線連接至該基板及該對應的 井區域中之一者； 複數個熱量傳遞凸塊，其置放在該等通道區塊上，且 刀別連接至該等第二金屬互連線，以透過該等第二金屬 互連線來傳遞自該基板及該等井區域傳遞之熱量；及 *支撐基板，其包括該等第一外部互連線及連接至該 等第一熱量傳遞凸塊之該第二外部互連線。 44.如請求項43之半導體元件晶片，其中該等第一外部互連 線及該等第二外部互連線係薄鋼膜互連線。 45·如請求項43之半導體元件晶片，其中該支縣板係一膜 基板及一玻璃基板中之一者。 46.如請求項43之半導體元件晶片，其中該支樓基板係一用 於選自由-薄膜覆晶（COF)技術、—玻璃覆晶（c〇g)技術 及一捲帶式封裝（TCP)技術組成的群中之一者的基板。 110899.doc -14-
TW095116784A 2005-05-11 2006-05-11 Semiconductor device chip and semiconductor device chip package TWI304648B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050039197A KR100644028B1 (ko) 2005-05-11 2005-05-11 반도체 칩 및 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
TW200644207A TW200644207A (en) 2006-12-16
TWI304648B true TWI304648B (en) 2008-12-21

Family

ID=37390174

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095116784A TWI304648B (en) 2005-05-11 2006-05-11 Semiconductor device chip and semiconductor device chip package

Country Status (5)

Country Link
US (1) US7378747B2 (zh)
JP (1) JP5026735B2 (zh)
KR (1) KR100644028B1 (zh)
CN (1) CN1862796B (zh)
TW (1) TWI304648B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940632B1 (ko) * 2007-12-04 2010-02-05 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 제조방법
KR101113031B1 (ko) * 2009-09-25 2012-02-27 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
JP5712579B2 (ja) 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP6779825B2 (ja) * 2017-03-30 2020-11-04 キヤノン株式会社 半導体装置および機器
WO2020136470A1 (ja) * 2018-12-27 2020-07-02 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795077A (en) * 1988-05-23 1989-01-03 Motorola Inc. Bonding method and apparatus
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP3123139B2 (ja) * 1991-08-23 2001-01-09 日本電気株式会社 半導体集積回路
JPH11238734A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
JP2004031918A (ja) 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP5026735B2 (ja) 2012-09-19
TW200644207A (en) 2006-12-16
CN1862796A (zh) 2006-11-15
US20060255468A1 (en) 2006-11-16
KR100644028B1 (ko) 2006-11-10
JP2006319338A (ja) 2006-11-24
CN1862796B (zh) 2010-07-14
US7378747B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
TW322611B (zh)
TWI328277B (en) Stacked structures and methods of forming the same
TW518742B (en) Semiconductor device
TWI304648B (en) Semiconductor device chip and semiconductor device chip package
US8497576B2 (en) Semiconductor device
US8941999B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
CN100514618C (zh) 电子器件及封装电子器件的方法
US8211747B2 (en) Wafer level stack die package
TW588446B (en) Multi-chips stacked package
TWI289920B (en) Packages, methods for fabricating the same, anisotropic conductive films, and conductive particles utilized therein
TW200534350A (en) High density vertically stacked semiconductor device
TW201701404A (zh) 封裝結構及封裝方法
CN102479761B (zh) 集成电路装置
TW200416905A (en) Semiconductor device and manufacturing method thereof
CN102646668A (zh) 具有基板穿孔的中间体的半导体封装及其制造方法
US11664331B2 (en) Semiconductor package
TW200913219A (en) Integrated circuit package system with flexible substrate and mounded package
KR20230163999A (ko) 디스플레이 장치
JPH0997864A (ja) 冷却改善用の熱伝達構造を有する高密度ｃｍｏｓ集積回路
TW200901396A (en) Semiconductor device package having chips
US20230298953A1 (en) Microelectronic assemblies including stiffeners around individual dies
TWI409933B (zh) 晶片堆疊封裝結構及其製法
US20220390562A1 (en) Electrical and photonic integrated circuits architecture
CN116033673A (zh) 电路板级封装方法及电路板
KR20230114162A (ko) 전자 장치의 패키지 구조 제조 방법