CN1862796A - 半导体器件芯片和半导体器件芯片封装 - Google Patents

半导体器件芯片和半导体器件芯片封装 Download PDF

Info

Publication number
CN1862796A
CN1862796A CNA2006100805059A CN200610080505A CN1862796A CN 1862796 A CN1862796 A CN 1862796A CN A2006100805059 A CNA2006100805059 A CN A2006100805059A CN 200610080505 A CN200610080505 A CN 200610080505A CN 1862796 A CN1862796 A CN 1862796A
Authority
CN
China
Prior art keywords
metal interconnecting
interconnecting wires
semiconductor device
heat
device chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100805059A
Other languages
English (en)
Other versions
CN1862796B (zh
Inventor
金钟基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Megna Zhixin Hybrid Signal Co.,Ltd.
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN1862796A publication Critical patent/CN1862796A/zh
Application granted granted Critical
Publication of CN1862796B publication Critical patent/CN1862796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体器件芯片，包括：通道块，每个通道块包括通道，每个通道包括放置在衬底中的单元器件和阱区；第一金属互连线，连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；正常凸块，用于通过待连接到外部的第一外部互连线来传递由第一金属互连线接收的数据信号；第二金属互连线，放置在通道块之间，每个第二金属互连线连接到衬底和对应的阱区中的一个；以及第一热传递凸块，放置在第二金属互连线之上，以通过第二金属互连线接收在驱动通道块期间产生的热，并将接收的热传递到待连接到外部的第二外部互连线。

Description

半导体器件芯片和半导体器件芯片封装
技术领域
本发明涉及一种半导体芯片和半导体芯片封装；更为具体地，涉及连接到平板显示器(FPD)模块来驱动如液晶显示器(LCD)的显示装置的显示器驱动器集成电路(DDI)芯片及其封装。
背景技术
随着信息通信产业、计算机产业和显示器产业迅速发展，关于在上述产业中使用的电气部件已经出现了向着高功能性、低价格和低电功率的连续趋势。通过使用这些电气部件使电气设备纤巧和轻盈的努力也在已连续进行。这种努力可以通过使用半导体器件作为核心部件来实现。即，随着半导体器件集成电路的小型化，半导体器件的集成规模增加，且半导体器件变得具有高性能。此外，包括新安装方法的封装技术已在开发中，由此，导致了电气部件和电气设备产业的快速发展。
封装技术使半导体芯片电连接到外部端子，并保护半导体芯片的内部免受外部影响。连接工艺和模制工艺已被开发并已应用到传统的封装工艺，以有效地服务上述封装工艺的目的。但是，随着使用半导体器件的电气设备的种类的增加，以及用在电气设备中的半导体芯片的尺寸、类型和能力已经不同，包括连接工艺和模制工艺的半导体器件的封装方法也已经在变化。
双列直插式封装(DIP)、小外形封装(SOP)、方型扁平封装(QFP)、球栅格阵列(BGA)以及新封装类型，即芯片级封装(CSP)广泛地用来以高密度安装半导体芯片。而且，关于晶片水平的CSP和裸芯片的直接芯片贴装(DCA)安装技术也在开发中，以制作出纤巧和轻盈的电气设备。
此外，倒装芯片技术已经得到开发，以迎合应用的多样化并实施高密度的安装。倒装芯片技术广义上意味着用于通过倒转半导体芯片以半导体芯片的焊盘面向衬底的状态电连接和机械连接半导体芯片与衬底的技术。此外，倒装芯片技术狭义上意味着作为对应于晶片级CSP的术语的裸芯片封装技术。此后，倒装芯片技术表示广义中解释的倒装芯片技术。
倒装芯片技术包括带载封装(TCP)技术、膜上芯片(COF)封装技术和玻璃上芯片(COG)技术。COF封装技术将半导体芯片安装在膜型衬底上。COG封装将半导体芯片安装在玻璃衬底类型的面板上。
图1A是图示典型COF封装的顶视图以解释COF封装技术；图1B是图示图1A中所示COF封装的横截面视图。
如图1A和图1B中所示，典型的COF封装10使用膜衬底12作为安装衬底，在安装衬底处形成了形成预定电路的多个薄膜铜互连线13。半导体芯片11通过凸块接合安装在膜衬底12之上。换句话说，多个凸块14形成在半导体芯片11上，然后每个凸块14被放置为面向薄膜铜互连线13。然后，施加预定压力将凸块14和薄膜互连线13结合，由此完成了封装。
图2A是图示COG封装的顶视图以解释典型的COG封装技术；图2B是图示图2A中所示COG封装的横截面视图。
如图2A和图2B中所示，典型的COG封装20通过使用与在典型COF封装中使用的方法类似的安装方法来实施。但是，当与使用膜衬底12作为安装衬底的COF封装10相比时，COG封装20使用多个粘性传导膜(ACF)26和玻璃衬底22。典型地，COG封装20广泛地应用于在LCD中将DDI芯片安装在玻璃衬底22之上的技术，并根据COG封装20，DDI芯片安装在包括LCD面板25的玻璃衬底22之上。此处，参考号23和24分别表示多个薄膜铜互连线和多个凸块。
典型的COF封装技术和典型的COG封装技术使薄膜铜互连线具有细小的线宽与在它们之间的良好的间隔，由此有可能使薄膜铜互连线最小化并且保持良好的节距。此外，由于安装的芯片和形成在衬底之上的薄膜铜互连线通过凸块接合而电连接，与分离地接合芯片焊盘和引线框的引线的导线(wire)接合相比，凸块接合可以完成芯片焊盘和在一束中的引线的接合。
同时，由于在半导体芯片内产生的热的量在典型的COF封装和典型的COG封装中不足够大，没有非常关注涉及到热的问题。因此，主要关注涉及低电流消耗的技术，该技术用于优化在应用领域中在驱动半导体芯片期间消耗的电流。
但是，由于驱动显示器面板的DDI芯片包括一些通道并在如LCD的显示器中变的更大，在单元芯片内产生的热的量明显地增加。从而，如何处理在单元芯片内产生的热连同实施低电流消耗一起也变成了一个重要的问题。目前，在芯片内产生的热只通过自然的空气冷却方法来处理。结果，在芯片内产生的热超出自然空气冷却方法可处理的范围之外的情形中，在芯片内的结区的温度变得更高，由此引起了芯片操作可靠性的不同问题。
发明内容
因此，本发明的一个目的是提供一种半导体芯片和一种半导体芯片的封装，该半导体芯片通过有效地释放产生在半导体芯片内部的热而不引起有源器件的损坏，能改进驱动芯片的可靠性。
根据本发明的一个方面，提供一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；多个第二金属互连线，其放置在通道块之间，每个第二金属互连线连接到衬底和对应的阱区中的一个；以及多个第一热传递凸块，其放置在第二金属互连线之上，以通过第二金属互连线接收在驱动通道块期间产生的热，并将接收的热传递到待连接到外部的多个第二外部互连线。
根据本发明的另一个方面，提供了一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动通道块；多个第二金属互连线，分别连接到衬底和通道块的阱区中的一个；多个热传递线，分别连接到第二金属互连线；多个第一连接线，对应于热传递线，其中每个第一连接线具有连接到对应的热传递线一侧的一侧以及连接到功率输入端子的另一侧；多个第二连接线，对应于热传递线，其中每个第二连接线连接到对应的热传递线的另一侧；以及多个第一热传递凸块，分别连接到第二连接线，以通过第二金属互连线、热传递线和第二连接线传递从衬底和阱区接收的热。
根据本发明的又一方面，提供了一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；多个第二金属互连线，其放置在通道块之间，每个第二金属互连线连接到衬底和对应的阱区中的一个；以及多个第一热传递凸块，其放置在通道块之上，连接到第二金属互连线，并通过待连接到外部的多个第一外部互连线传递从衬底和阱区中的一个接收的热。
根据本发明的又一个方面，提供了一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；多个第二金属互连线，其放置在通道块之间，每个第二金属互连线连接到衬底和对应的阱区中的一个；多个第一热传递凸块，其放置在第二金属互连线之上，以通过第二金属互连线接收在驱动通道块期间产生的热，并将接收的热传递到待连接到外部的多个第二外部互连线；以及支撑衬底，其包括第一外部互连线和连接到第一热传递凸块的第二外部互连线。
根据本发明的又一个方面，提供了一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动通道块；多个第二金属互连线，分别连接到衬底和通道块的阱区中的一个；多个热传递线，分别连接到第二金属互连线；多个第一连接线，对应于热传递线，其中每个第一连接线具有连接到对应的热传递线一侧的一侧以及连接到功率输入端子的另一侧；多个第二连接线，对应于热传递线，其中每个第二连接线连接到对应的热传递线的另一侧；多个第一热传递凸块，分别连接到第二连接线，以通过第二金属互连线、热传递线和第二连接线将从衬底和阱区接收的热传递到多个第二外部互连线；以及支撑衬底，其包括第一外部互连线和分别连接到第一热传递凸块的第二外部互连线。
根据本发明的又一个方面，提供了一种半导体器件芯片，包括：多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在衬底中的多个阱区；多个第一金属互连线，其连接到包括通道的单元器件，以从外部接收数据信号并向外部传递数据信号；多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由第一金属互连线接收的数据信号；功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动通道块；多个第二金属互连线，放置在通道块之间，每个第二金属互连线连接到衬底和对应的阱区中的一个；多个热传递凸块，放置在通道块之上且分别连接到第二金属互连线，以通过第二金属互连线传递从衬底和阱区传递的热；以及支撑衬底，其包括第一外部互连线和分别连接到第一热传递凸块的第二外部互连线。
附图说明
参考结合附图给出的下列优选实施例的描述，本发明的上述和其它目的及特点将变得更好理解，在其中：
图1A和图1B分别是图示通过典型的膜上芯片(COF)技术封装的半导体器件芯片封装的顶视图和横截面视图；
图2A和图2B是图示通过典型的玻璃上芯片(COG)技术封装的半导体器件芯片封装的顶视图和横截面视图；
图3是图示液晶显示器(LCD)的框图；
图4是图示图3中所示源驱动器集成电路(IC)芯片的顶视图；
图5是图示图4中所示通道块的框图；
图6A至图6E是图示根据本发明第一实施例的半导体器件芯片封装的图；
图7A至图7E是图示根据本发明第二实施例的半导体器件芯片封装的图；
图8A至图8C是图示本发明修改实施例的图；
图9A和图9B是图示根据本发明第三实施例的半导体器件芯片封装的图；以及
图10是本发明第三实施例的修改实施例的图。
具体实施方式
此后，参考附图将提供关于本发明某些实施例的详细描述。
图3是图示液晶显示器(LCD)的框图。图4是图示图3中所示源驱动器集成电路(IC)芯片的顶视图。图5是图示图4中所示源驱动器IC芯片的通道构造的框图。
如图3中所示，LCD包括：LCD面板110，其包括形成在多个源线SL(或多个数据线)和多个栅线GL之间的交叉中的像素单元(pixel cell)；源驱动电路单元120和栅驱动电路单元130，连接到形成在LCD面板110中的像素的子像素中，通过栅驱动信号分别并顺序地驱动子像素；以及时序控制器140，控制源驱动电路单元120和栅驱动电路单元130。
源驱动电路单元120包括多个源驱动器IC芯片SD。在图4中每个源驱动器IC芯片SD得到严密地(closely)检验。多个通道块123A至123F放置在源驱动器IC芯片SD的中心，多个功率供给单元124A至124D放置在通道块123A至123F之间。为了围绕通道块123A至123F和功率供给单元124A至124D，多个输入端子121和多个输出端子122放置在源驱动器IC芯片SD的边缘中。从外部接收功率并将接收的功率供给到功率供给单元124A至124D的多个功率输入端子125A和125B放置在输入端子121之间。同时，参考数字126指示电阻单元，参考数字127指示数字/模拟(D/A)控制单元。
如图5中所示，通道块123A至123F包括多个CH1至CHn。通道CH1至CHn中的每个包括第一锁存器(latch)单元1231；第二锁存器单元1232；D/A转换器1233，根据电阻单元126的电阻值将第二锁存器单元1232的数字输出信号转换成模拟信号；以及输出电路单元1234，以相同值缓冲从D/A转换器1233输出的模拟信号，并将缓冲的模拟信号输出到输出端子122。
如上所述，形成有有源器件的通道块123A至123F放置在源驱动器IC芯片SD的中心中。从而，在驱动源驱动器IC芯片SD期间，从源驱动器IC芯片SD的中心产生了最大量的热。
此后，将基于上述的源驱动器IC芯片解释根据本发明的多个特定实施例。
图6A至图6E是图示根据本发明第一实施例的半导体器件芯片封装的图。
图6A是图示源驱动器IC芯片的顶视图。图6B是图示沿着线A1-A1切割的图6A的横截面视图。图6C是图示图6A中所示源驱动器IC芯片通过膜上芯片(COF)技术形成在膜衬底之上的顶视图。图6D是图示沿着线A2-A2切割的图6C的横截面视图。图6E是图示在功率输入端子和凸块与P型衬底或N型阱区之间的接合状态的横截面视图。
如图6A中所示，根据本发明第一实施例的半导体芯片封装包括多个凸块138，它们安装在形成源驱动器IC芯片的多个功率供给单元134A至134D的区域(此后，称作功率供给单元区域)中。如图6D中所示，凸块138连接到形成在膜衬底140之上的多个第二传导互连线141B。连接到凸块138的第二传导互连线141B与连接到多个凸块139的多个第一传导互连线141A电隔离(参考图6C)，多个凸块139连接到多个输入/输出端子131和132。例如，第一和第二传导互连线141A和141B可以用薄膜铜形成。凸块138由如金(Au)的传导材料形成。除金(Au)之外，凸块138可由具有高的热释放率的材料形成，以有效地发射(emit)热。
为什么将凸块138安装在功率供给单元区域中的原因是，因为有源器件没有形成在功率供给单元134A至134D中。但是，如果IC芯片的可靠性没有问题，有可能在有源器件之上形成多个凸块。形成在通道块133A至133F之上的凸块连接到形成在膜衬底140之上的传导互连线，由此通过传导互连线将在有源器件内产生的热发射到外部。
功率供给单元134A至134D起到从多个功率输入端子135A和135B接收功率电压Vcc和接地电压Vss，并将接收的功率电压Vcc和接收的接地电压Vss供给到P型衬底和N型阱区的作用。从而，功率供给单元134A至134D包括代替有源器件的多个金属层或金属互连线，以传递功率电压Vcc和接地电压Vss。如图6D中所示，在应用通过压缩在膜衬底140之上形成源驱动器IC芯片的COF技术的情形中，器件特性一点不受影响。
为了参考，此后将检验使用COF技术的封装工艺。驱动器IC芯片放在膜衬底的上部分之上。然后，将压力分别向上和向下地施加在驱动器IC芯片的上部分和膜衬底的下部分，由此安装在驱动器IC芯片之下的凸块连接到形成在膜衬底之上的传导互连线。
从而，在将凸块138安装在形成多个通道块133A至133F的区域(此后，称作通道块区域)中的情形中，通道块133A至133F的有源器件由在使用COF技术的封装工艺期间施加的压力损坏，由此器件的操作特性退化。为了防止这一限制，根据本发明第一实施例凸块138安装在有源器件没有形成的功率供给单元区域中。
如图6B中所示，因为通道块133A至133F的有源器件形成在P型衬底和N型阱区中，凸块138通过金属层M1至M3连接到相同的P型衬底和相同的N型阱区。即，从形成通道块133A至133F的有源器件产生的热通过P型衬底和N型阱区传递。传递到P型衬底或N型阱区的热通过金属层M1至M3发射到凸块138。在刻蚀是绝缘层的钝化层PL后，凸块138连接到金属层M3。这里，参考标志IMD1至IMD3表示第一至第三金属间电介质层。
如图6C中所示，凸块138安装在功率供给单元区域中的驱动器IC芯片使用COF技术通过封装工艺形成在膜衬底140之上。这时，第二传导互连线141B(参考图6)形成在膜衬底40之上，该第二传导互连线141B连接到形成在功率供给单元区域中的凸块138，而不是连接到包括凸块139(为解释的目的，这里只图示出两个凸块139)的预定典型安装的凸块，凸块139在封装工艺期间形成在输入/输出端子131和132形成的区域(此后，称作输入/输出端子区域)中。如图6D中所示，安装在功率供给单元区域中的每个凸块138连接到对应的第二传导互连线141B，包括形成在输入/输出端子区域中的凸块139的、分别地且典型地安装的凸块(未示出)连接到第一传导互连线141A。从而，通过凸块138传递的驱动器IC芯片的内部热通过第二传导互连线141B发射到外部。
如图6B中所示，在通过金属层M1至M3将凸块138连接到P型衬底或N型阱区的情形中，通过功率供给单元134A至134D供给到P型衬底和N型阱区的接地电压Vss和功率电压Vcc可以被发射到凸块138，由此引起损耗。为了防止这种限制，根据本发明第一实施例，如图6E中所示，多个功率输入端子135A和135B需要通过功率输入端子135A和135B的凸块或分离的金属层连接到凸块138。结果，在功率供给单元135A与135B和P型衬底与N型阱区之间的路径以及在凸块138和P型衬底与N型阱区之间的另一路径并联连接。
图7A至图7E是图示根据本发明第二实施例的半导体器件芯片封装的图。
图7A是图示源驱动器IC芯片的顶视图。图7B是图示图7A中所示部分A的放大的顶视图。图7C是图示沿着线A1-A1切割的图7B的横截面视图。图7D是图示沿着线A2-A2切割的图7B的横截面视图。图7E是图示沿着线A3-A3切割的图7B的横截面视图。
如图7A中所示，当和根据本发明第一实施例的、包括安装在多个功率供给单元154A至154D形成的区域(此后，称作功率供给单元区域)中的凸块的半导体器件芯片封装相比时，根据本发明第二实施例的半导体器件芯片封装包括逐一安装在驱动器IC芯片的每边缘的凸块158。如图7B中所示，在多个通道块153A至153F形成的区域(此后，称作通道块区域)中，多个最终金属层或附加金属层(或金属互连线)159(此后，称作热传递线)形成在一侧打开的方形的类型中，即‘ㄈ’类型。热传递线159连接到凸块158。同时，凸块158不仅可以安装在驱动器IC芯片的边缘，还可以安装在形成适当数目的多个输入/输出端子151和152的区域(此后，称作输入/输出端子区域)中。但是，安装在驱动器IC芯片边缘的凸块158的数目不受限制。
如图7C至图7E中所示，热传递线159通过适当地刻蚀通过金属层M1和M2连接到P型衬底和N型阱区的最终金属层M3而形成。另外，金属间电介质层形成在金属层M3的上部分之上，由此金属互连线可分离地形成。热传递线159需要形成有连接到P型衬底和N型阱区的金属层M3或连接到P型衬底和N型阱区的金属互连线，以平稳地传递热。此外，热传递线159的预定部分连接到功率输入端子155A。根据本发明的第二实施例，在通道块153A至153F的每个中，有彼此电分离的两个热传递线159。热传递线159中的一个连接到金属层M3，金属层M3连接到P型衬底和接收接地电压(Vss)的接地电压输入端子1551A。另一个热传递线159连接到金属层M3，金属层M3连接到N型阱区和接收功率电压(Vcc)的功率电压输入端子1552A。
图8A至图8C是图示本发明第二实施例的修改实施例的图。图8A是图示源驱动器IC芯片的图。图8B图示出修改的图8A中所示驱动器IC芯片，而图8C是图示沿着线A4-A4切割的图8B的图。这里，在图7A至图7E中所示的相同参考数字表示图8A至图8C中的类似元件。
参考图8A，当和如图7B中所示的针对每个通道块153A至153F彼此独立地隔离的热传递线150相比时，彼此连接的热传递线160遍及整个驱动器IC芯片。
如图8B中所示，凸块158安装在驱动器IC芯片边缘的驱动器IC芯片通过使用COF技术的封装工艺放在膜衬底161的上部分之上。这时，多个传导互连线162(参考图8C)形成在膜衬底161之上，多个传导互连线162连接到安装在驱动器IC芯片的边缘的凸块，而不是连接到预定典型安装的凸块，该预定典型安装的凸块包括安装在多个输入/输出端子151和152在封装工艺期间形成的区域(此后称作输入/输出端子区域)中的凸块(未示出)。例如，传导互连线162可以用薄膜铜形成。
如图8C中所示，每个凸块158分别连接到对应的传导互连线162，而包括形成在输入/输出端子区域中的凸块的典型凸块连接到典型的传导互连线(未示出)。从而，在驱动器IC芯片内部的热通过金属层M1至M3传递到凸块158，并且传递到凸块158的热通过传导互连线162发射到外部中。
同时，根据本发明第二实施例的半导体芯片封装可应用到使用TCP技术的封装工艺。典型地，TCP技术使用彼此隔离的衬底，并且隔离的衬底通过模制工艺密封。相应地，由于没有支撑装置来支撑安装在中心即功率供给单元区域(参考图6A)中的凸块138，TCP技术不能用来制作根据本发明第一实施例的半导体芯片封装。然而，由于凸块158(参考图7A)安装在驱动器IC芯片的边缘，尽管在膜衬底的中心中没有单独的支撑装置，仍可以使用TCP技术来制作根据本发明第二实施例的半导体芯片封装。
图9A是图示根据本发明第三实施例的半导体器件芯片的顶视图。图9B是图示沿着线A-A切割的图8A的横截面视图。
如图9A中所示，根据本发明第三实施例的半导体器件芯片封装可通过组合第一实施例和第二实施例来实施。多个凸块178安装在多个功率供给单元174A至174D形成的区域(此后，称作功率供给单元区域)中，而多个凸块179安装在驱动器IC芯片的边缘。凸块179连接到热传递线180，如本发明第二实施例中所示，热传递线180延伸遍及通道块173A至173F形成的区域(此后，称作通道块区域)。热传递线180的预定侧连接到多个功率输入端子175A与175B的多个接地电压输入端子1751A与1751B和多个功率电压输入端子1752A与1752B。
如图9B中所示，在其之下安装了凸块178和179的驱动器IC芯片通过使用COF技术的封装工艺形成在膜衬底181的上部之上。这时，多个传导互连线182A和182B形成在膜衬底181之上，所述多个传导互连线182A和182B在封装工艺期间连接到安装在多个功率供给单元174A至174D形成的区域(此后，称为功率供给单元区域)中的凸块178和安装在边缘的凸块179，而不是预定典型安装的凸块，预定典型安装的凸块包括安装在多个输入/输出端子171与172的区域(此后，称为输入/输出端子区域)中的凸块(未示出)。例如，传导互连线182A和182B可以用薄膜铜形成。凸块178和179中的每个连接到对应的传导互连线182A和182B，而包括形成在输入/输出端子区域中的凸块的典型安装的凸块连接到典型互连线(未示出)。从而，在驱动器IC芯片内的内部热通过多个金属层M1至M3传递到凸块178和179，并且传递到凸块178和179的热通过传导互连线182A和182B发射到外部。即，热不仅通过凸块178发射，还通过凸块179发射，结果热发射效率可根据通过凸块179发射的热的量而增加。
图10图示了本发明第三实施例的修改实施例。
根据第三实施例的修改实施例，热传递线200从中心对称地形成，并具有多个分支，以通过增加热传递线200的分支数目来增加热传递率。
虽然目前没有描述，参考数字191和192表示多个输入/输出端子；参考数字193A至193F表示通道块；参考数字194A至194D表示功率供给单元；参考数字156、176及196表示多个电阻单元；参考数字157、177及197表示多个数字/模拟控制单元；以及参考数字198和199表示多个凸块。
虽然在本发明中解释了应用COF技术的情形，但是本发明可应用到使用COG技术的封装工艺。此外，本发明不仅可应用到LCD的源驱动器IC芯片，还可应用到包括放置在半导体芯片中心且在所有类型半导体器件中使用的多个功率供给单元的半导体芯片。此外，在第二和第三实施例中图示的热传递线可以不同类型实施，并可以使用应用到本领域的包括聚酰胺(polyamid)的所有类型膜。凸块的数目不受限制。
根据本发明，连接到衬底和阱区的凸块安装在多个功率供给单元形成的区域中，而半导体芯片安装在多个传导互连线形成在对应于凸块的部分的膜衬底(或，玻璃衬底)之上。从而，有可能通过凸块有效地发射从有源器件产生的热，而不引起半导体芯片的有源器件中的任何损坏，由此改善了芯片的操作可靠性。
本申请包含涉及于2005年5月11日提交到韩国专利局的韩国专利申请No.KR 2005-0039197的主题内容，其全部内容通过引用合并与此。
虽然已关于某些优选实施例描述了本发明，但对于本领域的技术人员明显的是，在不离开在下列权利要求中限定的本发明的精神和范围内，可对本发明进行各种变化和修改。

Claims (46)

1.一种半导体器件芯片，包括：
多个通道块，每个所述通道块包括多个通道，每个所述通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的所述数据信号；
多个第二金属互连线，放置在所述通道块之间，每个所述第二金属互连线连接到所述衬底和对应的阱区中的一个；以及
多个第一热传递凸块，放置在所述第二金属互连线之上，以通过所述第二金属互连线接收在驱动所述通道块期间产生的热，并将接收的热传递到待连接到外部的多个第二外部互连线。
2.如权利要求1的半导体器件芯片，其中所述第一热传递凸块包括：
多个1-1凸块，分别连接到在所述第二金属互连线中连接到所述衬底的金属互连线；以及
多个1-2凸块，分别连接到在所述第二金属互连线中连接到所述阱区的金属互连线。
3.如权利要求2的半导体器件芯片，还包括：
功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动所述通道块；
多个第三金属互连线，分别连接到所述衬底和所述通道块的阱区中的一个；
多个热传递线，分别连接到所述第三金属互连线；
多个第一连接线，对应于所述热传递线，其中每个所述第一连接线具有连接到对应的热传递线一侧的一侧以及连接到所述功率输入端子的另一侧；
多个第二连接线，对应于所述热传递线，其中每个所述第二连接线连接到所述对应的热传递线的另一侧；以及
多个第二热传递凸块，分别连接到第二连接线，以通过所述第三金属互连线、所述热传递线和所述第二连接线传递从所述衬底和所述阱区接收的热。
4.如权利要求3的半导体器件芯片，其中所述热传递凸块放置在所述半导体器件芯片的边上。
5.如权利要求4的半导体器件芯片，其中所述第二热传递凸块放置在钝化层区域之上，对应于用于输入和输出所述数据信号的输入/输出端子形成之处。
6.如权利要求5的半导体器件芯片，其中为了将所述通道块或所述热传递线中的每个遍及所述通道块地彼此电连接，所述热传递线彼此分离地并独立地设置。
7.如权利要求6的半导体器件芯片，其中所述热传递线包括：
第一热传递线，通过选自所述第三金属互连线中的一个连接到所述衬底；以及
第二热传递线，与所述第一热传递线电分离并通过选自所述第三金属互连线中的一个连接到所述阱区中的一部分。
8.如权利要求7的半导体器件芯片，其中所述第二热传递凸块包括：
2-1热传递凸块，通过选自所述第一连接线中的一个连接到所述第一热传递线；以及
2-2热传递凸块，通过选自所述第二连接线中的一个连接到所述第二热传递线。
9.如权利要求8的半导体器件芯片，其中所述第三金属互连线包括：
3-1金属互连线，连接到所述衬底；以及
3-2金属互连线，与所述3-1金属互连线电隔离并连接到所述阱区。
10.如权利要求5的半导体器件芯片，还包括：
多个第四金属互连线，分别连接到所述衬底和设置在所述通道块中的所述阱区中的一个；以及
多个第三热传递凸块，连接到所述第四金属互连线以通过所述第四金属互连线接收在驱动所述通道块期间产生的热，并将接收的热传递到待连接到外部的多个第三外部互连线。
11.如权利要求10的半导体器件芯片，其中所述通道块包括：
锁存单元，用于锁存通过输入端子输入的数据信号；
数字/模拟(D/A)转换器，用于将从所述锁存单元输出的数字信号转换为模拟信号；以及
输出电路单元，用于放大并输出所述模拟信号。
12.如权利要求3的半导体器件芯片，其中所述第二金属互连线包括：
多个2-1金属互连线，用于接收从所述功率供给单元传递的所述功率电压和所述接地电压中的一个，并将接收的功率电压和接收的接地电压中的一个提供到所述衬底和所述阱区中的一个；以及
多个2-2金属互连线，其一侧连接到所述衬底和所述阱区中的一个，而另一侧连接到所述第一热传递凸块。
13.如权利要求12的半导体器件芯片，其中所述2-1金属互连线的数目等于所述2-2金属互连线的数目，是相同的。
14.一种半导体器件芯片，包括：
多个通道块，每个所述通道块包括多个通道，每个所述通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的所述数据信号；
功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动所述通道块；
多个第二金属互连线，分别连接到所述衬底和所述通道块的阱区中的一个；
多个热传递线，分别连接到所述第二金属互连线；
多个第一连接线，对应于所述热传递线，其中每个所述第一连接线具有连接到对应的热传递线一侧的一侧以及连接到所述功率输入端子的另一侧；
多个第二连接线，对应于所述热传递线，其中每个所述第二连接线连接到所述对应的热传递线的另一侧；以及
多个第一热传递凸块，分别连接到所述第二连接线，以通过所述第二金属互连线、所述热传递线和所述第二连接线传递从所述衬底和所述阱区接收的热。
15.如权利要求14的半导体器件芯片，其中所述第二热传递凸块放置在所述半导体器件芯片的边缘上。
16.如权利要求15的半导体器件芯片，其中所述第一热传递凸块放置在钝化层区域之上，对应于用于输入和输出所述数据信号的输入/输出端子形成之处。
17.如权利要求16的半导体器件芯片，其中为了将所述通道块或所述热传递线中的每个遍及所述通道块地彼此电连接，所述热传递线彼此分离地并独立地设置。
18.如权利要求17的半导体器件芯片，其中所述第二金属互连线包括：
2-1金属互连线，连接到所述衬底；以及
2-2金属互连线，与所述2-1金属互连线电隔离并连接到所述阱区。
19.如权利要求18的半导体器件芯片，其中所述热传递线包括：
第一热传递线，通过所述2-1金属互连线连接到所述衬底；以及
第二热传递线，与所述第一热传递线电分离并通过所述2-2金属互连线连接到所述阱区。
20.如权利要求19的半导体器件芯片，其中所述第一热传递凸块包括：
1-1热传递凸块，连接到连到所述第一热传递线的2-1连接线；以及
1-2热传递凸块，连接到连到所述第二热传递线的2-2连接线，其中所述2-1热传递凸块和所述2-2热传递凸块彼此电隔离。
21.如权利要求20的半导体器件芯片，还包括：
多个第三金属互连线，分别连接到所述衬底和所述通道块的所述阱区中的一个；以及
多个第三热传递凸块，连接到所述第三金属互连线，以通过所述第三金属互连线接收在驱动所述通道块期间产生的热，并将接收的热传递到待连接到外部的多个第三外部互连线。
22.如权利要求21的半导体器件芯片，其中所述通道块包括：
锁存单元，用于锁存通过所述输入端子输入的数据信号；
数字/模拟(D/A)转换器，用于将从所述锁存单元输出的数字信号转换为模拟信号；以及
输出电路单元，用于放大并输出所述模拟信号。
23.一种半导体器件芯片，包括：
多个通道块，每个通道块包括多个通道，每个通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的所述数据信号；
多个第二金属互连线，放置在所述通道块之间，每个所述第二金属互连线连接到所述衬底和对应的阱区中的一个；以及
多个第一热传递凸块，放置在所述通道块之上，连接到所述第二金属互连线，并通过待连接到外部的多个第一外部互连线传递从所述衬底和所述阱区中的一个接收的热。
24.如权利要求23的半导体器件芯片，其中所述第一热传递凸块包括：
多个2-1凸块，分别连接到在所述第二金属互连线中连接到所述衬底的金属互连线；以及
多个2-2凸块，分别连接到在所述第二金属互连线中连接到所述阱区的金属互连线。
25.如权利要求24的半导体器件芯片，还包括：
功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动所述通道块；
多个第三金属互连线，分别连接到所述衬底和所述通道块的所述阱区中的一个；
多个热传递线，连接到所述第三金属互连线；
多个第一连接线，对应于所述热传递线，其中每个所述第一连接线连接到对应于所述功率输入端子的所述热传递线；
多个第二连接线，对应于所述热传递线，其中每个所述第二连接线连接到所述对应的热传递线的另一侧；以及
多个第二热传递凸块，分别连接到所述第二连接线，以通过所述第三金属互连线、所述热传递线和所述第二连接线传递从所述衬底和所述阱区接收的热。
26.如权利要求25的半导体器件芯片，其中所述第二热传递凸块放置在所述半导体器件芯片的边缘上。
27.如权利要求26的半导体器件芯片，其中所述第二热传递凸块放置在形成用于输入和输出所述数据信号的输入/输出端子的钝化层区域的上部分之上。
28.如权利要求27的半导体器件芯片，其中为了将所述通道块或所述热传递线中的每个遍及所述通道块地彼此电连接，所述热传递线彼此分离地并独立地设置。
29.如权利要求28的半导体器件芯片，其中所述第三金属互连线包括：
3-1金属互连线，连接到所述衬底；以及
3-2金属互连线，与所述3-1金属互连线电隔离并连接到所述阱区。
30.如权利要求29的半导体器件芯片，其中所述热传递线包括：
第一热传递线，通过所述3-1金属互连线连接到所述衬底；以及
第二热传递线，与所述第一热传递线电分离并通过所述3-2金属互连线连接到所述阱区中的一部分。
31.如权利要求30的半导体器件芯片，其中所述第二热传递凸块包括：
2-1热传递凸块，连接到连到所述第一热传递线的2-1连接线；以及
2-2热传递凸块，连接到连到所述第二热传递线的2-2连接线，其中所述2-1热传递凸块和所述2-2热传递凸块彼此电隔离。
32.如权利要求31的半导体器件芯片，其中所述通道块包括：
锁存单元，用于锁存通过输入端子输入的数据信号；
数字/模拟(D/A)转换器，用于将从所述锁存单元输出的数字信号转换为模拟信号；以及
输出电路单元，用于放大并输出所述模拟信号。
33.如权利要求23的半导体器件芯片，其中所述第二金属互连线包括：
多个2-1金属互连线，用于接收从所述功率供给单元传递的所述功率电压和所述接地电压中的一个，并将接收的功率电压和接收的接地电压中的一个提供到所述衬底和所述阱区中的一个；以及
多个2-2金属互连线，其一侧连接到所述衬底和所述阱区中的一个，而另一侧连接到所述第一热传递凸块。
34.如权利要求33的半导体器件芯片，其中所述2-1金属互连线的数目等于所述2-2金属互连线的数目，是相同的。
35.一种半导体器件芯片，包括：
多个通道块，每个所述通道块包括多个通道，每个所述通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的数据信号；
多个第二金属互连线，放置在所述通道块之间，每个所述第二金属互连线连接到所述衬底和对应的阱区中的一个；
多个第一热传递凸块，放置在所述第二金属互连线之上，以通过所述第二金属互连线接收在驱动所述通道块期间产生的热，并将接收的热传递到待连接到外部的多个第二外部互连线；以及
支撑衬底，包括所述第一外部互连线和连接到所述第一热传递凸块的所述第二外部互连线。
36.如权利要求35的半导体器件芯片，其中所述第一外部互连线和所述第二外部互连线是薄铜膜互连线。
37.如权利要求35的半导体器件芯片，其中所述支撑衬底是膜衬底和玻璃衬底中的一个。
38.如权利要求35的半导体器件芯片，其中所述支撑衬底是这种衬底，其用于在由膜上芯片(COF)技术、玻璃上芯片(COG)技术和带载封装(TCP)技术组成的组中的一个。
39.一种半导体器件芯片，包括：
多个通道块，每个所述通道块包括多个通道，每个所述通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的数据信号；
功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动所述通道块；
多个第二金属互连线，分别连接到所述衬底和所述通道块的阱区中的一个；
多个热传递线，分别连接到所述第二金属互连线；
多个第一连接线，对应于所述热传递线，其中每个所述第一连接线具有连接到对应的热传递线一侧的一侧以及连接到所述功率输入端子的另一侧；
多个第二连接线，对应于所述热传递线，其中每个所述第二连接线连接到所述对应的热传递线的另一侧；
多个第一热传递凸块，分别连接到所述第二连接线，以通过所述第二金属互连线、所述热传递线和所述第二连接线将从所述衬底和所述阱区接收的热传递到多个第二外部互连线；以及
支撑衬底，包括所述第一外部互连线和分别连接到所述第一热传递凸块的所述第二外部互连线。
40.如权利要求39的半导体器件芯片，其中所述第一外部互连线和所述第二外部互连线是薄铜膜互连线。
41.如权利要求39的半导体器件芯片，其中所述支撑衬底是膜衬底和玻璃衬底中的一个。
42.如权利要求39的半导体器件芯片，其中所述支撑衬底是这种衬底，其用于由膜上芯片(COF)技术、玻璃上芯片(COG)技术和带载封装(TCP)技术组成的组中的一个。
43.一种半导体器件芯片，包括：
多个通道块，每个所述通道块包括多个通道，每个所述通道包括放置在衬底中的多个单元器件和设置在所述衬底中的多个阱区；
多个第一金属互连线，连接到包括所述通道的所述单元器件，以从外部接收数据信号并向外部传递数据信号；
多个正常凸块，用于通过待连接到外部的多个第一外部互连线来传递由所述第一金属互连线接收的数据信号；
功率供给单元，用于通过功率输入端子从外部接收功率电压和接地电压中的一个，以驱动所述通道块；
多个第二金属互连线，放置在所述通道块之间，每个所述第二金属互连线连接到所述衬底和对应的阱区中的一个；
多个热传递凸块，放置在所述通道块之上且分别连接到所述第二金属互连线，以通过所述第二金属互连线传递从所述衬底和所述阱区传递的热；以及
支撑衬底，包括连接到所述第一热传递凸块的所述第一外部互连线和所述第二外部互连线。
44.如权利要求43的半导体器件芯片，其中所述第一外部互连线和所述第二外部互连线是薄铜膜互连线。
45.如权利要求43的半导体器件芯片，其中所述支撑衬底是膜衬底和玻璃衬底中的一个。
46.如权利要求43的半导体器件芯片，其中所述支撑衬底是这种衬底，其用于由膜上芯片(COF)技术、玻璃上芯片(COG)技术和带载封装(TCP)技术组成的组中的一个。
CN2006100805059A 2005-05-11 2006-05-11 半导体器件芯片和半导体器件芯片封装 Active CN1862796B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0039197 2005-05-11
KR1020050039197 2005-05-11
KR1020050039197A KR100644028B1 (ko) 2005-05-11 2005-05-11 반도체 칩 및 반도체 칩 패키지

Publications (2)

Publication Number Publication Date
CN1862796A true CN1862796A (zh) 2006-11-15
CN1862796B CN1862796B (zh) 2010-07-14

Family

ID=37390174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100805059A Active CN1862796B (zh) 2005-05-11 2006-05-11 半导体器件芯片和半导体器件芯片封装

Country Status (5)

Country Link
US (1) US7378747B2 (zh)
JP (1) JP5026735B2 (zh)
KR (1) KR100644028B1 (zh)
CN (1) CN1862796B (zh)
TW (1) TWI304648B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695349A (zh) * 2017-03-30 2018-10-23 佳能株式会社 具有层压层的半导体装置和设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940632B1 (ko) * 2007-12-04 2010-02-05 주식회사 동부하이텍 액정표시장치의 구동장치 및 그 제조방법
KR101113031B1 (ko) 2009-09-25 2012-02-27 주식회사 실리콘웍스 드라이버 집적회로 칩의 패드 배치 구조
JP5712579B2 (ja) 2010-11-30 2015-05-07 富士通セミコンダクター株式会社 半導体装置
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
US20220020683A1 (en) * 2018-12-27 2022-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795077A (en) * 1988-05-23 1989-01-03 Motorola Inc. Bonding method and apparatus
JP2982126B2 (ja) * 1991-03-20 1999-11-22 株式会社日立製作所 半導体装置およびその製造方法
JP3123139B2 (ja) * 1991-08-23 2001-01-09 日本電気株式会社 半導体集積回路
JPH11238734A (ja) * 1998-02-20 1999-08-31 Nec Corp 半導体集積回路
JP4608763B2 (ja) * 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
JP2004031918A (ja) 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP4416376B2 (ja) * 2002-05-13 2010-02-17 富士通株式会社 半導体装置及びその製造方法
US20060102957A1 (en) * 2004-11-12 2006-05-18 Jhon-Jhy Liaw SER immune cell structure
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108695349A (zh) * 2017-03-30 2018-10-23 佳能株式会社 具有层压层的半导体装置和设备
CN108695349B (zh) * 2017-03-30 2023-07-25 佳能株式会社 具有层压层的半导体装置和设备

Also Published As

Publication number Publication date
TW200644207A (en) 2006-12-16
TWI304648B (en) 2008-12-21
JP2006319338A (ja) 2006-11-24
US7378747B2 (en) 2008-05-27
JP5026735B2 (ja) 2012-09-19
CN1862796B (zh) 2010-07-14
US20060255468A1 (en) 2006-11-16
KR100644028B1 (ko) 2006-11-10

Similar Documents

Publication Publication Date Title
JP6638046B2 (ja) 画像表示装置および画像表示素子の製造方法
CN110211987B (zh) 发光二极管面板
US7498678B2 (en) Electronic assemblies and systems with filled no-flow underfill
US7091592B2 (en) Stacked package for electronic elements and packaging method thereof
US11817536B2 (en) Method for making electronic device arrays using a temporary substrate and a carrier substrate
EP3128505B1 (en) Mounting substrate and electronic device
CN1862796B (zh) 半导体器件芯片和半导体器件芯片封装
US11133262B2 (en) Semiconductor packages and display devices including the same
CN100429774C (zh) 半导体封装件及其制造方法
CN1202983A (zh) 半导体器件及其制造方法以及装配基板
US20220199590A1 (en) Light-emitting diode packaging module
CN1959970A (zh) 半导体装置
US20220199592A1 (en) Light-emitting diode packaging module
US12087747B2 (en) Display panel and fabrication method thereof, and display device
TW200901396A (en) Semiconductor device package having chips
US20110316139A1 (en) Package for a wireless enabled integrated circuit
CN113270046A (zh) 电子装置
CN116013917A (zh) 一种集成式Micro-LED显示器件及其组成的显示面板
CN101047160A (zh) 半导体连线封装结构及其与集成电路的连接方法
KR102101346B1 (ko) Led 플립칩 어레이 및 그 결합방법
Lee et al. 70‐1: Distinguished Paper: 9.4‐inch 228‐ppi Flexible Micro LED Display
US20220352449A1 (en) Method For Making Light Emitting Device (LED) Arrays And Electronic Products Using A Temporary Substrate And A Carrier Substrate
CN1542932A (zh) 半导体装置的制造方法和电子设备的制造方法
US20050082580A1 (en) Structure of wafer level package with area bump
US20060258031A1 (en) Wafer-level electro-optical semiconductor manufacture fabrication method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240425

Address after: Han Guozhongqingbeidao

Patentee after: Megna Zhixin Hybrid Signal Co.,Ltd.

Country or region after: Republic of Korea

Address before: Cheongju Chungbuk Korea

Patentee before: MagnaChip Semiconductor, Ltd.

Country or region before: Republic of Korea

TR01 Transfer of patent right