CN107316847B - 一种半导体器件封装结构和电子装置 - Google Patents

一种半导体器件封装结构和电子装置 Download PDF

Info

Publication number
CN107316847B
CN107316847B CN201610268504.0A CN201610268504A CN107316847B CN 107316847 B CN107316847 B CN 107316847B CN 201610268504 A CN201610268504 A CN 201610268504A CN 107316847 B CN107316847 B CN 107316847B
Authority
CN
China
Prior art keywords
chip
package structure
metal layer
metal frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610268504.0A
Other languages
English (en)
Other versions
CN107316847A (zh
Inventor
徐金岭
孙艳辉
张冠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610268504.0A priority Critical patent/CN107316847B/zh
Publication of CN107316847A publication Critical patent/CN107316847A/zh
Application granted granted Critical
Publication of CN107316847B publication Critical patent/CN107316847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors

Abstract

本发明涉及一种半导体器件封装结构和电子装置。所述封装结构包括：支撑载体；第一芯片，位于所述支撑载体上；第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。在本发明中通过所述散热单元将所述芯片中产生的热量传输到所述支撑载体之外，可以进一步提高所述硅通孔封装的可靠性和性能，而且所述散热单元的形成工艺可以与半导体器件封装结构的制备和封装工艺很好的兼容使工艺成本进一步降低。

Description

一种半导体器件封装结构和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件封装结构和电子装置。
背景技术
在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的芯片通过金属线互连，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。
因此，目前在所述3D集成电路(integrated circuit，IC)技术中大都采用硅通孔(Through Silicon Via，TSV)以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。
目前工艺中硅通孔的使用受到了限制，原因在于由于封装密度的不断变大，使得封装结构中产生大量的热并且热量更加集中，使得硅通孔封装限制了电路的时钟频率(clock speed)。
因此，为解决目前工艺中的上述技术问题，有必要提出一种新的半导体器件封装结构和电子装置。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例一提供了一种半导体器件封装结构，其特征在于，所述封装结构包括：
支撑载体；
第一芯片，位于所述支撑载体上；
第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；
散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。
可选地，所述金属框架的外周端延伸出所述第一芯片。
可选地，所述金属层与所述金属框架通过微焊点实现连接。
可选地，所述封装结构进一步包括散热连接部件，所述散热连接部件设置于所述支撑载体和所述金属框架之间。
可选地，所述封装结构还包括位于所述第二芯片上方的若干芯片。
可选地，在所述若干芯片中任一芯片和所述支撑载体之间设置有若干所述散热单元。
可选地，所述第二芯片包括贯通所述第二芯片的硅通孔，所述硅通孔的下表面设置有焊点，所述第一芯片和所述第二芯片之间通过所述焊点实现电连接。
可选地，所述金属层和所述金属框架之间通过卷带自动接合的方法连接。
可选地，所述支撑载体包括印刷电路板、散热板或组装外壳。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件封装结构。
为了解决目前工艺中存在的问题，本发明提供了一种半导体器件封装结构，所述封装结构包括：支撑载体；第一芯片，位于所述支撑载体上；第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。在本发明中通过所述散热单元将所述芯片中产生的热量传输到所述支撑载体之外，可以进一步提高所述硅通孔封装的可靠性和性能，而且所述散热单元的形成工艺可以与半导体器件封装结构的制备和封装工艺很好的兼容使工艺成本进一步降低。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明的一实施例中的半导体器件封装结构的剖视图；
图2示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺存在的问题，本发明提供了一种半导体器件封装结构，所述封装结构包括：
支撑载体；
第一芯片，位于所述支撑载体上；
第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；
散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。
其中，所述金属框架的外周端延伸出所述第一芯片。
其中，所述金属层与所述金属框架通过微焊点实现连接。其中，该金属层的作用与所述第一芯片和第二芯片中的其他金属层的作用是不同的，该金属层不会实现电连接的作用，仅仅是在焊接后用于传热。
为了解决目前工艺中存在的问题，本发明提供了一种半导体器件封装结构，所述封装结构包括中的散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。在本发明中通过所述散热单元将所述芯片中产生的热量传输到所述支撑载体之外，可以进一步提高所述硅通孔封装的可靠性和性能，而且通过晶圆工厂(foundry)和封装工厂(foundry)的合作即可形成所述散热单元，所述散热单元的形成工艺可以与半导体器件封装结构的制备和封装工艺很好的兼容使工艺成本进一步降低。
本发明的半导体器件封装结构，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件封装结构，因而同样具有上述优点。
实施例一
为了解决该问题，本发明提供了一种半导体器件封装结构，下面结合附图1对所述半导体器件封装结构做进一步的说明。
其中，所述半导体器件封装结构包括：
支撑载体101；
第一芯片102，位于所述支撑载体上；
第二芯片103，位于所述第一芯片上方并与所述第一芯片形成电连接；
散热单元，包括位于所述第一芯片的上表面侧的金属层104，以及与所述金属层连接的金属框架106，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。
其中，所述支撑载体101包括印刷电路板(Printed Circuit Board，PCB)、散热板或组装外壳(package shell)。
所述印刷电路板是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体，采用电子印刷术制作，称为“印刷”电路板。
其中，所述第一芯片102可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述第一芯片102上中形成有各种逻辑器件，例如形成有各种CMOS器件以及无源器件等。
作为示例，在第一芯片102中还可以形成有晶体管、互联结构和射频器件。在本实施例中，晶体管用于构成各种电路，射频器件用于形成射频组件或模块。
其中，晶体管可以为普通晶体管、高k金属栅极晶体管、鳍型晶体管或其他合适的晶体管。互连结构可以包括金属层(例如铜层或铝层)、金属插塞等。射频器件可以包括电感(inductor)等器件。
除包括晶体管、射频器件和互连结构外，CMOS器件还可以包括其他各种可行的组件，例如电阻、电容、MEMS器件等，在此并不进行限定。
其中，CMOS器件中的各个组件的具体结构和形成方法，本领域的技术人员可以根据实际需要参照现有技术进行选择，此处不再赘述。
其中，所述第二芯片103可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
其中所述第二芯片103中形成有各种逻辑器件，例如形成有各种CMOS器件以及无源器件等。
作为示例，在第二芯片103中还可以形成有晶体管、互联结构和射频器件。在本实施例中，晶体管用于构成各种电路，射频器件用于形成射频组件或模块。
其中，晶体管可以为普通晶体管、高k金属栅极晶体管、鳍型晶体管或其他合适的晶体管。互连结构可以包括金属层(例如铜层或铝层)、金属插塞等。射频器件可以包括电感(inductor)等器件。
除包括晶体管、射频器件和互连结构外，CMOS器件还可以包括其他各种可行的组件，例如电阻、电容、MEMS器件等，在此并不进行限定。
其中，所述第一芯片与所述支撑载体101之间通过微焊点(Microbump)电连接，例如所述第一芯片与所述支撑载体101之间通过焊接球(ball)电连接。
所述第一芯片和所述第二芯片之间通过焊接点107相连接。
所述第一芯片和第二芯片中均形成有贯通所述第一芯片和第二芯片的硅通孔结构，所述硅通孔包括由外至内依次包括阻挡层、衬里层和导电材料。
进一步，所述硅通孔可以贯通所述第一芯片和第二芯片并且与所述微焊点(Microbump)电连接。
其中，所述导电材料可通过低压化学气相沉积(LPCVD)、等离子体辅助化学气相沉积(PECVD)、金属有机化学气相沉积(MOCVD)及原子层沉积(ALD)或其它先进的沉积技术形成。
较佳地，导电材料为钨材料。在另一实施例中，导电材料可为钴(Co)、钼(Mo)、氮化钛(TiN)以及含有钨的导电材料或其组合。
进一步，所述硅通孔中的导电层选用金属铜。
其中，所述硅通孔的形成方法可以选用本领域常规的制备方法，在此不再赘述。
此外，所述封装结构还包括位于所述第二芯片上方的若干芯片(图中未示出)，所述芯片的数目以及每个芯片中形成的半导体器件的种类和数量可以根据实际需要选择。
在散热连接部件中所述金属层104嵌于所述第一芯片之内，并且所述金属层104具有较大的面积，以更加容易形成电连接和将硅通孔产生的热传导出去。
其中，所述金属层104的作用与所述第一芯片和第二芯片中的其他金属层的作用是不同的，该金属层不会实现电连接的作用，仅仅是在焊接后用于传热。
通常的在器件封装过程中，在晶圆或芯片的正面和背面均形成焊接熔点或者焊接球，其中所述晶圆或芯片背面的焊接熔点或者焊接球用于连接另外一个芯片。
进一步，在第一芯片的正面和背面都可以形成金属层以与所述硅通孔实现电连接，在该实施例中在所述第一芯片(晶圆)的上表面形成所述金属层104。
其中，所述金属层104选用金属材料Al或Cu等常用的金属材料。
在该实施例中所述金属层104选用金属材料Cu，所述金属材料Cu的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
可选地，所述金属层104与所述第一芯片上方的所述硅通孔同时形成，在同一工艺中形成，因此所述金属层104的制备工艺与芯片的制备工艺能够很好地兼容。
其中，所述微焊点105可以为焊接球(ball)，例如可以为焊接锡球，但是并不局限于该示例。
进一步，所述金属层、所述金属框架和所述微焊点之间通过卷带自动接合(tapeautomated bonding)的方法连接。
其中所述金属框架106选用金属材料Al或Cu等常用的金属材料。
在该实施例中所述金属框架106选用金属材料Cu，所述金属材料Cu的沉积方法可以为化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种，在本发明中优选为物理气相沉积(PVD)法。
其中所述金属框架的内周端设置于所述第一芯片与第二芯片之间，所述金属框架的外周端延伸出所述第一芯片。
可选地，所述金属框架106呈圆形中空结构。
所述封装结构进一步包括散热连接部件108，所述散热连接部件设置于所述支撑载体和所述金属框架之间。
进一步，所述金属框架在竖直方向上与所述第一芯片至少部分重叠并延伸至所述第一芯片的外侧，所述散热连接部件108位于所述第一芯片的外侧并与所述散热连接部件电连接。
可选地，所述封装结构还包括位于所述第二芯片上方的若干芯片，在所述若干芯片中任一芯片和所述支撑载体之间设置有若干所述散热单元。
进一步，在所述第一芯片和所述支撑载体之间设置有若干所述散热单元。
例如，在该实施例中在所述第一芯片的两侧设置两个所述散热单元，并且两个所述散热单元对称的设置，如图1所示。
为了解决目前工艺中存在的问题，本发明提供了一种半导体器件封装结构，所述封装结构包括中的散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属框架的内周端设置于所述第一芯片与第二芯片之间。
在本发明中通过所述散热单元将所述芯片中产生的热量传输到所述支撑载体之外，可以进一步提高所述硅通孔封装的可靠性和性能，而且通过晶圆工厂(foundry)和封装工厂(foundry)的合作即可形成所述散热单元，所述散热单元的形成工艺可以与半导体器件封装结构的制备和封装工艺很好的兼容使工艺成本进一步降低。
本发明的半导体器件封装结构，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件封装结构，因而同样具有上述优点。
实施例二
本发明实施例提供一种电子装置，其包括电子组件以及与该电子组件电连接的半导体器件封装结构。
其中，所述半导体器件封装结构包括根据实施例一所述的半导体器件封装结构。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件封装结构的中间产品，例如：具有该集成电路的手机主板等。
其中，图2示出移动电话手机的示例。移动电话手机200被设置有包括在外壳201中的显示部分202、操作按钮203、外部连接端口204、扬声器205、话筒206等。
其中所述移动电话手机包括前述的半导体器件封装结构所述半导体器件封装结构包括：支撑载体；第一芯片，位于所述支撑载体上；第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；散热单元，所述散热单元的一端连接所述支撑载体，另一端连接所述第一芯片。在本发明中通过所述散热单元将所述芯片中产生的热量传输到所述支撑载体之外，可以进一步提高所述硅通孔封装的可靠性和性能，而且所述散热单元的形成工艺可以与半导体器件封装结构的制备和封装工艺很好的兼容使工艺成本进一步降低。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件封装结构，其特征在于，所述封装结构包括：
支撑载体；
第一芯片，位于所述支撑载体上；
第二芯片，位于所述第一芯片上方并与所述第一芯片形成电连接；以及
散热单元，包括位于所述第一芯片的上表面侧的金属层，以及与所述金属层连接的金属框架，所述金属层全部嵌于所述第一芯片之内，所述金属框架的内周端设置于所述第一芯片与第二芯片之间，所述金属层的作用是用于传热，金属层分别与第一芯片和第二芯片电学断开，所述散热单元将芯片中产生的热量传输到所述支撑载体之外。
2.根据权利要求1所述的封装结构，其特征在于，所述金属框架的外周端延伸出所述第一芯片。
3.根据权利要求1所述的封装结构，其特征在于，所述金属层与所述金属框架通过微焊点实现连接。
4.根据权利要求1所述的封装结构，其特征在于，所述封装结构进一步包括散热连接部件，所述散热连接部件设置于所述支撑载体和所述金属框架之间。
5.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括位于所述第二芯片上方的若干芯片。
6.根据权利要求5所述的封装结构，其特征在于，在所述若干芯片中任一芯片和所述支撑载体之间设置有若干所述散热单元。
7.根据权利要求1所述的封装结构，其特征在于，所述第二芯片包括贯通所述第二芯片的硅通孔，所述硅通孔的下表面设置有焊点，所述第一芯片和所述第二芯片之间通过所述焊点实现电连接。
8.根据权利要求1所述的封装结构，其特征在于，所述金属层和所述金属框架之间通过卷带自动接合的方法连接。
9.根据权利要求1所述的封装结构，其特征在于，所述支撑载体包括印刷电路板、散热板或组装外壳。
10.一种电子装置，其特征在于，所述电子装置包括权利要求1至9之一所述的半导体器件封装结构。
CN201610268504.0A 2016-04-27 2016-04-27 一种半导体器件封装结构和电子装置 Active CN107316847B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610268504.0A CN107316847B (zh) 2016-04-27 2016-04-27 一种半导体器件封装结构和电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610268504.0A CN107316847B (zh) 2016-04-27 2016-04-27 一种半导体器件封装结构和电子装置

Publications (2)

Publication Number Publication Date
CN107316847A CN107316847A (zh) 2017-11-03
CN107316847B true CN107316847B (zh) 2019-12-24

Family

ID=60185373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610268504.0A Active CN107316847B (zh) 2016-04-27 2016-04-27 一种半导体器件封装结构和电子装置

Country Status (1)

Country Link
CN (1) CN107316847B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564430B (zh) * 2020-06-19 2022-08-19 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
CN112151469A (zh) * 2020-09-21 2020-12-29 青岛歌尔微电子研究院有限公司 一种散热封装结构及其制备方法、以及电子器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
CN204011397U (zh) * 2014-08-26 2014-12-10 南昌欧菲生物识别技术有限公司 电容式的指纹传感器封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565334B2 (ja) * 2001-01-25 2004-09-15 シャープ株式会社 半導体装置およびそれを用いる液晶モジュール、並びに半導体装置の製造方法
US9472427B2 (en) * 2011-03-22 2016-10-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming leadframe with notched fingers for stacking semiconductor die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337510B1 (en) * 2000-11-17 2002-01-08 Walsin Advanced Electronics Ltd Stackable QFN semiconductor package
CN204011397U (zh) * 2014-08-26 2014-12-10 南昌欧菲生物识别技术有限公司 电容式的指纹传感器封装结构

Also Published As

Publication number Publication date
CN107316847A (zh) 2017-11-03

Similar Documents

Publication Publication Date Title
US11626388B2 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
US10861842B2 (en) Electronic system having increased coupling by using horizontal and vertical communication channels
CN108028239B (zh) 半导体封装结构及其制造方法
CN105428337B (zh) 半导体封装及其制造方法
KR102064863B1 (ko) 관통 비아 구조체를 갖는 반도체 소자 제조 방법
US8890294B2 (en) Stack semiconductor package and manufacturing the same
US20130313722A1 (en) Through-silicon via (tsv) semiconductor devices having via pad inlays
US9368566B2 (en) Package on package (PoP) integrated device comprising a capacitor in a substrate
US20200066692A1 (en) Package devices having a ball grid array with side wall contact pads
US9257338B2 (en) TSV substrate structure and the stacked assembly thereof
TWI733542B (zh) 封裝結構及其製造方法
TW201316475A (zh) 微電子裝置、包含此微電子裝置之堆疊晶粒封裝及計算系統、微電子裝置中多通道通訊路徑之製造方法以及可在堆疊晶粒封裝之組件間電通訊之方法
CN203085525U (zh) 可用于堆叠的集成电路
CN106575624B (zh) 包括为接地信号提供电路径的热耗散层的集成器件
US10049999B2 (en) Electronic device
CN107316847B (zh) 一种半导体器件封装结构和电子装置
CN107305840B (zh) 一种半导体器件及其制造方法和电子装置
CN101454896B (zh) 用于将管芯附着到有机基板上的柔性接头方法
CN108735725B (zh) 一种半导体器件及其制造方法和电子装置
WO2023019516A1 (zh) 芯片封装结构及电子设备
CN107346746B (zh) 一种半导体器件及其制造方法和电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant