JPH09232339A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09232339A
JPH09232339A JP8033904A JP3390496A JPH09232339A JP H09232339 A JPH09232339 A JP H09232339A JP 8033904 A JP8033904 A JP 8033904A JP 3390496 A JP3390496 A JP 3390496A JP H09232339 A JPH09232339 A JP H09232339A
Authority
JP
Japan
Prior art keywords
pedestal
semiconductor device
groove
fixed
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8033904A
Other languages
English (en)
Inventor
Hisao Tomizawa
久夫 富沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP8033904A priority Critical patent/JPH09232339A/ja
Publication of JPH09232339A publication Critical patent/JPH09232339A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の台座の傾斜状態での固着を防止
し、半導体装置の生産歩留りを向上すると共に、厳しい
環境温度条件での使用による特性不良を防止する。 【解決手段】 支持体１と、支持体１上にろう材６によ
って固着され且つ平面矩形の台座２と、台座２上に固着
されたダイオードチップ３とを備えている。台座２は、
支持体１に固着される台座２の主面の外縁部分に形成さ
れ且つ支持体１に対して先細に断面積が減少する傾斜部
８と、台座２の４つの角部の各々に形成され且つ台座２
の対角線に沿い台座２の中心に向かって形成された溝部
９とを備えている。ろう材６は溝部９を含む台座２と支
持体１とが対向する領域を充填すると共に傾斜部８を被
覆する。台座２の４つの角部に形成された溝部９は、外
側に向かって上方に傾斜するため、台座２と電極との間
の余分な融解したろう材を台座２の自重によって台座２
の下面（一方の主面）から外側ににがす作用がある。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
台座を介して半導体素子を回路基板等の支持体に固着し
た半導体装置に関する。
【０００２】
【従来の技術】導電性金属により形成した台座を介して
半導体素子を回路基板に固着した構造の半導体装置は公
知である。この半導体装置では、半導体素子から発生す
る熱を台座によって外部に効率的に放出できるため、台
座のない構造に比べて半導体素子の電流容量を増加でき
る利点がある。
【０００３】
【発明が解決しようとする課題】ところで、従来の半導
体装置では、回路基板に対する台座のろう付け面が平坦
なため、回路基板に傾斜して台座がろう付けされること
があり、ろう付け面の全体にわたりろう材を均一な厚み
で固着することが困難であった。また、台座が傾斜しな
い場合でも、多数の半導体装置に対して均一な厚みでろ
う材層を形成することは困難であった。台座が傾斜して
ろう付けされると、台座への半導体素子のダイボンディ
ング及び半導体素子へのワイヤボンディングを良好に行
えず、接続不良等を引き起こす原因となる。また、ろう
材層の不均一厚さ又は厚さが不足により、厳しい温度条
件を与える熱疲労試験で特性不良が生じる場合がある。
台座の傾斜とろう材層の不均一な厚さ及び厚さ不足は、
半導体装置の特性不良の原因になるのみならず製造工程
上の支障となる。
【０００４】そこで、本発明は、台座の傾斜状態での固
着を防止でき、生産歩留りを向上すると共に、厳しい環
境温度条件での使用による特性不良を防止できる半導体
装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体装置
は、支持体と、支持体上にろう材によって固着され且つ
平面矩形の台座と、台座上に固着された半導体素子とを
備えている。台座は、支持体に固着される台座の主面の
外縁部分に形成され且つ支持体に対して先細に断面積が
減少する傾斜部と、台座の４つの角部の各々に形成され
且つ台座の対角線に沿い台座の中心に向かって形成され
た溝部とを備えている。ろう材は溝部を含む台座と支持
体とが対向する領域を充填すると共に傾斜部を被覆す
る。
【０００６】溝部は、周辺から中心に向かって徐々に浅
く形成される。溝部の断面は、Ｖ字、Ｕ字又は溝形であ
る。斜部はテーパ又は単一若しくは複数の曲率半径を有
する円弧状に形成される。
【０００７】台座の４つの角部に形成された溝部は、外
側に向かって上方に傾斜するため、台座と電極との間の
余分な融解したろう材を台座の自重によって台座の下面
（一方の主面）から外側ににがす作用がある。このた
め、台座の４つの角部でのろう材の厚さが全面にわたり
ほぼ一定となり、台座の傾きを防止できる。また、Ｖ字
状の両面を有する溝部にろう材が充填され、ろう材は台
座に対して増加した接触面積で固着される。このため、
ろう材はがれが生じ易い台座の角部でのろう材厚を厚く
確保できるので、信頼性の高い電子部品を提供できる。
台座の傾斜部もろう材により被覆されると共に、電極が
台座より大きな面積となり、ろう材が電極に向かって末
広がりに形成される。このため、ろう材の接触面積が増
加し機械的接着強度が増大し、信頼性の高い半導体装置
が得られる。また、ろう材ペースト中に含まれるフラッ
クスの揮発等によって生じた気泡をろう材の外部に容易
に排出することができる。このため、ろう材中のボイド
の発生を防止できる。
【０００８】
【発明の実施の形態】本発明による半導体装置の実施形
態を図１〜図７について説明する。
【０００９】図１に示すように、本発明による半導体装
置として示すダイオード装置は、Ａｌ2Ｏ3(アルミナ）
等のセラミック製の回路基板を構成する支持体１と、半
田（ろう材）６を介して支持体１上に固着された平面矩
形の台座２と、半田（ろう材）１０を介して台座２上に
固着されたダイオードチップ３とを備えている。支持体
１の一方の主面には、図２に破線で示すように、台座２
と同一の四角形の平面形状を有する台座固着用の電極
（パッド）４と、電極４の２つの角部に一端が接続され
た配線導体５とが設けられる。ダイオードチップ３はＳ
ｉ（シリコン）から成る半導体素子であり、上面の電極
にはリード細線１１が接続される。台座２は略矩形のＣ
ｕ（銅）製の母材にＮｉ（ニッケル）とＡｇ（銀）を順
次メッキして成る。電極４及び配線導体５は、周知のス
クリーン印刷によってＡｇＰｄ（銀パラジウム）の導体
ペーストをセラミック製の基板上にパターン形状に形成
した後、焼成して形成される。図２に示すように、本実
施形態では、電極４の面積は台座２の面積よりも若干大
きい。
【００１０】図３〜図５に示すように、台座２は、支持
体１に固着される台座２の主面の外縁部分に形成され且
つ支持体１に対して先細に断面積が減少する傾斜部８
と、台座２の４つの角部の各々に形成され且つ台座２の
対角線に沿い台座２の中心Ｏに向かって形成された溝部
９とを備えている。半田６は溝部９を含む台座２と支持
体１とが対向する領域を充填すると共に傾斜部８を被覆
する。台座２は半田６によって電極４に固着される一方
の主面２ａと、半田１０によってダイオードチップ３が
固着される他方の主面２ｂとを有し、溝部９は一方の主
面２ａ及び他方の主面２ｂの各角に形成される。Ｖ字断
面の溝部９は、周辺から中心に向かって徐々に浅く形成
され、図４に示すように、図示のＶ字断面の角度θは９
０度であるが、角度θは３０〜１５０度の範囲内に決定
することができる。また、図示した溝部９は台座２の角
部から中心に向かってほぼ２分の１の長さに延びるが、
台座２の角部から中心に向かって延びる溝部９の内側の
端部は、台座２の角部から中心Ｏに向かって５分の１の
長さからほぼ中心Ｏまでの範囲内の任意の位置で決定で
きる。図示した傾斜部８の断面は単一の円弧によって形
成されるが、実際にはテーパ、単一若しくは複数の傾斜
面又は単一若しくは複数の曲率半径を有する円弧状に形
成することができる。
【００１１】図１に示すように、台座２と電極４とを固
着する半田６は、台座２と電極４とが対向する領域を完
全に充填し、台座２の一方の主面２ａ及びＶ字断面の溝
部９の両面９ａ、９ｂを被覆すると共に傾斜部８も被覆
する。また、半田６は電極４のほぼ全面に広がり、その
一部は２つの配線導体５の上面にまで達する。電極４の
面積が台座２よりも大きいので、図１に示すように、半
田９は台座２から電極４に向かって末広がりに形成され
る。
【００１２】台座２の第２の主面２ｂには、周知のリフ
ロー法により半田１０を介してダイオードチップ３が固
着される。即ち、図７に示すように、台座２と電極４と
の間に半田６を配置すると共に、台座２とダイオードチ
ップ３との間に半田１０を配置し、半田６及び１０上の
ペーストの粘着力を利用して電極４上に台座２とダイオ
ードチップ３を順次重ねて仮固着した組立体を形成す
る。その後、この組立体を加熱炉に通して半田ペースト
を再溶融後、半田６と１０を硬化させて組立体を完全に
固着する。リフロー法では、台座２とダイオードチップ
３とを同時に固着できる利点があるが、勿論、他の方法
によって製作することもできる。
【００１３】本実施形態では、下記の効果が得られる。
【００１４】 台座２の４つの角部に形成された溝部
９は、外側に向かって上方に傾斜するため、台座２と電
極４との間の余分な融解したろう材を台座２の自重によ
って台座２の下面（一方の主面２ａ）から外側ににがす
作用がある。このため、台座２の４つの角部での半田６
の厚さが全面にわたりほぼ一定となり、台座２の傾きを
防止できる。
【００１５】 また、両面９ａ、９ｂを有する溝部９
に半田６が充填され、半田６は台座２に対して増加した
接触面積で固着される。このため、半田はがれが生じ易
い台座２の角部での半田厚を厚く確保できるので、信頼
性の高い電子部品を提供できる。
【００１６】 台座２の傾斜部８も半田６により被覆
されると共に、電極４が台座２より大きな面積となり、
半田６が電極４に向かって末広がりに形成される。この
ため、半田６の接触面積が増加し機械的接着強度が増大
し、信頼性の高い半導体装置が得られる。
【００１７】 半田ペースト中に含まれるフラックス
の揮発等によって生じた気泡を半田６の外部に容易に排
出することができる。このため、半田６中のボイドの発
生を防止できる。以上〜によって、特性不良が生じ
難く且つ生産歩留りを向上できる半導体装置の量産を実
現できる。
【００１８】本発明の実施形態は、前記実施形態に限定
されず、種々の変形が可能である。例えば、前記の例で
は、台座２の一方の主面及び他方の主面の両面に溝部９
を形成する例を示したが、一方の主面にのみ溝部９を形
成し、他方の溝部を省略してもよい。溝部９の断面はＵ
字又は溝形でもよい。
【００１９】
【発明の効果】溝部を形成することにより、傾斜状態で
の台座の固着を防止し、ろう材を均一な厚さで且つ十分
な機械的強度で固着することができる。これにより生産
歩留りを向上すると共に、厳しい環境温度条件での使用
による特性不良を防止できる半導体装置の量産を実現で
きる。
【図面の簡単な説明】
【図１】 本発明による半導体装置の断面図
【図２】 図１の半導体装置の回路基板を示す平面図
【図３】 図１の半導体装置の台座を示す斜視図
【図４】 台座の対角線方向に見た側面図
【図５】 台座の側面図
【図６】 台座の平面図
【図７】 半導体装置の組立状態を示す分解側面図
【符号の説明】
１・・支持体（回路基板）、 ２・・台座、 ３・・ダ
イオードチップ、 ４・・電極、 ５・・配線導体、
６、１０・・半田、 ８・・傾斜部、 ９・・溝部

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 支持体と、該支持体上にろう材によって
    固着され且つ平面矩形の台座と、該台座上に固着された
    半導体素子とを備えた半導体装置において、 前記台座は、前記支持体に固着される前記台座の主面の
    外縁部分に形成され且つ前記支持体に対して先細に断面
    積が減少する傾斜部と、前記台座の４つの角部の各々に
    形成され且つ前記台座の対角線に沿い前記台座の中心に
    向かって形成された溝部とを備え、 前記ろう材は前記溝部を含む前記台座と前記支持体とが
    対向する領域を充填すると共に前記傾斜部を被覆するこ
    とを特徴とする半導体装置。
  2. 【請求項２】 前記溝部は、周辺から中心に向かって徐
    々に浅く形成された請求項１に記載の半導体装置。
  3. 【請求項３】 前記溝部の断面は、Ｖ字、Ｕ字又は溝形
    である請求項１に記載の半導体装置。
  4. 【請求項４】 前記傾斜部はテーパ又は単一若しくは複
    数の曲率半径を有する円弧状に形成された請求項１に記
    載の半導体装置。
JP8033904A 1996-02-21 1996-02-21 半導体装置 Pending JPH09232339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8033904A JPH09232339A (ja) 1996-02-21 1996-02-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8033904A JPH09232339A (ja) 1996-02-21 1996-02-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH09232339A true JPH09232339A (ja) 1997-09-05

Family

ID=12399514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8033904A Pending JPH09232339A (ja) 1996-02-21 1996-02-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH09232339A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160106A (ja) * 2006-12-13 2008-07-10 Silicon Base Development Inc 側面光ダイオードパッケージ及びその製造方法
JP2014232839A (ja) * 2013-05-30 2014-12-11 新電元工業株式会社 電子部品の接続構造及び接続方法
JP2015156475A (ja) * 2014-01-20 2015-08-27 株式会社デンソー 半導体装置及びその製造方法
WO2017130512A1 (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160106A (ja) * 2006-12-13 2008-07-10 Silicon Base Development Inc 側面光ダイオードパッケージ及びその製造方法
JP2014232839A (ja) * 2013-05-30 2014-12-11 新電元工業株式会社 電子部品の接続構造及び接続方法
JP2015156475A (ja) * 2014-01-20 2015-08-27 株式会社デンソー 半導体装置及びその製造方法
WO2017130512A1 (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP6195689B1 (ja) * 2016-01-28 2017-09-13 三菱電機株式会社 パワーモジュール
US10418295B2 (en) 2016-01-28 2019-09-17 Mitsubishi Electric Corporation Power module

Similar Documents

Publication Publication Date Title
US7476965B2 (en) Electronic device with integrated heat distributor
JPH01238148A (ja) 半導体装置
JPH11233684A (ja) 半導体装置用基板、半導体装置及びその製造方法並びに電子機器
US20080241994A1 (en) Print Mask and Method of Manufacturing Electronic Components Using The Same
JPH1174312A (ja) 半導体装置およびはんだバンプの形成方法
JPH09232339A (ja) 半導体装置
JP2992873B2 (ja) 半導体装置
US5998239A (en) Method of manufacturing a semiconductor device with a brazing mount
JPH07105460B2 (ja) 半導体装置
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP2004311917A (ja) 発光素子収納用パッケージおよび発光装置
JP3523418B2 (ja) 配線基板
JP2000165003A (ja) 多数個取り配線基板
JP3359521B2 (ja) 半導体装置の製造方法
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
AU722964B2 (en) Semiconductor device and method for manufacture thereof
JP4593823B2 (ja) 多数個取り配線基板
JPS62249465A (ja) 半導体装置
JP4369631B2 (ja) 多数個取り配線基板
JPH07288310A (ja) 半導体モジュール
JP3373274B2 (ja) 半導体装置
JP2567100Y2 (ja) 半導体素子収納用パッケージ
JPH10112514A (ja) 半導体装置及びその製造方法
JPH07335679A (ja) アルミポストのはんだ付け構造
JP3421207B2 (ja) リード付配線基板