JP3295457B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3295457B2 JP3295457B2 JP22879892A JP22879892A JP3295457B2 JP 3295457 B2 JP3295457 B2 JP 3295457B2 JP 22879892 A JP22879892 A JP 22879892A JP 22879892 A JP22879892 A JP 22879892A JP 3295457 B2 JP3295457 B2 JP 3295457B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- semiconductor element
- mounting
- insulating tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えばバンプ状電極を
有する半導体素子を備えた半導体装置に関するものであ
る。
有する半導体素子を備えた半導体装置に関するものであ
る。
【０００２】
【従来の技術】従来の半導体装置を図４を参照しながら
説明する。同図において、１はダイパッド２上に固定さ
れた半導体素子、３はこの半導体素子１の表面に形成さ
れた電極１Ａとリードフレーム４とを電気的に接続する
金線ワイヤー等の金属配線、５は上記半導体素子１、ダ
イパッド２、金属配線３及びリードフレーム４のインナ
ーリード部を封止する樹脂モールドである。
説明する。同図において、１はダイパッド２上に固定さ
れた半導体素子、３はこの半導体素子１の表面に形成さ
れた電極１Ａとリードフレーム４とを電気的に接続する
金線ワイヤー等の金属配線、５は上記半導体素子１、ダ
イパッド２、金属配線３及びリードフレーム４のインナ
ーリード部を封止する樹脂モールドである。
【０００３】そして、従来の上記構成を有する半導体装
置を製造するには、金属系のロー材あるいは樹脂系のロ
ー材などを用いて半導体素子１をダイパッド２上に載置
固定した後、半導体素子１の電極１Ａとリードフレーム
４のインナーリード部とを金属配線３によって電気的に
接続し、然る後、これらの各部材を樹脂モールド５によ
って密封することによって半導体装置を製造するように
している。
置を製造するには、金属系のロー材あるいは樹脂系のロ
ー材などを用いて半導体素子１をダイパッド２上に載置
固定した後、半導体素子１の電極１Ａとリードフレーム
４のインナーリード部とを金属配線３によって電気的に
接続し、然る後、これらの各部材を樹脂モールド５によ
って密封することによって半導体装置を製造するように
している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置は、上述のように、ダイパッド２上に固定さ
れた半導体素子１とその周囲に位置するリードフレーム
４とを金属配線３によって接続し、しかもこれらの各部
材を樹脂モールド５によって封止してその大きさが半導
体素子１よりもかなり大きなサイズになるため、このよ
うな半導体装置を基板に実装すると、１個の半導体装置
が基板上で占めるスペースが広くなって半導体装置の実
装密度を高めることができず、延いては近年益々小型化
する電子機器の需要に応えられないという課題があっ
た。また、従来の半導体装置をリードフレームを介して
基板上に実装した場合、温度サイクルをかけると、温度
によるリードフレームと基板との間に熱膨張差を生じ、
このような熱膨張を繰り返すことによってこれら両者間
に熱的なストレスを生じてリードフレーム４と基板（図
示せず）との接合部が損傷するなどして電気的信頼性が
低下するという課題があった。
半導体装置は、上述のように、ダイパッド２上に固定さ
れた半導体素子１とその周囲に位置するリードフレーム
４とを金属配線３によって接続し、しかもこれらの各部
材を樹脂モールド５によって封止してその大きさが半導
体素子１よりもかなり大きなサイズになるため、このよ
うな半導体装置を基板に実装すると、１個の半導体装置
が基板上で占めるスペースが広くなって半導体装置の実
装密度を高めることができず、延いては近年益々小型化
する電子機器の需要に応えられないという課題があっ
た。また、従来の半導体装置をリードフレームを介して
基板上に実装した場合、温度サイクルをかけると、温度
によるリードフレームと基板との間に熱膨張差を生じ、
このような熱膨張を繰り返すことによってこれら両者間
に熱的なストレスを生じてリードフレーム４と基板（図
示せず）との接合部が損傷するなどして電気的信頼性が
低下するという課題があった。
【０００５】本発明は、上記課題を解決するためになさ
れたもので、半導体装置の大きさを半導体素子の大きさ
と略同レベルの大きさに小型化してその実装密度を格段
に高めることができ、しかも温度サイクルによる影響を
受けず信頼性の高い半導体装置を提供することを目的と
している。
れたもので、半導体装置の大きさを半導体素子の大きさ
と略同レベルの大きさに小型化してその実装密度を格段
に高めることができ、しかも温度サイクルによる影響を
受けず信頼性の高い半導体装置を提供することを目的と
している。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
表面に形成された第１の電極を有する半導体素子と、こ
の半導体素子の上記第１の電極に対応させて表面に形成
された第２の電極、この第２の電極の反対側の面に形成
された実装用電極及びこれら両電極を電気的に接続する
ように形成された配線をそれぞれ有し、かつ前記半導体
素子よりも面積が大きく半導体素子の外側の部位に半導
体素子側に隆起させた隆起部が形成され、また端部に前
記実装用電極が設けられている絶縁テープとを備え、上
記第１の電極と上記第２の電極とは電気的に接合して構
成されたものである。
表面に形成された第１の電極を有する半導体素子と、こ
の半導体素子の上記第１の電極に対応させて表面に形成
された第２の電極、この第２の電極の反対側の面に形成
された実装用電極及びこれら両電極を電気的に接続する
ように形成された配線をそれぞれ有し、かつ前記半導体
素子よりも面積が大きく半導体素子の外側の部位に半導
体素子側に隆起させた隆起部が形成され、また端部に前
記実装用電極が設けられている絶縁テープとを備え、上
記第１の電極と上記第２の電極とは電気的に接合して構
成されたものである。
【０００７】
【作用】本発明によれば、絶縁テープは、半導体素子よ
りも面積が大きく、半導体素子の外側の部位に半導体素
子側に隆起させた隆起部が形成され、また端部に実装用
電極が設けられているので、半導体装置は、隆起部によ
って温度サイクルによる影響が低減される。
りも面積が大きく、半導体素子の外側の部位に半導体素
子側に隆起させた隆起部が形成され、また端部に実装用
電極が設けられているので、半導体装置は、隆起部によ
って温度サイクルによる影響が低減される。
【０００８】
【実施例】以下、図１〜図３に基づいて本発明を説明す
る。尚、各図中、図１は本発明の参考例の半導体装置の
一例を示す図で、同図（ａ）はその側面図、同図（ｂ）
はその平面図、図２は参考例の半導体装置の他の例を示
す図で、同図（ａ）はその側面図、同図（ｂ）はその平
面図、図３は本発明の半導体装置の一実施例を示す側面
図である。
る。尚、各図中、図１は本発明の参考例の半導体装置の
一例を示す図で、同図（ａ）はその側面図、同図（ｂ）
はその平面図、図２は参考例の半導体装置の他の例を示
す図で、同図（ａ）はその側面図、同図（ｂ）はその平
面図、図３は本発明の半導体装置の一実施例を示す側面
図である。
【０００９】参考例１．参考例１ の半導体装置は、図１に示すように、表面の内
部領域および周縁部に形成された第１の電極であるバン
プ状電極１１Ａを有する半導体素子１１と、この半導体
素子１１のバンプ状電極１１Ａに対応させて表面に形成
された第２の電極である電極１２Ａ、この電極１２Ａの
反対側の面、即ち裏面の周縁部に形成された実装用電極
１２Ｂ及びこれら両電極１２Ａ、１２Ｂを電気的に接続
するように形成された金属配線１２Ｃをそれぞれ有する
絶縁テープ１２とを備え、上記バンプ状電極１１Ａと上
記電極１２Ａとは電気的に接合されて構成されている。
部領域および周縁部に形成された第１の電極であるバン
プ状電極１１Ａを有する半導体素子１１と、この半導体
素子１１のバンプ状電極１１Ａに対応させて表面に形成
された第２の電極である電極１２Ａ、この電極１２Ａの
反対側の面、即ち裏面の周縁部に形成された実装用電極
１２Ｂ及びこれら両電極１２Ａ、１２Ｂを電気的に接続
するように形成された金属配線１２Ｃをそれぞれ有する
絶縁テープ１２とを備え、上記バンプ状電極１１Ａと上
記電極１２Ａとは電気的に接合されて構成されている。
【００１０】即ち、上記バンプ状電極１１Ａは、図１
（ａ）、（ｂ）に示すように、上記半導体素子１１に形
成された回路の電極取り出し部分に表面から突出させた
金属によって複数形成され、また、上記電極１２Ａは上
記絶縁テープ１２の表面にバンプ状電極１１Ａに対応さ
せて複数形成され、これらの両電極１１Ａ、１２Ａはそ
れぞれ加熱圧着、超音波等を印加することによってこれ
らの電極１１Ａ、１２Ａの少なくとも一方を溶融させて
電気的に接続されている。また、上記実装用電極１２Ｂ
は上記絶縁テープ１２の表面から裏面へ貫通し裏面から
突出するように形成されている。そして、この実装用電
極１２Ｂは上記絶縁テープ１２の表面に形成された金属
配線１２Ｃを介して電極１２Ａに電気的に接続されてい
る。
（ａ）、（ｂ）に示すように、上記半導体素子１１に形
成された回路の電極取り出し部分に表面から突出させた
金属によって複数形成され、また、上記電極１２Ａは上
記絶縁テープ１２の表面にバンプ状電極１１Ａに対応さ
せて複数形成され、これらの両電極１１Ａ、１２Ａはそ
れぞれ加熱圧着、超音波等を印加することによってこれ
らの電極１１Ａ、１２Ａの少なくとも一方を溶融させて
電気的に接続されている。また、上記実装用電極１２Ｂ
は上記絶縁テープ１２の表面から裏面へ貫通し裏面から
突出するように形成されている。そして、この実装用電
極１２Ｂは上記絶縁テープ１２の表面に形成された金属
配線１２Ｃを介して電極１２Ａに電気的に接続されてい
る。
【００１１】従って、上記半導体装置を基板（図示せ
ず）に実装する際には、実装用電極１２Ｂを基板の対応
箇所に接続することによって簡単に実装することができ
る。
ず）に実装する際には、実装用電極１２Ｂを基板の対応
箇所に接続することによって簡単に実装することができ
る。
【００１２】以上説明したように本参考例によれば、半
導体素子１１の表面に形成されたバンプ状電極１１Ａを
絶縁テープ１２の表面に形成された電極１２Ａに電気的
に接続することによって半導体装置を構成することがで
きるため、絶縁テープ１２の実装用電極１２Ｂの位置を
適宜設定することによって半導体装置の占めるスペース
を半導体素子１１の占めるスペースと略同レベルの大き
さの半導体装置を作製することができ、延いては従来の
半導体装置に比べてその実装面積を格段に省スペース化
することができ、その実装密度を高めることができる。
導体素子１１の表面に形成されたバンプ状電極１１Ａを
絶縁テープ１２の表面に形成された電極１２Ａに電気的
に接続することによって半導体装置を構成することがで
きるため、絶縁テープ１２の実装用電極１２Ｂの位置を
適宜設定することによって半導体装置の占めるスペース
を半導体素子１１の占めるスペースと略同レベルの大き
さの半導体装置を作製することができ、延いては従来の
半導体装置に比べてその実装面積を格段に省スペース化
することができ、その実装密度を高めることができる。
【００１３】また、本参考例によれば、実装用電極１２
Ｂが絶縁テープ１２に設けられているため、温度サイク
ルによる半導体装置と基板との熱膨張差があっても、こ
れら両者間の熱的ストレスが絶縁テープ１２によって緩
和されるため基板との接続部の寿命を長くすることがで
き、高い電気的信頼性を保持することができる。
Ｂが絶縁テープ１２に設けられているため、温度サイク
ルによる半導体装置と基板との熱膨張差があっても、こ
れら両者間の熱的ストレスが絶縁テープ１２によって緩
和されるため基板との接続部の寿命を長くすることがで
き、高い電気的信頼性を保持することができる。
【００１４】更に、本参考例によれば、金属配線１２Ｃ
のパターンを適宜変更することによって実装用電極１２
Ｂを任意の位置に設けることができるため、半導体装置
の電極位置の標準化に対応させることができ、半導体素
子１１のバンプ状電極１１Ａが実装用電極１２Ｂの位置
に制約されることがなく、延いては半導体素子１１の電
気的特性を向上させることができる。
のパターンを適宜変更することによって実装用電極１２
Ｂを任意の位置に設けることができるため、半導体装置
の電極位置の標準化に対応させることができ、半導体素
子１１のバンプ状電極１１Ａが実装用電極１２Ｂの位置
に制約されることがなく、延いては半導体素子１１の電
気的特性を向上させることができる。
【００１５】参考例２． 本参考例の半導体装置は、図２（ａ）、（ｂ）に示すよ
うに、絶縁テープ１２の面積を半導体素子１１の専有面
積に略等しくすると共に、実装用電極１２Ｂがこの面積
内に入るように金属配線１２Ｃによって接続した以外は
参考例１と同様に構成されている。従って、本参考例に
よれば、参考例１の場合よりも実装面積を小さくするこ
とができより高密度実装をすることができる他、参考例
１と同様の作用効果を期することができる。
うに、絶縁テープ１２の面積を半導体素子１１の専有面
積に略等しくすると共に、実装用電極１２Ｂがこの面積
内に入るように金属配線１２Ｃによって接続した以外は
参考例１と同様に構成されている。従って、本参考例に
よれば、参考例１の場合よりも実装面積を小さくするこ
とができより高密度実装をすることができる他、参考例
１と同様の作用効果を期することができる。
【００１６】実施例１． 本実施例の半導体装置は、図３に示すように、絶縁テー
プ１２を半導体素子１１より広く形成すると共にその端
部近傍を上方、即ち半導体素子１１側へ隆起するように
湾曲させて隆起部１２Ｄを作り、端部に実装用電極１２
Ｂを設けた以外は上記各参考例に準じて構成されてい
る。従って、本実施例によれば、絶縁テープ１２の隆起
部１２Ｄによって上記各参考例の場合よりも熱的ストレ
スをより一層緩和することができる他、上記各参考例と
同様の作用効果を期することができる。
プ１２を半導体素子１１より広く形成すると共にその端
部近傍を上方、即ち半導体素子１１側へ隆起するように
湾曲させて隆起部１２Ｄを作り、端部に実装用電極１２
Ｂを設けた以外は上記各参考例に準じて構成されてい
る。従って、本実施例によれば、絶縁テープ１２の隆起
部１２Ｄによって上記各参考例の場合よりも熱的ストレ
スをより一層緩和することができる他、上記各参考例と
同様の作用効果を期することができる。
【００１７】尚、本発明は、上記実施例に何等制限され
るものではなく、半導体素子のバンプ状電極に対応させ
て表面に形成された電極、この電極の反対側の面に形成
された実装用電極及びこれら両電極を電気的に接続する
ように形成された配線をそれぞれ有する絶縁テープを用
いた半導体装置であれば、全て本発明に包含される。
るものではなく、半導体素子のバンプ状電極に対応させ
て表面に形成された電極、この電極の反対側の面に形成
された実装用電極及びこれら両電極を電気的に接続する
ように形成された配線をそれぞれ有する絶縁テープを用
いた半導体装置であれば、全て本発明に包含される。
【００１８】
【発明の効果】以上説明したように本発明の半導体装置
によれば、表面に形成された第１の電極を有する半導体
素子と、この半導体素子の上記第１の電極に対応させて
表面に形成された第２の電極、この第２の電極の反対側
の面に形成された実装用電極及びこれら両電極を電気的
に接続するように形成された配線をそれぞれ有し、かつ
前記半導体素子よりも面積が大きく半導体素子の外側の
部位に半導体素子側に隆起させた隆起部が形成され、ま
た端部に前記実装用電極が設けられている絶縁テープと
を備え、上記第１の電極と上記第２の電極とは電気的に
接合して構成されているので、半導体装置の大きさを半
導体素子の大きさと略同レベルに小型化し て実装密度を
格段に高めることができ、しかも隆起部によって温度サ
イクルによる影響を小さく抑えることができる半導体装
置を提供することができる。また、絶縁テープの周縁部
に実装用電極が設けられているときには、絶縁テープの
標準化が可能となる。
によれば、表面に形成された第１の電極を有する半導体
素子と、この半導体素子の上記第１の電極に対応させて
表面に形成された第２の電極、この第２の電極の反対側
の面に形成された実装用電極及びこれら両電極を電気的
に接続するように形成された配線をそれぞれ有し、かつ
前記半導体素子よりも面積が大きく半導体素子の外側の
部位に半導体素子側に隆起させた隆起部が形成され、ま
た端部に前記実装用電極が設けられている絶縁テープと
を備え、上記第１の電極と上記第２の電極とは電気的に
接合して構成されているので、半導体装置の大きさを半
導体素子の大きさと略同レベルに小型化し て実装密度を
格段に高めることができ、しかも隆起部によって温度サ
イクルによる影響を小さく抑えることができる半導体装
置を提供することができる。また、絶縁テープの周縁部
に実装用電極が設けられているときには、絶縁テープの
標準化が可能となる。
【図１】 本発明の半導体装置の一参考例を示す図で、
同図（ａ）はその側面図、同図（ｂ）はその平面図であ
る。
同図（ａ）はその側面図、同図（ｂ）はその平面図であ
る。
【図２】 本発明の半導体装置の他の参考例を示す図
で、同図（ａ）はその側面図、同図（ｂ）はその平面図
である。
で、同図（ａ）はその側面図、同図（ｂ）はその平面図
である。
【図３】 本発明の半導体装置の一実施例を示す側面図
である。
である。
【図４】 従来の半導体装置の一例を示す側面図であ
る。
る。
１１ 半導体素子、１１Ａ バンプ状電極（第１の電
極）、１２ 絶縁テープ、１２Ａ 電極（第２の電
極）、１２Ｂ 実装用電極、１２Ｃ 金属配線。
極）、１２ 絶縁テープ、１２Ａ 電極（第２の電
極）、１２Ｂ 実装用電極、１２Ｃ 金属配線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−307236（ＪＰ，Ａ) 特開 平４−154136（ＪＰ，Ａ) 特開 平１−282826（ＪＰ，Ａ) 特開 昭51−46874（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 311
Claims (2)
- 【請求項１】 表面に形成された第１の電極を有する半
導体素子と、 この半導体素子の上記第１の電極に対応させて表面に形
成された第２の電極、この第２の電極の反対側の面に形
成された実装用電極及びこれら両電極を電気的に接続す
るように形成された配線をそれぞれ有し、かつ前記半導
体素子よりも面積が大きく半導体素子の外側の部位に半
導体素子側に隆起させた隆起部が形成され、また端部に
前記実装用電極が設けられている絶縁テープとを備え、 上記第１の電極と上記第２の電極とは電気的に接合して
なることを特徴とする半導体装置。 - 【請求項２】 絶縁テープの周縁部に実装用電極が設け
られている請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22879892A JP3295457B2 (ja) | 1992-08-27 | 1992-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22879892A JP3295457B2 (ja) | 1992-08-27 | 1992-08-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677284A JPH0677284A (ja) | 1994-03-18 |
| JP3295457B2 true JP3295457B2 (ja) | 2002-06-24 |
Family
ID=16882025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22879892A Expired - Fee Related JP3295457B2 (ja) | 1992-08-27 | 1992-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295457B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033662B2 (ja) * | 1994-04-25 | 2000-04-17 | 日本電気株式会社 | 半導体素子実装用フィルムと半導体素子実装構造 |
| JP2833996B2 (ja) * | 1994-05-25 | 1998-12-09 | 日本電気株式会社 | フレキシブルフィルム及びこれを有する半導体装置 |
| JP2647001B2 (ja) * | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
-
1992
- 1992-08-27 JP JP22879892A patent/JP3295457B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677284A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3967133B2 (ja) | 半導体装置及び電子機器の製造方法 | |
| KR100397539B1 (ko) | 수지밀봉형 반도체 장치 및 그 제조방법 | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| JP2568748B2 (ja) | 半導体装置 | |
| US5834836A (en) | Multi-layer bottom lead package | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| JP3295457B2 (ja) | 半導体装置 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| KR100253376B1 (ko) | 칩 사이즈 반도체 패키지 및 그의 제조 방법 | |
| JPH0658924B2 (ja) | 半導体デバイスパッケージ及びその製造方法 | |
| JP2000243862A (ja) | インターポーザ基板 | |
| JP3033662B2 (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP3150560B2 (ja) | 半導体装置 | |
| JPH0777243B2 (ja) | 表面実装用パツケ−ジ | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2699932B2 (ja) | 半導体装置 | |
| JP3055496B2 (ja) | 半導体装置の実装構造 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JPH11176849A (ja) | 半導体装置の製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JP2642074B2 (ja) | ボールグリッドアレイ型半導体装置およびその製造方法 | |
| JPH1092965A (ja) | 面実装型半導体パッケージ | |
| JP2636808B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |