KR102497915B1

KR102497915B1 - 회로 기판

Info

Publication number: KR102497915B1
Application number: KR1020217013758A
Authority: KR
Inventors: 토마스 럼리히; 마르쿠스 헤켈; 위르겐 사우어비어; 요하네스 보크; 위르겐 혼베르거
Original assignee: 비테스코 테크놀로지스 저머니 게엠베하
Priority date: 2018-10-10
Filing date: 2019-09-11
Publication date: 2023-02-09
Also published as: US20210227686A1; JP7417598B2; DE102018217349A1; JP2022504660A; WO2020074201A1; KR20210068560A; US11224123B2; CN112789954A; DE112019005085A5

Abstract

본 발명은 회로 기판(1)에 관한 것으로, 회로 기판은, - 다수의 회로 기판층(L1 내지 Ln)을 가지는 캐리어 요소(1.1), - 다수의 전자 부품(3), - 다수의 열 인터페이스(T), 및 - 다수의 전기 인터페이스(E)를 적어도 포함하되, 전자 부품(3)은 캐리어 요소(1.1)의 표면측(S1) 중 적어도 하나에 직접 배열되고, 캐리어 요소(1.1)의 반대쪽 표면(S2)은 무전위 설계이며, 전자 부품(3)이 있는 회로 기판(1)은, 전자 부품(3)이 기계적으로 안정화되고 열 및/또는 전기 인터페이스(T, E)에는 피복재(2)가 없도록 하는 방식으로, 피복재(2)로 피복된다.

Description

회로 기판

본 발명은 특히 차량에서의 제어기와 같은 전자 부품, 또는, 예를 들어, 자동차 부문에서의 적용을 위한 회로 기판에 관한 것이다.

종래의 전자 부품, 예를 들어, 변속 제어기와 같은 엔진실에 배열하기 위한 자동차의 제어기는 통상적으로 베이스 플레이트에 배열되고 하우징으로 둘러싸인다. 이러한 경우에, 하우징은 기밀하게 밀봉된 설계일 수 있다. 하우징은, 예를 들어, 접촉 핀이 이를 통해 외부로 안내되는 금속 하우징일 수 있다. 이러한 것은 전자 부품의 외부 공간과 내부 공간 사이의 연결을 생성한다. 접촉 핀은, 예를 들어, 연성 회로 기판 또는 리드 프레임에 전기 전도성으로 연결될 수 있으며, 그러므로 추가 기능 요소로 안내된다.

본 발명은, 예를 들어, 환경 및 전기적 간섭 변수를 피하기 위해 종래 기술보다 개선된 전자 부품을 위한 회로 기판을 특정하는 목적에 기초한다.

본 발명에 따르면, 상기 목적은 청구항 제1항에 명시된 특징에 의해 달성된다.

종속항은 유리한 진전에 관한 것이다.

회로 기판은 다수의 회로 기판층을 가지는 적어도 하나의 캐리어 요소, 다수의 전자 부품, 다수의 열 인터페이스, 및 다수의 전기 인터페이스를 포함하며, 전자 부품은 캐리어 요소의 표면측 중 적어도 하나에 직접 배열되며, 캐리어 요소의 반대쪽 표면측은 무전위 설계(potential-free design)이며, 전자 부품이 있는 회로 기판은, 전자 부품이 기계적으로 안정화되고 열 및/또는 전기 인터페이스는 피복재가 없도록 하는 방식으로, 피복재로 피복된다.

본 발명에 의해 달성되는 이점은 특히 이러한 무하우징 회로 기판이 정전기 방전 및 원하지 않는 전기적 또는 전자기적 간섭에 강하도록 설계된다는 점이다. 또한 이러한 무하우징 회로 기판은 긁힘에 강하도록 설계된다. 이러한 경우에, 피복재는 전자 부품과 회로 기판을 위한 보호 및 지지층을 형성한다. 피복재는 인터페이스와 별도로, 서브 조립체뿐만 아니라 거의 전체 회로 기판을 덮어 씌우거나 덮는다(즉, 피복한다). 대안으로서, 전력 부품과 같은 개별 전자 부품만이 피복재로 둘러싸일 수 있으며, 인터페이스에는 피복재가 없다.

열 인터페이스는, 예를 들어, 회로 기판의 표면에 형성될 수 있고 피복재가 없다. 이러한 경우에, 열 인터페이스는 특히 전력 부품으로부터 먼 쪽을 향하는 회로 기판의 표면측에 배열되거나 형성된다. 추가로 또는 대안으로서, 이들 열 인터페이스는 전력 부품을 향하는 표면측에 배열되거나 형성될 수 있다. 특히, 열 인터페이스는 전력 부품 아래의 회로 기판의 대응하는 표면측에 배열되거나 형성될 수 있다.

전기 인터페이스는 특히 내부에 형성되고, 회로 기판에 있는 컷아웃을 통해 외부로부터 접근 가능하다. 이러한 경우에, 전기 인터페이스는 표면측에서 및/또는 외부로부터 접근 가능하도록 설계될 수 있다.

이러한 경우에, 회로 기판은 하우징을 가지지 않고 비용 효율적이다. 그러므로, 복잡한 하우징이 생략될 수 있다.

또한, 회로 기판은 적어도 표면측 중 하나, 특히 전자 부품으로부터 먼 쪽을 향하는 표면측의 표면에 전위가 없다.

전기 인터페이스는 회로 기판층 중 적어도 하나의 내에 및/또는 상에, 및/또는, 예를 들어, 하나 이상의 회로 기판층 위에서 연장되는 부분적인 또는 완전한 통로 라인으로서 형성된다. 그 결과, 피복재, 예를 들어, 열경화성 재료에 대한 기계적 손상이 발생할 가능성이 있는 경우에, 단락 또는 접촉이 방지된다. 또한, 내부 전기 인터페이스는 외부로부터의 원치않는 접근으로부터 보호된다. 그러므로, 특히 제어기의 경우에, 전기 신호가 도청될 수 없고 및/또는 표면에서 공급될 수 없다. 그 결과, 회로 기판에서 구현된 제어 장치는 외부로부터의 데이터 액세스, 특히 재프로그래밍 및/또는 데이터 도난으로부터 보호된다.

열 인터페이스는, 예를 들어, 정제된, 특히 회로 기판의 표면측 중 하나에서의 주석 도금, 은 도금 또는 금 도금된 구리 영역과 같이 무전위 영역으로서 설계된다. 그 결과, 간단하고 그러므로 비용 효율적인 방식으로 전자 부품으로부터 열을 제거하는 것이 가능하다.

피복재는, 예를 들어, 열경화성 재료이다. 피복재는 특히 캐리어 요소의 재료 및/또는 팽창 계수와 일치된다. 또한, 전자 부품 및/또는 회로 기판의 표면측은 보호층으로서 솔더 레지스트(solder resist)로 피복될 수 있다. 이러한 경우에, 솔더 레지스트는 피복재 아래, 그러므로 상기 피복재 전에 회로 기판에 도포된다. 피복재는 임의의 원하는 두께로 도포될 수 있다. 적절한 지지 기능을 가능하게 하기 위해, 피복재는 1㎜의 최소 두께로 도포된다.

또한, 캐리어 요소에는 구리 영역이 제공되는 통로 보어(예를 들어, 소위 백 드릴 보어(backdrill bore) 또는 HDI 기술)가 제공될 수 있다. 즉, 각각의 통로 보어의 내부 표면은 금속화된 통로 보어로서 설계되고, 예를 들어, 열 및/또는 전기 인터페이스를 형성하기 위해 구리가 제공된다. 금속화된 통로 보어는 회로 기판 내에서 수직 상호 연결 진입로(vertical interconnect access)들을 가능하게 하고, 또한 회로 기판의 회로 기판층의 보다 양호한 응집력뿐만 아니라 개선된 열 방출을 허용한다. 이러한 경우에, 통로 보어에는 전자 부품의 반대쪽인 회로 기판의 표면측에 오목부들, 특히 깊이 제어형 보어가 제공된다. 이러한 경우에, 통로 보어는 단부측 오목부보다 작은 직경을 가진다. 오목부는 회로 기판의 마지막 내부 도체층으로부터 거리를 두는 방식으로 깊이 제어형 보어에 의해 만들어진다. 금속화는 보어를 통해 오목부 영역에서 제거된다. 그러므로, 정전기 싱크(electrostatic sink)가 간단한 방식으로 제공되며, 그 결과, 회로 기판은 후방측에서의 단락으로부터 보호된다. 또한, 오목부는 수지 재료로 채워질 수 있다.

추가의 실시형태는 정제된, 특히 은 도금, 금 도금 또는 주석 도금된 구리 영역으로서 설계될 무전위 표면측에 열 인터페이스를 제공한다.

또한, 적어도 하나의 열 제거 영역이 예를 들어, 회로 기판의 하부 표면측 및/또는 적어도 하나의 내부 회로 기판층에서의 예를 들어, 저항기, 변압기, 전력 변환기, 배터리와 같은 높은 열 출력을 가지는 전자 부품 아래에 배열될 수 있다. 특히, 회로 기판의 표면측의 바닥 또는 배면측 영역은 열 싱크(thermal sink)로서 제공될 수 있다. 이들 전자 부품, 특히 전력 부품은 또한 복수의 금속화된 통로 보어 또는 비아 위에 배열될 수 있다. 당해 전자 부품으로부터 열의 간단하고 신속한 제거는 이러한 내부 열 제거 영역과 방열체로서 복수의 금속화된 통로 보어로 인해 가능하다. 금속화된 통로 보어 또는 비아의 단부측은 절단되어, 회로 기판의 표면측의 영역에서 피복재가 없다. 또한, 상기 통로 보어 또는 비아는 부분적으로 수지 재료로 채워질 수 있다.

한 실시형태에서, 적어도 하나의 테스트 지점은 전기 인터페이스로서 내부 회로 기판층에 배열되고, 인접한 내부 및/또는 인접한 상부 회로 기판층은 테스트 지점의 영역에서 절단되고, 및/또는 회로 기판의 인접한 표면측은 피복재가 없다. 내부 테스트 지점에 대한 접근을 허용하는 하나 이상의 테스트 지점 개구(들)는 바람직하게 회로 기판의 바닥측에 제공된다. 바람직한 실시형태에서, 테스트 지점은 회로 기판의 표면측에 가장 가까운 회로 기판의 전도층에 배열된다. 테스트 지점에 가장 가까운 회로 기판의 이러한 표면측은 이러한 테스트 지점의 영역에 피복 및/또는 보호층 재료가 없다.

추가의 실시형태에서, 테스트 지점은 외부로 개방되지 않고, 자유롭게 접근 가능하지 않으며, 그러므로 폐쇄된다. 예를 들어, 테스트 지점 개구는 수지 재료로 폐쇄된다. 대안으로서, 회로 기판 재료는 내부 테스트 지점과 회로 기판의 표면측 사이에 배열된다. 수지 재료 또는 회로 기판 재료는 그런 다음 테스트의 경우에 제거된다. 이러한 것은 피복재를 힘들게 제거할 필요성을 제거한다. 테스트 목적을 위하여, 인접하거나 접한 회로 기판층은 그런 다음 개방되거나, 또는 수지 재료가 제거된다. 예를 들어, 테스트 지점은 드릴 또는 레이저에 의해 기계적으로 노출된다.

예를 들어, 테스트 지점은 외부로 개방된 컷아웃을 통해 데이터 액세스에 접근 가능하다. 특히, 이러한 테스트 지점은 끝에서 두 번째 회로 기판층, 특히 마지막 전도 레벨 또는 층에 배열되며, 회로 기판의 표면측의 방향에서 그 위의 영역은 피복 및/또는 보호층 재료가 없다. 테스트 지점만이 회로 기판 재료 및/또는 수지 재료로 피복된다.

테스트 지점은 전기 신호를 교환하기 위하여 내부 전도 트랙을 통해 전자 부품에 연결된다. 이러한 것은 피복재 및/또는 보호층이 제거되거나 절제될 필요없이 간단한 방식으로 회로 기판의 제어 시스템의 전기 신호에 접근하는 것을 가능하게 한다. 예를 들어, 상부 회로 기판층의 X 및 Y 방향에서의 각각의 테스트 지점의 위치 또는 장소는 이러한 것을 통해 절단된다.

또한, 피뢰기(lightning arrester) 영역 및/또는 ESD 보호 영역으로서 설계된 보호 영역들은 통합될 수 있다. 예를 들어, 보호 영역은 회로 기판의 표면에 배열될 수 있다. 열 제거 영역들 중 하나는 또한 보호 영역 및/또는 전기 인터페이스로서 설계될 수 있다.

적어도 하나의 능동 소자, 하나의 전력 부품, 하나의 수동 소자 및/또는 하나의 마이크로프로세서가 전자 부품으로서 제공된다. 또한, 센서 및/또는 플러그는 표면측들 중 적어도 하나에 배열될 수 있다.

본 발명의 예시적인 실시형태는 도면을 참조하여 아래에서 더욱 상세히 설명될 것이다:
도 1은 피복재가 피복된 회로 기판의 사시도를 개략적으로 도시한 도면;
도 2는 전력 부품의 영역에서 피복재가 피복된 회로 기판을 통한 단면도를 개략적으로 도시한 도면; 및
도 3은 피복재가 피복된 회로 기판의 추가의 실시형태를 통한 단면도를 개략적으로 도시한 도면.

대응하는 부분은 모든 도면에서 동일한 도면 부호가 제공된다.

도 1은 피복재(2)로 피복된 회로 기판(1)의 사시도를 개략적으로 도시한다.

도 2는 전력 부품의 영역에서 피복재(2)가 부분적으로 도포된 대안적인 회로 기판(1)을 통한 단면도를 도시한다.

회로 기판(1)은 전자 또는 전기 기계 부품, 예를 들어, 항공 우주 공학 또는 자동차 부문, 특히 차량에서의 제어기에 적합하다.

회로 기판(1)은 다수의 회로 기판층(L1 내지 Ln)을 가지는 적어도 하나의 캐리어 요소(1.1)를 포함한다. 또한, 회로 기판(1)은 다수의 전자 부품(3), 예를 들어, 전력 부품, 마이크로프로세서, 커패시터, 저항기, 메모리, 트랜지스터 등을 포함한다.

캐리어 요소(1.1)는 특히 기판 재료, 특히 예를 들어, FR-4 재료(난연제)와 같은, 에폭시 수지 및 직조 유리 섬유 재료로 이루어진 방염성(flame-resistant) 및 난연성(flame-retardant) 복합 재료로 형성된다. 각각의 회로 기판층(L1 내지 Ln)은 도체 트랙, 금속화된 영역 등을 포함한다.

적어도 하나의 능동 소자 및/또는 하나의 수동 소자가 전자 부품(3)으로서 제공될 수 있다. 또한, 센서 및/또는 플러그(12)(도 3에 도시됨)는 표면측(S1, S2)들 중 적어도 하나에 배열될 수 있다. 대안으로서, 플러그(12)는 또한 회로 기판(1)의 측면에 배열될 수 있다.

또한, 다수의 열 인터페이스(T) 및/또는 다수의 전기 인터페이스(E)가 제공된다.

전자 부품(3)은, 예를 들어, 캐리어 요소(1.1) 상의 표면측(S1)들 중 적어도 하나에 직접 배열된다. 도시된 예시적인 실시형태에서, 전자 부품(3)은 상부 표면측(S1)에 배열된다.

캐리어 요소(1.1)의 반대쪽 표면측(S2)은 무전위 설계이다. 이러한 목적을 위해, 회로 기판(1)에는 피복재(2)가 제공될 수 있다. 대안으로서, 회로 기판(1)은도 2에 도시된 바와 같이 하부 표면측(S2)에 피복재(2)가 없을 수 있다.

전자 부품(3)이 있는 회로 기판(1)은, 전자 부품(3)이 기계적으로 안정화되고 열 및/또는 전기 인터페이스(T 및 E)에는 피복재(2)가 없도록 하는 방식으로, 피복재(2)로 피복된다.

대안으로서, 전자 부품(3)은 또한 양쪽 표면측(S1 및 S2)에 배열될 수 있다.

그러므로, 피복재(2)는 전자 부품(3) 및 부분적으로 회로 기판(1)을 위한 보호 및 지지층을 형성한다. 이러한 경우에, 피복재(2)는 모든 전자 부품(3)을 피복할 수 있다. 회로 기판(1)의 자유 영역은 또한 피복재(2)로 피복될 수 있다. 열 및/또는 전기 인터페이스(E, T)가 위치된 영역에는 피복재(2)가 없다.

열의 보다 양호한 방출을 가능하게 하기 위해, 회로 기판(1)의 표면에 형성되는 열 인터페이스(T)에는 피복재(2)가 없다. 열 인터페이스(T)는 무전위 영역으로서 설계된다. 예를 들어, 열 인터페이스(T)는 회로 기판(1)의 표면측 또는 측면(S1 또는/및 S2)에서 정제된 구리 영역(4)으로서 설계된다. 그 결과, 간단한 방식으로 전자 부품(3)으로부터 열을 제거하는 것이 가능하다. 열 인터페이스(T)는 바람직하게 표면측(S2)에 배열되고, 그러므로 반대쪽 전자 부품(3)은 전력 부품으로서 설계된다.

이러한 경우에, 복수의 열 인터페이스(T)는 전력 부품와 같은, 높은 전력, 그러므로 열 출력을 가지는 전자 부품(3) 아래에 배열될 수 있다. 상기 열 인터페이스는 정제된, 예를 들어, 주석 도금, 금 도금 또는 은 도금된 구리 영역(4)이 있거나 없는 금속화된 통로 보어(7)로서 설계될 수 있다. 이들 내부 열 제거 영역(10)(도 2에 도시됨) 및 방열체로서 복수의 금속화된 통로 보어(7)로 인하여, 간단하고 신속한 방식으로 당해 전자 부품(3)으로부터 열을 제거하는 것이 가능하다. 금속화된 통로 보어(7)는, 예를 들어, 전체 회로 기판 두께에 걸쳐서, 특히 전자 부품(3)이 배열된 표면측(S1)으로부터 전위가 없는 반대 표면측(S2)까지 연장된다. 금속화된 통로 보어(7)는 확장되고, 예를 들어, 전기 부품(3)의 반대쪽 표면측(S2)에서 깊이 제어형 카운터 보어(14)가 제공된다. 금속화는 깊이 제어형 카운터 보어(14)의 영역에서 제거된다.

통로 보어(7)는 몰드의 적용(피복재(2)의 도포) 전에, 예를 들어, 몰드의 흐름, 그러므로 도포됨에 따라서 피복재(2)의 분포를 제어하고 수명을 증가시키기 위해 수지로 채워질 수 있다. 수지는 그런 다음 다시 제거되어서, 회로 기판(1)은 깊이 제어형 카운터 보어(14)가 있는 통로 보어(7)의 영역에 있는 표면측(S2) 상의 구멍을 가진다.

전기 인터페이스(E)는 특히 내부에 형성되고, 회로 기판(1)의 컷아웃(5)을 통해 외부로부터 접근 가능하다. 테스트 지점(9)을 형성하는 전기 인터페이스(E)는 또한 외부로 폐쇄될 수 있다. 이들 컷아웃(5)은 재료, 예를 들어, 수지로 채워지거나, (테스트 지점(9)에 대한 단면도에서 도 2에 도시된 바와 같이) 회로 기판 재료로 피복될 수 있다. 테스트의 경우에, 테스트 지점(9)의 전기 인터페이스(E) 위에 위치된 영역은 그런 다음 개방, 예를 들어, 레이저 가공 또는 드릴링될 수 있다. 전기 인터페이스(E)는 당해 표면측(S1 및/또는 S2)의 영역에 재료(2)가 없다. 그러므로, 예를 들어, 테스트의 경우에, 테스트 지점(9)에 도달하기 위해 회로 기판 재료 및/또는 수지 재료만이 제거될 수 있다. 이러한 것은 피복재(2), 특히 코팅 재료를 더 힘들게 제거할 필요성을 제거한다.

피복재(2)는 예를 들면 열경화성 재료이다.

회로 기판(1)은 피복재(2)에 의해 부분적으로 또는 완전히 피복되기 때문에 하우징이 없다.

또한, 회로 기판(1)은 표면측(S2)들 중 적어도 하나의 표면에 전위가 없다.

전자 부품(3) 및/또는 회로 기판(1)의 표면측(S1, S2)은, 예를 들어, 보호층(6)으로서 솔더 레지스트로 선택적으로 피복될 수 있다. 이러한 경우에, 솔더 레지스트는 피복재(2) 아래에, 그러므로 회로 기판(1) 및/또는 전자 부품(3)에 직접 도포된다. 피복재(2)는 임의의 원하는 두께로 도포될 수 있다.

하나의 가능한 실시형태에서, 전기 인터페이스(E)는 통로 보어(7)로서 설계될 수 있다. 통로 보어(7)에는, 예를 들어, 금속, 특히 구리 영역, 특히 정제된, 예를 들어, 주석 도금, 금 도금 또는 은 도금된 구리 영역 및/또는 솔더 레지스트로 피복된 구리 영역이 제공된다. 특히, 각각의 통로 보어(7)의 내부 표면은 금속화된 통로 개구로서 설계되고, 예를 들어, 구리가 제공된다. 이러한 전기 인터페이스(E)는 또한 열의 방열을 가능하게 하고, 동시에 열 인터페이스(T)를 형성할 수 있다.

전기 인터페이스(E)의 구리 영역은 또한 전자 부품(3)의 영역, 특히 영역 아래의 표면측(S1) 상의 평면 영역으로서 설계될 수 있다.

또한, 피뢰기 또는 펄스 방전 수단으로서 설계된 정제된 구리 영역(4)은 하부 표면측(S2)에 제공될 수 있다. 예를 들어, 정제된 구리 영역(4)은 접지에 연결된다. 이러한 것은 접지 연결, 그러므로 펄스 방전(ESD/피뢰기 보호)을 향상시킨다.

금속화된 통로 보어(7)는 또한 도 2에 도시된 바와 같이 회로 기판(1) 내에서 수직 상호 연결 진입로(8)를 가능하게 한다. 또한, 회로 기판층(L1 내지 Ln)의 보다양호한 응집력 및 개선된 열 방출이 제공된다. 또한, 비금속화 카운터 보어(14)가 있는 금속화 통로 보어(7)는 간단한 방식으로 회로 기판(1)의 바닥측에 대한 신호의 차폐를 가능하게 한다.

피뢰기 보호는 회로 기판(1)의 바닥측에 있는 추가적인 평평한 정제된 구리 영역(4)에 의해 제공되며, 그 결과, 회로 기판(1)은 정전기 방전(약칭으로 ESD)으로부터 보호된다.

추가의 실시형태에서, 적어도 하나의 테스트 지점(9)은 전기 인터페이스(E)로서 내부 회로 기판층(L2) 내에 또는 상에 배열된다. 특히, 테스트 지점(9)은 인접한 특히 하부 표면측(S1)에 가장 가깝거나 인접한 회로 기판층(Ln-1)에 배열된다. 인접한 하부 회로 기판층(Ln-1)은 테스트 지점(9)의 영역에서 절단된다. 예를 들어, 테스트 지점(9)은 외부로 향하는 컷아웃(5)을 통해 데이터 액세스에 접근 가능하다. 특히, 이러한 테스트 지점(9)은 끝에서 두 번째 또는 마지막 내부 회로 기판층(Ln-1)에 배열된다.

도 2는 부분적으로 피복된 피복재(2)를 가지는 회로 기판(1)을 통한 단면도를 개략적으로 도시한다.

도 2는 통로 보어(7) 및/또는 수직 상호 연결 진입로(8)를 도시하고, 진입로의 단부는 각각 회로 기판(1)의 표면측(S2)의 영역에서, 당해 통로 보어(7)보다 짧은 깊이를 가지는 보다 큰 직경을 가지는 깊이 제어형 카운터 보어(14)(백 드릴 보어)와 합쳐진다. 깊이는 마지막 내부 회로 기판층(Ln-1), 특히 내부 도체 트랙으로부터 거리를 두는 방식으로 선택된다.

회로 기판(1)의 표면측(S2)에서, 상기 회로 기판은 피뢰기 또는 ESD 싱크로서 설계된 보호 영역(15)을 가진다. 이러한 보호 영역(15)은 접지에 연결될 수 있다.

전기 인터페이스(E)는 외부에서, 정제된 구리 영역(4)으로서, 회로 기판층(L1 내지 Ln) 중 적어도 하나의 내부 및/또는 상에서 및/또는 부분적 또는 완전한 통로 라인으로서, 특히 금속화된 통로 보어(7)로서 설계된다. 금속화된 통로 보어(7)는, 예를 들어, 하나 이상의 회로 기판층(L1 내지 Ln) 위에서 연장될 수 있다.

외부의 정제된 구리 영역(4) 중 일부는 주석 도금된 구리 영역(45)으로 설계될 수 있고, 다른 부분은 주석 도금 및 무전위 구리 영역(46)으로서 설계될 수 있다.

두께 및 매개 변수로 인해, 피복재(2)는 밀폐된 회로 기판에 비해 개선된 효과를 제공한다. 또한, 내부 전기 인터페이스(E)는 외부로부터의 원치 않는 접근으로부터 보호된다. 그러므로, 특히 제어기의 경우에, 전기 신호는 도청될 수 없고 및/또는 표면에서 공급될 수 없다. 그 결과, 회로 기판(1)에서 구현된 제어 시스템은 외부로부터의 데이터 액세스로부터 보호된다.

또한, 적어도 하나의 열 제거 영역(10)은 높은 열 출력을 가지는 전자 부품(3) 아래의 적어도 하나의 내부 회로 기판층(L1) 내에 또는 상에 배열될 수 있다.

테스트 지점(9)은 전기 신호를 교환하기 위하여 내부 전도 트랙(11)을 통해 전자 부품(3)에 연결된다. 그 개구가, 예를 들어, 마지막 회로 기판층(Ln-1)의 수지 재료 또는 회로 기판 재료에 의해 외부에 대해 폐쇄되는 내부 지점으로서의 테스트 지점(9)의 배열로 인해, 회로 기판(1)의 제어 시스템의 전기 신호에 대한 접근은 간단한 방식으로, 예를 들어, 피복재(2)를 제거하는 대신 수지 재료 및/또는 선택적으로 마지막 회로 기판층(Ln-1)에 레이저를 적용하는 것에 의해 가능하다. 이러한 경우에, 회로 기판(1)의 표면측(S2)은 테스트 지점(9)의 영역에서 피복재(2)가 없다. 이러한 것은 피복재(2)를 힘들게 제거할 필요성을 제거한다.

추가의 실시형태는 정제된, 특히 은 도금, 금 도금 또는 주석 도금된 구리 영역(4)으로서 설계될 무전위 표면측(S2)에 열 인터페이스(T)를 제공한다.

도 3은 피복재(20)가 피복된 회로 기판(1')의 추가의 실시형태를 통한 단면도를 개략적으로 도시한다. 회로 기판(1')은 복수의 전자 부품(30)을 가진다. 또한, 회로 기판(1')은 피복재(20)에 의해 적어도 부분적으로 둘러싸이고 지지되는 플러그(12)를 가진다. 플러그(12)는 캐리어 요소(10.1)에 직접 배열된다.

전자 부품(30)은 캐리어 요소(10.1)의 한쪽 표면측(S1)에 배열된다. 플러그(12)는 특히 캐리어 요소(10.1)의 반대쪽 표면측(S2)에 배열된다.

플러그(12)의 접점(12.1, 12.2)은 회로 기판(1')의 캐리어 요소(10.1)에 직접 결합된다. 예를 들어, 캐리어 요소(10.1)를 향하는 접점(12.1, 12.2)의 단부는 캐리어 요소(10.1)의 전기 인터페이스(E) 내로 삽입되고 고정된다.

또한, 피복재(20)에는 연속적인 개구(13)가 제공될 수 있다. 회로 기판(1')은 이러한 연속적인 개구(13)에 의해, 상세하게 도시되지 않은 디바이스(예를 들어, 모터 또는 변속 유닛)의 하우징 또는 벽에 배열될 수 있다. 회로 기판(1')의 전자 부품(30)은, 예를 들어, 상호 연결된 상태에서 전기 기계식 변속기 또는 전기 모터를 위한 제어 유닛을 형성한다.

피복재(20)에 의해 포위된 이러한 회로 기판(1')은 하우징을 회피한다. 포위된 회로 기판(1')은, 예를 들어, 스크루에 의해 디바이스의 벽 또는 하우징에 용이하게 고정될 수 있다. 즉, 회로 기판(1 또는 1')은 피복재(2 또는 20)로 구성된 케이싱에 의해 하우징없이 직접 장착될 수 있으며, 예를 들어, 변속기 또는 모터, 특히 그 하우징에 고정될 수 있다.

1, 1': 회로 기판 1.1, 10.1: 캐리어 요소
2, 20 : 피복재 3, 30 : 전자 부품
4: 정제된 구리 영역 5: 컷아웃
6: 보호층 7: 금속화된 통로 보어
8: 수직 상호 연결 진입로 9: 테스트 지점
10: 열 제거 영역 11: 전도 트랙
12: 플러그 12.1, 12.2: 접점
13: 연속적인 개구 14: 깊이 제어형 카운터 보어
15: 보호 영역 45: 주석 도금 구리 영역
46: 주석 도금 및 무전위 구리 영역
E :전기 인터페이스 L1 내지 Ln: 회로 기판층
S1, S2: 회로 기판의 표면측 T: 열 인터페이스

Claims

회로 기판(1)으로서,
- 다수의 회로 기판층(L1 내지 Ln)을 가지는 캐리어 요소(1.1),
- 다수의 전자 부품(3),
- 다수의 열 인터페이스(T), 및
- 다수의 전기 인터페이스(E)를 적어도 포함하되,
상기 전자 부품(3)은 상기 캐리어 요소(1.1)의 표면측(S1) 중 적어도 하나에 직접 배열되고,
상기 캐리어 요소(1.1)의 반대쪽 표면(S2)은 무전위 설계이며,
상기 전자 부품(3)을 가진 상기 회로 기판(1)은, 상기 전자 부품(3)이 기계적으로 안정화되고 상기 열 및/또는 전기 인터페이스(T, E)에는 피복재(2)가 없도록 하는 방식으로, 상기 피복재(2)로 피복되며,
상기 캐리어 요소(1.1)에는 금속화된 통로 보어(7)가 제공되고,
상기 통로 보어(7)는 상기 회로 기판(1)의 표면측(S2) 중 하나의 영역에서의 적어도 한쪽 단부에서, 당해 통로 보어(7)보다 큰 직경을 가지는 비금속화된 깊이 제어형 카운터 보어(14)와 합쳐지는, 회로 기판(1).
제1항에 있어서, 상기 피복재(2)는 열경화성 재료인, 회로 기판(1).
제1항 또는 제2항에 있어서, 상기 피복재(2)는 적어도 1 mm의 두께를 가지는, 회로 기판(1).
삭제
삭제
제1항에 있어서, 상기 열 인터페이스(T)는 상기 무전위 표면측(S2)에서 정제된, 주석 도금, 금 도금 또는 은 도금된 구리 영역(4)으로서 설계되는, 회로 기판(1).
제1항에 있어서, 높은 열 출력을 가지는 전자 부품(3) 아래에 있는 적어도 하나의 내부 회로 기판층(L1 내지 Ln)에 적어도 하나의 열 제거 영역(10)이 배열되는, 회로 기판(1).
제1항에 있어서, 적어도 하나의 테스트 지점(9)이 전기 인터페이스(E)로서 내부 회로 기판층(L1 내지 Ln)에 배열되는, 회로 기판(1).
제1항에 있어서, 적어도 하나의 능동 소자, 하나의 수동 소자 및/또는 하나의 마이크로프로세서가 전자 부품(3)으로서 제공되는, 회로 기판(1).
제1항에 있어서, 센서 및/또는 플러그(12)가 상기 표면측(S1, S2) 중 적어도 하나에 추가로 배열되는, 회로 기판(1).
제1항에 있어서, 적어도 하나의 보호 영역(15)이 상기 회로 기판(1)의 표면 영역에서 피뢰기 및 ESD 보호 수단으로서 설계되는, 회로 기판(1).
삭제