JPH02184096A

JPH02184096A - 電子回路基板

Info

Publication number: JPH02184096A
Application number: JP1002754A
Authority: JP
Inventors: Yoshinori Wakihara; 義範脇原; Shinji Takahashi; 伸治高橋
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1989-01-11
Filing date: 1989-01-11
Publication date: 1990-07-18
Anticipated expiration: 2013-09-03
Also published as: JP2793824B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１この発明は、電子回路基板に関するものであり、特に、
その表面に表面実装部品が搭載され、外部からの電磁波
ノイズや内蔵の電子回路から外部への電磁波ノイズがシ
ールドされ、更に、その内部に設けた信号線間の干渉が
抑制されるようにした電子回路基板に関するものである
。

［従来の技術］近年の電子回路技術の発達により、いわゆる半導体素子
等の電子部品の集積度は相当に高度になってきている１
例えば、自動車や各種産業用機器等においては、種々の
電子機器が搭載されており、また、前記電子部品の動作
も高速化している。このために、前記の産業用機器等に
設置される電子機器においては、その安全上の観点から
、機器外部の電磁波ノイズによる影響がないように、そ
のシールドを確実にすることが要請されている。また、
各種のデジタル回路やアナログ回路についても、マイク
ロコンピュータ技術やセンサ技術の発達にともない、よ
り高速な動作が可能にされているが、これらの高速信号
回路は他の電子回路からの干渉を特に受けやすく、この
ために、デジタル線路についても適当なシールドなどを
行って、他の電子回路との間での干渉や回路パターン間
での相互干渉などを防止することが必要とされる。

第３図は、従来からのこの種の電子回路基板の断面例示
図である。この第３図において、絶縁基板（１１）と、
その上面の第１基板（１２）および下面の第２基板（１
３）とによる所定の電子回路基板（５０）が、いわゆる
＞Ｒプリント配線板として構成されている。

絶縁基板（１１）と第１基板（１２）との間には、所望
のパターンを有する第１内層導体回路網（１６）が設定
されており、また、絶縁基板（１１）と第２基板（１３
）との間にも、所望のパターンを有する第２内層導体回
路１ｊｌＪ　（１７）が設定されている。そして、この
電子回路基板（５０）の適所には、層毎の導体回路網相
互間の導通のための第１スルーホール（１８）と、この
ような導通機能に加えて、後述の導体ピン（２５）を挿
通するための第２スルーポール（１９）とが設けられて
いる。第１基板（１２）の上面には第１外層導体（１４
）が設けられており、また、第２１１ｓ板（１３）の下
面には第２外層導体（１５）が設けられている。各種の
表面実装用部品（２１）は第１半田部（２２）によって
第１基板（１２）の上面適所に固着されており、また、
キャップ（２３）も第２半田部（２４）によって第１基
板（１２）の上面適所に固着されて、前記表面実装用部
品（２１）を保護する機能を果たしている。

更に、ピンを接続する場合における、鍔状係止部（２６
）を有する導体ピン（２５）は、第２基板（１３）の下
面部から第２スルーホール（１９）に挿通されて、第３
半田部（２７）により固着されている。

ここで、第１外層導体（１４）および第２外層導体（１
５）は、それぞれに、第１基板（１２）の上面および第
２基板（１３）の下面を殆ど覆うように設けられており
、このために、外部に設けられた各種の電子回路と電子
回路基板（５０）の内部に設けられた多柱の電子回路と
の間での干渉の生起が防止されることになる。

また、信号線での干渉によって生じるノイズは、−ａ的
にはクロストークと呼ばれるものであって、信号線の結
合容量の影響で引き起こされるものである。そして、こ
のようなりロストークの発生を防止するためには、信号
線間に低誘電率の物質を介在させたり、または、当該信
号線と接地面との距離を小さくすることで、相応の効果
が生じるものではあるが、上記従来例においては、プリ
ント配線板を構成する基板の厚みや誘電率を制御するこ
とができず、このために、前記の結合容量が大きくなっ
て信号の相互干渉が生じ易くなり、結果的に使用機器の
動作上の信頼性が低下することがある。

［発明が解決しようとする課題］上記された構成および動作をする従来の電子回路基板に
よれば、プリント配線板を構成する基板の厚みや誘電率
を制御することができず、このために、電子部品を実装
する従来の電子回路基板における外部からのノイズや内
部で発生するノイズに対する電磁シールド対策は不溝足
であるという問題点があった。

この発明は、上記従来例における問題点を解決するため
になされたものであって、その目的とするところは、簡
単な構成を有しており、従来技術を充分に利用・発展さ
せることが可能であって、必要な？１ｌｔｌａシールド
が確実に施された、表面実装用品川の電子回路基板を提
供することにある。

［課題を解決するための手段］この発明に係る電子回路基板は、その表面側に表面実装
等によって実装され、その裏面側に他の基板に接続する
ための導体ピンが１ｎえられるようにした、多層の基板
からなる電子回路基板であって：前記多層の基板は、厚
みが大きくかつ低誘電率の材料からなる内部の基板と、
この上下に配置された、厚みが小さくかつ高誘電率の材
料かへなる外部の基板とからなり；　各眉間には内層導
体回路網が設けられており；また、その上下両面には外
層導体部が設けられているものである。

「作用］この発明によれば、電子回路基板の上下に設けられた外
層導体部は、シールド部としての作用をするとともに、
電源導体としての作用もする。

［実施例］次に、この発明を、添付図面に示された実施例に基づい
てｉｙ＃Ｉに説明する。

第１図は、この発明の実施例である電子回路基板の断面
例示図である。この第１図において、絶縁基板（１１＾
）と、その上面の第１基板（１２＾）および下面の第２
基板（１３＾）とによる所定の電子回路基板（５０＾）
が、いわゆる多層プリント配線板として構成されている
。

ここで、絶縁基板（ＩＩＡ）の厚みが、第１基板（１２
＾）および第２基板（１３＾）の厚みに比べて相当に大
きくされている。この相違点を除けば、この実施例と前
述の従来例との間に構成上の相違点はない、　なお、絶
縁基板（１１＾）としては低誘電率のトリアジンが使用
され、第１基板（１２Δ）および第２基板（１３＾）と
しては高誘電率のエポキシが使用されている。

第２図は、上記実施例に表面実装用部品を実装した状態
の斜視図である。この第２図において、表面実装部品用
シールド・パッケージ（１００）を構成するものは、電
子回路基板（５０＾）の上面の第１外層導体（１４）以
外の適所に設けられた各種の表面実装部品（２１）と、
これらを覆うように設けられた保護・封止用またはシー
ルド用のキャップ（２３）、および、適当なマザーボー
ド（図示されない）に接続させるために、電子回路基板
（５０＾）の下面に設けられた導体ピン（２５）である
。

この発明の実施例は、下記に例示する工程にＵって得ら
れるものである。

１程例板厚２．２　＋ｕ＋のガラス−エポキシ銅張積層板（両
面銅箔）ＯｌＩｌｌ）に、通常のサブトラクティブ法に
より第１、第２内層導体回路網（１６）、（１７）を形
成してから、ガラス−ポリイミド・プリプレグ（０，１
ａｍ厚）（厚み１８μ−の銅箔骨）をプレス法により張
り合わせて、電子回路基板〈５０＾）を形成する。この
電子回路基板（５０＾）に、第１、第２内層導体回路網
（１６）、〈１７）のパターンの相互導通のための第１
スルーホール（１８）を形成する。更に、前記の相互導
通に加えて、電源供給や導体ピン（２５）の挿入のため
の第２スルーホール（１９）を形成する。

そして、第１、第２スルーホール（１８）、（１９）を
形成してから、第１、第２外層導体部（１４）、（１５
）を形成する。かくして、所望の多層プリント配線板で
ある電子回路基板（５０＾）を得る。ここに、第１、第
２外層導体部（１４）、（１５）は、各種電子部品等の
接続用端子部やスルーホールの設置部を除き、電子回路
基板の全表面を覆うものであり、また、これは電源ライ
ンとしても使用できるものである。

そして、このような多層プリント配線板としての電子回
路基板（５０＾）の第２スルーホール（１９）に、半田
メツキを施したコバール製の導体ピン（２５）を高融点
半１１デイツプ法により固定して、目的とする表面実装
部品用シールド・パッケージ（ｉｏｏ）を得ることがで
きた。

しかる後に、表面実装部品（２１）を対応の素子接続部
に半田によって固定した。かくして、多層プリント配線
板としての電子回路基板（５０＾）の電源ラインでもあ
る第１、第２外層導体部（１４）、（１５）で囲まれた
構成の、シールド効果の高い表面実装部品用シールド・
パッケージ（１００）が得られた。

［発明の効果１以上の説明のように、この発明に係る表面実装部品用シ
ールド・パッケージは、「その表面側に表面実装等によって実装され、その裏面
側に他の基板に接続するための導体ピンが備えられるよ
うにした、多層の基板からなる電子回路基板であって、
：前記多層の基板は、厚みが大きくかつ低誘電率の材料
からなる内部の基板と、この上下に配置された、厚みが
小さくかつ高誘電率の材料からなる外部の基板とからな
り；各層間には内層導体回路網が設けられており；また
、その上下両面には外層導体部が設けられている１という特徴的な構成のものであり、このように簡単な構
成でありながｒ２、従来からの課題を確実に解決した電
子回路基板が提供される。

そして、この発明によれば、電磁シールド化が可能にさ
れた電子回路基板を用いることで、マザ−ボード上での
デジタル回路やアナログ回路の混在を可能にし、その内
部での信号線の干渉を抑制してその信頼性を改善し、電
磁波ノイズが大きい劣悪な環境下でも有効に動作する表
面実装部品用シールド・パッケージを簡単に実現するこ
とができる。

即ち１．この発明に係るＴＬＴ回路基板にあっては、信
号伝達用の導体パターンが、多層プリント配線板の電源
ラインである外層導体で囲まれた構成のものであるため
に、外部からこの電子回路基板への電磁波ノイズの侵入
や、この電子回路基板から外部への電磁波ノイズの放射
を防止することができ、また、この電子回路基板上の信
号線間の干渉を抑制することもできる７従って、ある所
望の電子回路を構成するときに、この発明に係る電子回
路基板に電磁波ノイズの敏感な回路を収納したり、電磁
波ノイズを放射しやすい高周波回路を収納したりして全
体的な電子回路を構成することにより、局所的なシール
ドまたはアイソレーションが実現して、その回路動作を
安定化するとともに、電子回路の信頼性を大幅に向上さ
せることができる。

また、この発明のように、その表面の大部分が導体層と
しての金属箔で覆われた状態にされていれば、その耐水
性や耐候性も大幅に向上することにもなる。

【図面の簡単な説明】

第１図は、この発明の実施例の断面例示図、第２図は、
上記実施例に表面実装用部品を実装した状態の斜視図、
第３図は、従来例の断面例示図である。１１．１１Ａ：中心絶縁基板、１２．１２Ａ：第１絶縁基板、１３．１３Ａ：第２絶縁基板、５０．５０Ａ＝電子回路基板（多層プリント配線板）、１４：第１外層導体部（電源ライン）、１５：第２外層
導体部（電源ライン）、１６：第１内層導体回路網、１７：第２内層導体回路網、１８：第１スルーホール、１９　：２１　：２２　：２３　：２４　：２５　：２６　：２７　：図中、第２スルーホール、表面実装部品、第１半田部、キャップ、第２半田部、導体ピン、鍔状係止部、第３半田部、表面実装部品用シールド・パッケージ。同一の符号は、同一または相当の部分を第　１　図第２図第３図

Claims

【特許請求の範囲】

（１）その表面側に表面実装等によって実装され、その
裏面側に他の基板に接続するための導体ピンが備えられ
るようにした、多層の基板からなる電子回路基板であっ
て、：前記多層の基板は、厚みが大きくかつ低誘電率の材料からなる内部の基板と、この上下に配置さ
れた、厚みが小さくかつ高誘電率の材料からなる外部の
基板とからなり；各層間には内層導体回路網が設けられており；また、その上下両面には外層導体部が設けられていて；前記外層導体部はシールド部として作用するとともに、電源導体としても作用することを特徴と
する電子回路基板。