DE10247075A1 - Trägereinrichtung für monolithisch integrierte Schaltungen - Google Patents
Trägereinrichtung für monolithisch integrierte Schaltungen Download PDFInfo
- Publication number
- DE10247075A1 DE10247075A1 DE10247075A DE10247075A DE10247075A1 DE 10247075 A1 DE10247075 A1 DE 10247075A1 DE 10247075 A DE10247075 A DE 10247075A DE 10247075 A DE10247075 A DE 10247075A DE 10247075 A1 DE10247075 A1 DE 10247075A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier device
- platforms
- height
- platform
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Trägereinrichtung (1) für eine monolithisch integrierte Schaltung mit als Podeste (2, 2') ausgebildeten Anschlußbereichen für bondbare Kontakte (5, 6), wobei die Podeste (2, 2') gegenüber einem Chip-Kontaktierungsbereich auf der Trägereinrichtung (1) erhöht sind und steile Flanken (3) aufweisen.
Description
- Die Erfindung betrifft eine Trägereinrichtung für eine monolithisch integrierte Schaltung, wobei die Trägereinrichtung mit der monolithisch integrierten Schaltung, dem Chip, mittels eines thermoplastischen Kunststoffes umspritzt wird. Die Kunststoffumhüllung dient dabei als Gehäuse und die mit der metallischen Trägereinrichtung verkoppelten Anschlußbeine, die über Bondverbindungen mit den Bondkontakten der monolithisch integrierten Schaltung geführt sind, bilden die elektrischen Gehäuseanschlüsse. Bei vielen Schaltungen ist es erforderlich, daß das Bezugspotential der monolithisch integrierten Schaltung, das in der Regel das Massepotential oder eine Versorgungspotential ist, möglichst homogen und nicht gestört ist Damit dies bei allen Betriebszuständen möglichst gut erreicht wird, sind die meisten monolithisch integrierten Schaltungen nicht nur über ihre Rückseite über die Trägerplattform an das Bezugspotential angeschlossen, sondern die Schaltung selbst ist über eine Vielzahl von Zusatzverbindungen an die Trägerplattform angeschlossen. Dies erfolgt in der Regel über Bondverbindungen von Bondkontakten der Chipoberfläche auf die Trägerplattform. Damit eine gute Haftung der meist aus Golddraht bestehenden Bondverbindungen auf der aus Kupfer bestehenden Trägerplattform erreicht wird, ist diese mit einem dünnen Belag aus Silber, Gold oder einem anderen geeigneten Material veredelt.
- Schaltungen mit einer hohen Leistungsaufnahme können im Betrieb Kristalltemperaturen bis 150 Grad Celsius und mehr erreichen, während im stromlosen Zustand die Schaltung ihre Umgebungstemperatur annimmt, die beispielsweise im Kraftfahrzeugbereich bis –40 Grad Celsius herunter gehen kann. Die Folge sind mechanische Spannungen zwischen den einzelnen Materialien, weil diese unterschiedliche Wärmeausdehnungskoeffizienten aufweisen. Dieser Effekt verschärft sich mit der Größe der monolithisch integrierten Schaltungen. So treten Scherkräfte zwischen den einzelnen Schichten des Gehäuses, des Chips und der Trägereinrichtung auf. Besonders gefährlich sind dabei die Scherkräfte, die zwischen der Preßmasse und der Metallisierungsschicht der Trägereinrichtung auftreten, weil dort die Haftungskräfte relativ gering sind und die thermische Ausdehnung des metallischen Belags auf der Plattform sehr unterschiedlich zum Ausdehnungskoeffizient des darüberliegenden Kunststoffes ist. Dies wirkt sich insbesondere auf die Bondkontakte auf der Trägerplattform aus. Die Folge bei vielen thermischen Zyklen ist, daß schließlich eine Trennung (=Delamination) des Kunststoffes von der Belagoberfläche erfolgt und damit eine Relativbewegung ermöglicht wird. Die einzigen mechanischen Fixpunkte stellen nun die Bondkontakte auf der Plattform dar, die damit natürlich überfordert sind und sich schließlich ebenfalls lösen, wodurch die dortige Verbindung unterbrochen wird. Damit kann aber das geforderte gleichförmige Bezugspotential nicht mehr eingehalten werden, so daß sich die Funktion der Schaltung zunehmend verschlechtert bis sie schließlich sogar ganz ausfallen kann.
- Es ist daher Aufgabe der Erfindung, hier auf möglichst einfache und kostengünstige Weise Abhilfe zu schaffen.
- Die Lösung der Aufgabe erfolgt dadurch, daß die Bondverbindungen vom Chip auf die Trägerplattform nicht mehr direkt geführt werden, sondern statt dessen auf mit der Trägerplattform verbundenen Podeste. Die Podeste sind die gegenüber der Plattformebene erhöht und bilden durch ihre relativ steilen Flanken gegenüber lateralen Bewegungen einen mechanischen Fixpunkt im Bereich der jeweiligen Bondkontakte. Die erforderliche Höhe ergibt sich aus den elastischen und plastischen Eigenschaften des Kunststoffes und kann im Versuch optimiert werden. Sinnvoll ist dabei eine Höhe, die etwa im Bereich von 1/10 der Chip-Höhe bis zur Chip-Höhe selbst liegt. Oder wenn das Podest durch einen Zieh- oder Preßvorgang mit einem stempelartigen Werkzeug bei der Frame-Herstellung gebildet wird, dann entspricht die Höhe etwa 1/10 der Materialdicke des Trägers bis maximal zu dessen Materialdicke selbst. Diese Grenzen ergeben sich dadurch, daß bei einer zu geringen Höhe der Podeste sich deren Übergang nicht mehr steilflankig genug ausbilden läßt und andererseits bei einer zu großen Höhe das Material in der Flanke zu dünn wird oder gar reißt. Je steiler die Flanken sind, desto besser ist natürlich die Wirkung des Podestes als Fixpunkt, aber das hängt natürlich auch von den Materialeigenschaften des verwendeten Kunststoffes ab. Es ist sogar möglich, daß Flanken mit einem Winkel von mehr als 90 Grad herstellbar sind, beispielsweise durch Unterätzung, ein geeignetes Abbördeln oder ein nachfolgendes Stauchen. Wichtig sind auch die Übergänge an der oberen und unteren Kante der Flanke, die möglichst nur geringer Verrundungsradien aufweisen sollen, weil ansonsten zur Scherkomponente noch eine vertikale Komponente hinzukommt, die das Abheben der Bondkontakte auf den Podesten wieder begünstigt. Die optimale Flankenhöhe und ihre Steilheit, die mindestens 45 Grad betragen sollte, hängen somit zusammen. Selbstverständlich ist es für die Fixpunktfunktion besser, wenn auf der Trägereinrichtung eine Vielzahl von Podesten vorhanden ist, auch wenn nicht alle Podeste der Kontaktierung dienen. Die Podeste für sich, also auch ohne Kontaktierung, sind eine geeignete Maßnahme gegen andere Nachteile der Delaminierung, durch die beispielsweise Feuchtigkeit kapillar in das Gehäuse eindringen kann.
- Die Podeste bilden kleine Ebenen, die parallel zur Trägerplattform ausgerichtet sind und gegebenenfalls auch mehrere Bondkontakte, zum Beispiel solche mit einer „Kugelbondung" (=Stand Off Stitch Bond) zulassen. Daß mehrere Kontakte auf einem Podest möglich sind, ist kein Widerspruch zu der eben genannten Forderung nach einer Vielzahl von Podesten. Denn häufig ist es so, daß die Niederohmigkeit nur durch Parallelbondungen zu dem jeweiligen Chip-Anschluß erreichbar ist und dann sollen die zugehörigen Bonddrähte auch möglichst kurz und induktivitätsarm sein.
- Wenn die Podeste am Rand der Trägerplattform liegen, ist es möglich, sie durch eine Art Abbiege- oder Abkantvorrichtung herzustellen, beispielsweise durch Umbördeln spezieller Trägerbereiche am Rand der Plattform. Eine andere Möglichkeit, die auf die Stärke des Trägermaterials keine Rücksicht nehmen muß, ist die Herstellung der Podeste durch Materialauftrag, beispielsweise durch Auflöten, Aufschweißen oder Aufldeben von separaten Podesten.
- Das Vorhandensein der Podeste erleichtert auch eine selektive Veredelung der Trägereinrichtung, z.B. durch Versilbern oder Vergolden. Die Veredelung kann durch die Formabweichung der Podeste von der übrigen Trägerplattform leichter auf die Podeste beschränkt werden, wodurch die übrige Trägereinrichtung von der Veredelung ausgespart wird. Neben der Materialeinsparung wird dadurch insgesamt eine bessere Haftung des Kunststoffes erreicht, denn das auf der Trägeroberfläche vorhandene Kupfer-Oxyd weist gegenüber dem Kunststoff eine deutlich bessere Haftung auf als die gängigen Veredelungsmaterialien.
- Ein weiterer Vorteil der Podeste ist die Verringerung der unterschiedlichen Höhen bei der Bondung vom Halbleiterkristall auf die Anschlußbeine und die Trägerplattform.
- Die Erfindung und vorteilhafte Weiterbildungen werden nun anhand der in den Figuren der Zeichnung dargestellten Ausführungsbeispiele näher erläutert:
-
1 zeigt als Ausschnitt einen Querschnitt durch ein Podest, -
2 zeigt in Aufsicht ein Podest mit Mehrfachbondung und -
3 zeigt in Aufsicht eine Trägereinrichtung mit einem Chip und mehreren Podesten. -
1 zeigt als Ausschnitt schematisch einen Querschnitt durch eine Trägereinrichtung1 mit einem Podest2 . Die Schnittlinie läuft dabei durch das Podest2 , das mittels eines Stempelwerkzeuges bei der Frame-Herstellung ausgeformt ist. Die Höhe hp des Podestes mit 120 Mikrometer ist im dargestellten Beispiel etwa 1/3 der Trägerhöhe h, die hier etwa 250 Mikrometer aufweist. Das Optimum der Podesthöhe hp im Vergleich zur Materialstärke h der Trägereinrichtung1 liegt etwa in einem Bereich von 1/5 bis zur doppelten Materialstärke h. Im Vergleich zur derzeit üblichen Kristall-Höhe von etwa 300 Mikrometer entspricht das etwa einem Bereich von 1/10 dieser Kristallhöhe bis zu derem 1,5-fachen Wert. Damit sich das Podest zur Mehrfachbondung eignet, muß es eine ausreichende Länge und Breite haben, da für jeden Bonddurchmesser etwa 35 Mikrometer zuzüglich einem erforderlichen Bondabstand benötigt wird. -
2 zeigt in Aufsicht ein Podest2 mit acht Bondungen4 . Die zu den Bondungen4 gehörenden Bonddrähte5 bzw.6 zeigen in entgegengesetzte Richtungen. Mit diesem Podest2 können somit zwei unterschiedliche Chips auf der ausschnittsweise dargestellten Trägerplattform1 über Mehrfachbondungen mit ihr verbunden werden. -
3 zeigt schließlich in Aufsicht eine als Plattform ausgebildete Trägereinrichtung1 mit einem einzigen Chip7 , das schematisch eine monolithisch integrierten Schaltung darstellt. Die zehn Podeste2 bzw. 2' befinden sich am Rande der Plattform, wobei sich die Anordnung der Podeste2 ,2' an die Gegebenheiten der monolithisch integrierten Schaltung anpaßt. Die Kontaktierungen vom Chip7 zu den Podesten2 sind als Mehrfachbondungen ausgeführt. Wird die gleiche Trägereinrichtung1 für verschiedene Schaltungen verwendet, dann schadet es nichts, wenn einige der Podeste2 ,2' nicht kontaktiert werden. Sie stellen im Gegenteil zusätzliche Fixpunkte dar, die im Sinne der Erfindung sogar von Vorteil sind. Das Podest2' ist ein Beispiel für ein nicht kontaktiertes Podest. Wie bereits erwähnt ist die Verwendung von nichtkontaktierten Podesten2' auch dort von Vorteil, wo lediglich eine Abhilfe gegen die Delamination benötigt wird. Von den unterschiedlichsten Bondverbindungen die über die Anschlußbeine (=Leadfinger) 8, 9 oder 10 zu den Signalein- oder Signalausgängen des Chips7 und die Trägerplattform1 gehen können, sind zur Verdeutlichung lediglich einige Beispiele dargestellt.
Claims (10)
- Trägereinrichtung (
1 ) für eine monolithisch integrierte Schaltung (7 ) mit als Podeste (2 ,2' ) ausgebildeten Anschlußbereichen für Kontakte (5 ,6 ), wobei die Podeste gegenüber einem Chip-Kontaktierungsbereich auf der Trägereinrichtung (1 ) erhöht sind. - Trägereinrichtung (
1 ) nach Anspruch 1, dadurch gekennzeichnet, daß die Podeste (2 ,2' ) Flanken (3 ) mit einem Winkel (α) von mehr als 45 Grad gegenüber der Ebene der Trägereinrichtung (1 ) aufweisen. - Trägereinrichtung (
1 ) nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Podeste (2 ,2' ) jeweils eine ebene Oberfläche aufweisen, die parallel zur Ebene des Chip-Kontaktierungsbereiches ausgerichtet ist und mindestens die Aufnahmefläche für einen einzigen Kontakt (5 ,6 ) aufweist. - Trägereinrichtung (
1 ) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Höhe (hp) der Podeste (2 ,2' ) zwischen einem 1/10 der Kristall-Höhe und dem 1,5-fachen der Kristall-Höhe liegt. - Trägereinrichtung (
1 ) nach einem der Anspruche 1 bis 3, dadurch gekennzeichnet, daß die Höhe (hp) der Podeste (2 ,2' ) im Bereich von 1/5 bis zur doppelten Materialstärke (h) der Trägereinrichtung (1 ) liegt. - Trägereinrichtung (
1 ) nach einem der Anspruche 1 bis 5, dadurch gekennzeichnet, daß die Podeste (2 ,2' ) eine mittels eines Stempels oder einer Abbiegevorrichtung gebildete lokale Verformung der Trägereinrichtung (1 ) darstellen. - Trägereinrichtung (
1 ) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Podeste (2 ,2' ) mittels eines Materialauftrags auf die Trägereinrichtung (1 ) gebildet sind. - Trägereinrichtung (
1 ) nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Trägereinrichtung (1 ) nur im Bereich der Podeste (2 ,2' ) eine für die Bondbarkeit vorgesehene Veredelung, insbesondere Silber oder Gold, aufweist. - Trägereinrichtung (
1 ) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet daß auf der Trägereinrichtung (1 ) mindestens ein nichtkontaktiertes Podest (2' ) vorhanden ist. - Trägereinrichtung (
1 ) nach Anspruch 9, dadurch gekennzeichnet, daß die Trägereinrichtung (1 ) nur nichtkontaktierte Podeste (2' ) enthält, die insbesondere als Fixpunkte gegenüber einer Delaminierung dienen.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10247075A DE10247075A1 (de) | 2002-10-09 | 2002-10-09 | Trägereinrichtung für monolithisch integrierte Schaltungen |
PCT/EP2003/011006 WO2004036646A1 (de) | 2002-10-09 | 2003-10-06 | Trägereinrichtung für monolithisch integrierte schaltungen |
JP2004544075A JP4550580B2 (ja) | 2002-10-09 | 2003-10-06 | モノリシック集積回路用の支持装置 |
KR1020057006068A KR101003061B1 (ko) | 2002-10-09 | 2003-10-06 | 모노리식 집적 회로용 캐리어 장치 |
EP03775171A EP1552558A1 (de) | 2002-10-09 | 2003-10-06 | Tragereinrichtung fur monolithisch integrierte schaltungen |
US10/531,141 US20060151772A1 (en) | 2002-10-09 | 2003-10-06 | Support device for monolithically integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10247075A DE10247075A1 (de) | 2002-10-09 | 2002-10-09 | Trägereinrichtung für monolithisch integrierte Schaltungen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10247075A1 true DE10247075A1 (de) | 2004-04-22 |
Family
ID=32038391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10247075A Withdrawn DE10247075A1 (de) | 2002-10-09 | 2002-10-09 | Trägereinrichtung für monolithisch integrierte Schaltungen |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060151772A1 (de) |
EP (1) | EP1552558A1 (de) |
JP (1) | JP4550580B2 (de) |
KR (1) | KR101003061B1 (de) |
DE (1) | DE10247075A1 (de) |
WO (1) | WO2004036646A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602050B2 (en) * | 2005-07-18 | 2009-10-13 | Qualcomm Incorporated | Integrated circuit packaging |
JP2010073830A (ja) * | 2008-09-17 | 2010-04-02 | Sumitomo Metal Mining Co Ltd | リードフレーム及びリードフレームの製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63202948A (ja) * | 1987-02-18 | 1988-08-22 | Mitsubishi Electric Corp | リ−ドフレ−ム |
JPH04107961A (ja) * | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | 多層リードフレーム |
JPH0778926A (ja) * | 1993-09-07 | 1995-03-20 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
US5479050A (en) * | 1990-10-18 | 1995-12-26 | Texas Instruments Incorporated | Leadframe with pedestal |
US5859387A (en) * | 1996-11-29 | 1999-01-12 | Allegro Microsystems, Inc. | Semiconductor device leadframe die attach pad having a raised bond pad |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5647967Y2 (de) * | 1976-05-11 | 1981-11-10 | ||
JPS59104148A (ja) * | 1982-12-06 | 1984-06-15 | Nec Corp | 半導体装置 |
JPS647626A (en) * | 1987-06-30 | 1989-01-11 | Nec Corp | Semiconductor device |
JPH02285665A (ja) * | 1989-04-26 | 1990-11-22 | Nec Corp | リードフレーム |
IT1252197B (it) * | 1991-12-12 | 1995-06-05 | Sgs Thomson Microelectronics | Dispositivo di protezione di circuiti integrati associati a relativi supporti. |
JPH0621132A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体装置とその製造方法 |
US5365409A (en) * | 1993-02-20 | 1994-11-15 | Vlsi Technology, Inc. | Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe |
JPH10247701A (ja) * | 1997-03-05 | 1998-09-14 | Hitachi Ltd | 半導体装置およびその製造に用いるリードフレーム |
JPH11163024A (ja) * | 1997-11-28 | 1999-06-18 | Sumitomo Metal Mining Co Ltd | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 |
US6365976B1 (en) * | 1999-02-25 | 2002-04-02 | Texas Instruments Incorporated | Integrated circuit device with depressions for receiving solder balls and method of fabrication |
WO2001009953A1 (en) * | 1999-07-30 | 2001-02-08 | Amkor Technology, Inc. | Lead frame with downset die pad |
JP2002076228A (ja) * | 2000-09-04 | 2002-03-15 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置 |
-
2002
- 2002-10-09 DE DE10247075A patent/DE10247075A1/de not_active Withdrawn
-
2003
- 2003-10-06 US US10/531,141 patent/US20060151772A1/en not_active Abandoned
- 2003-10-06 EP EP03775171A patent/EP1552558A1/de not_active Withdrawn
- 2003-10-06 KR KR1020057006068A patent/KR101003061B1/ko active IP Right Grant
- 2003-10-06 JP JP2004544075A patent/JP4550580B2/ja not_active Expired - Lifetime
- 2003-10-06 WO PCT/EP2003/011006 patent/WO2004036646A1/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63202948A (ja) * | 1987-02-18 | 1988-08-22 | Mitsubishi Electric Corp | リ−ドフレ−ム |
JPH04107961A (ja) * | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | 多層リードフレーム |
US5479050A (en) * | 1990-10-18 | 1995-12-26 | Texas Instruments Incorporated | Leadframe with pedestal |
JPH0778926A (ja) * | 1993-09-07 | 1995-03-20 | Nec Kyushu Ltd | 樹脂封止型半導体装置 |
US5859387A (en) * | 1996-11-29 | 1999-01-12 | Allegro Microsystems, Inc. | Semiconductor device leadframe die attach pad having a raised bond pad |
Also Published As
Publication number | Publication date |
---|---|
US20060151772A1 (en) | 2006-07-13 |
JP4550580B2 (ja) | 2010-09-22 |
KR20050053747A (ko) | 2005-06-08 |
EP1552558A1 (de) | 2005-07-13 |
KR101003061B1 (ko) | 2010-12-22 |
WO2004036646A1 (de) | 2004-04-29 |
JP2006503427A (ja) | 2006-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19747105B4 (de) | Bauelement mit gestapelten Halbleiterchips | |
DE102005006333B4 (de) | Halbleiterbauteil mit mehreren Bondanschlüssen und gebondeten Kontaktelementen unterschiedlicher Metallzusammensetzung und Verfahren zur Herstellung desselben | |
DE4238646B4 (de) | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration | |
DE102006015447B4 (de) | Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben | |
DE3913221A1 (de) | Halbleiteranordnung | |
DE102006033222B4 (de) | Modul mit flachem Aufbau und Verfahren zur Bestückung | |
DE69004581T2 (de) | Plastikumhüllte Hybrid-Halbleiteranordnung. | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE3875174T2 (de) | Verfahren zur herstellung einer verbindung zu einem kontaktstift auf einer integrierten schaltung und zugehoerige kontaktstruktur. | |
DE102020204406A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19703639A1 (de) | Verfahren zur Herstellung von Bonddrahtverbindungen | |
DE102005044510B4 (de) | Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode | |
DE102004047306B4 (de) | Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten | |
EP2133915A1 (de) | Halbleiteranordnung mit besonders gestalteten Bondleitungen und Verfahren zum Herstellen einer solchen Anordnung | |
DE10247075A1 (de) | Trägereinrichtung für monolithisch integrierte Schaltungen | |
DE102006058695B4 (de) | Leistungshalbleitermodul mit stumpf gelötetem Anschlusselement | |
DE4425943B4 (de) | Verfahren zur Herstellung eines mehrschichtigen Leiter- bzw. Anschlusselements und Leiter- bzw. Anschlusselement | |
DE10139985B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung | |
DE4222402A1 (de) | Anordnung für die Mehrfachverdrahtung von Mulichipmodulen | |
WO2007014800A1 (de) | Chipmodul zum einbau in sensorchipkarten für fluidische anwendungen sowie verfahren zur herstellung eines derartigen chipmoduls | |
DE102005019574B4 (de) | Kontaktierungsanordnung für ein Halbleiterbauelement | |
WO2021244827A1 (de) | Elektrische vorrichtung | |
DE102006007306B3 (de) | Elektrische Anordnung mit einer Drahtverbindungsanordnung und Verfahren zum Herstellen einer derartigen elektrischen Anordnung | |
DE10149318A1 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlussplatte und Verfahren zu seiner Herstellung | |
DE102005049111A1 (de) | Verfahren zur Herstellung von mikromechanischen Bauteilen in integrierten Schaltungen und Anordnung eines Halbleiters auf einem Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R120 | Application withdrawn or ip right abandoned |
Effective date: 20110728 |