KR101003061B1 - 모노리식 집적 회로용 캐리어 장치 - Google Patents

모노리식 집적 회로용 캐리어 장치 Download PDF

Info

Publication number
KR101003061B1
KR101003061B1 KR1020057006068A KR20057006068A KR101003061B1 KR 101003061 B1 KR101003061 B1 KR 101003061B1 KR 1020057006068 A KR1020057006068 A KR 1020057006068A KR 20057006068 A KR20057006068 A KR 20057006068A KR 101003061 B1 KR101003061 B1 KR 101003061B1
Authority
KR
South Korea
Prior art keywords
carrier device
pedestals
stamped
carrier
pedestal
Prior art date
Application number
KR1020057006068A
Other languages
English (en)
Other versions
KR20050053747A (ko
Inventor
지오반니 트리꼬미
미카엘 슈미트
하우저 볼프강
마르쿠스 로갈라
Original Assignee
미크로나스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크로나스 게엠베하 filed Critical 미크로나스 게엠베하
Publication of KR20050053747A publication Critical patent/KR20050053747A/ko
Application granted granted Critical
Publication of KR101003061B1 publication Critical patent/KR101003061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의, 모노리식 집적 회로용 캐리어 장치(1)는 이 캐리어 장치(1) 상의 칩 접속 영역보다 높고 가파른 측면(3)을 갖는 받침대(2, 2')의 형태로 된, 결합선(5, 6) 접속부를 갖는다.

Description

모노리식 집적 회로용 캐리어 장치{SUPPORT DEVICE FOR MONOLITHICALLY INTEGRATED CIRCUITS}
본 발명은 모노리식 집적 회로용 캐리어 장치에 관한 것이며, 특히, 모노리식 집적 회로인 칩이 열가소성 재료로 인캡슐레이션되는 캐리어 장치에 관한 것이다. 이 플라스틱 인캡슐레이션은 패키지와 같은 역할을 하고, 리드를 모노리식 집적 회로의 결합 패드에 결합함으로써 접속되는, 모노리식 캐리어 장치에 연결된 리드 핑거부(lead finger)는 패키지 리드를 형성한다. 많은 회로에 있어서, 모노리식 집적 회로의 기준 전위, 대개 접지 전위나 전원 전위는, 가능하다면, 일정해야 하고 변동이 있어서는 안된다. 모든 동작 조건 하에서 최상의 가능한 방법으로 이것을 달성하기 위해서, 대부분의 모노리식 집적 회로는 그 집적 회로의 후면과 캐리어 플랫폼을 통해 기준 전위에 접속되는 것뿐만 아니라, 집적 회로 자체가 복수의 추가 접속부를 통해 캐리어 플랫폼에 접속되어야 한다. 이러한 접속은 칩 표면 상의 결합 패드와 캐리어 플랫폼 사이에 결합선을 마련함으로써 주로 행해진다. 대개 금 도선인 결합선(bonding wire)을, 구리로 이루어진 캐리어 플랫폼에 양호하게 부착시키기 위해서는 은, 금 또는 또다른 적합한 재료의 얇은 코팅을 그 캐리어 플랫폼에 도포해야 한다.
동작에 있어서, 전력 소비가 많은 회로는 회로 온도가 최대 섭씨 150도까지 혹은 그 이상 이를 수 있고, 데드(dead) 상태에서는, 예컨대 자동차에 적용된 경우, 집적 회로가 주변 온도에 영향을 받아, 집적 회로 온도가 섭씨 -40도 아래로 떨어질 수 있다. 그 결과, 재료간의 열팽창 계수가 서로 다르기 때문에 개별 재료 사이에 기계적 응력이 발생한다. 이 영향은 모노리식 집적 회로의 사이즈에 따라 증대한다. 예컨대, 전단력(shearing force)은 칩 패키지의, 그리고 캐리어 장치 패키지의 개별 층 간에 발생한다. 캐리어 장치의 성형 화합물과 금속화층 사이에 발생하는 전단력이 특히 위험한데, 거기에서의 접착력이 비교적 낮고, 캐리어 플랫폼 상의 금속 코팅의 열팽창이 상위 플라스틱의 팽창 계수와 매우 다르기 때문이다. 이것은 특히 캐리어 구조 상에 있는 결합 패드에 영향을 미친다. 많은 열적 사이클 후의 결과에 따라 플라스틱이 코팅 표면에서 층 분리되어(delaminate), 상대 운동이 가능하게 된다. 그래서, 고정 기준점만이 캐리어 플랫폼 상의 결합 패드가 되어, 당연히 과잉 응력을 받게 되며, 결국에는 플라스틱 코팅이 벗겨져서, 접속의 단절이 있게 된다. 그 결과, 요구되는 일정한 기준 전위가 더이상 유지될 수 없게 되고, 회로의 성능은 점점 악화되어, 결국에는 완전히 고장나게 된다.
그에 따라, 본 발명의 목적은 가능한 한 가장 간단한 방법으로 그리고 저 비용으로 이 문제를 해결하는 것이다.
본 발명의 목적은 결합선을 칩에서부터 캐리어 플랫폼으로 직접 연결하는 것이 아니라, 캐리어 플랫폼과 접속된 융기식 받침대에 연결함으로써 달성된다. 이 받침대는 비교적 가파른 측면 때문에, 플랫폼면 위에 상승하고, 가로 운동에 대하여 각각의 결합 패드의 영역에 고정점을 형성한다. 받침대의 요구 높이는 플라스틱 재료의 플라스틱 탄성 특성으로부터 도출되며, 실험에 의해 최적화될 수 있다. 적절한 높이 범위는 대략 칩 높이의 1/10 내지 칩 높이 자체에 이른다. 융기식 받침대가 프레임의 제조 중에, 펀치류의 도구를 이용해서 드로잉 또는 프레싱 공정에 의해 형성되고, 그 높이 범위는 캐리어의 재료 두께의 약 1/10 내지 캐리어 자체 두께 사이에 있다. 이들 한계는 융기식 받침대가 너무 낮다면, 그 받침대의 전이(transition)가 충분이 급격해질 수 없다는 사실과, 그 높이가 너무 높으면, 그 측면에서의 재료가 너무 얇아지거나, 심지어 파열될 것이라는 사실로부터 도출된다. 물론, 측면이 가파르게 될수록, 고정점으로서의 융기식 받침대의 작용이 더 좋아지겠지만, 이 또한 사용하는 플라스틱 재료의 특성에 의존한다. 예컨대, 언더에칭, 적절한 플랜징 또는 후속 업세팅에 의해, 90도 이상의 각을 갖는 측면을 형성하는 것도 가능하다. 또한 중요한 것은, 가능하다면, 그 측면의 상위 및 하위 모서리에서의 전이가 작은 반경만 가져야 한다는 것인데, 그렇지 않으면, 융기식 받침대 상의 결합 패드의 분리에 기여하게 되는 수직 성분이 전단 성분에 추가되기 때문이다. 이에 따라, 적어도 45도가 되어야 하는 측면의 경사 및 최적 높이가 관계된다. 고정점 기능에 있어서, 받침대 모두가 결합 용도에 사용되지 않을지라도, 캐리어 장치 상에 많은 수의 융기식 받침대를 구비하는 것이 좋다. 결합 패드없이, 그 자체가 융기된 받침대는, 예컨대 습기가 모세관 형상에 의해 패키지에 침투하여 발생하는 층 분리라는 단점에 대한 적절한 대책이 된다.
융기식 받침대는 캐리어 플랫폼과 평행한 소형 평면을 형성하고, 하나 이상의 결합 패드, 예컨대 스탠드오프 스티치 결합되는 패드를 형성하게 한다. 하나 이상의 결합 패드가 융기식 받침대 상에서 가능하다는 사실은 전술한 다수의 받침대에 대한 요건과 상충되지 않는다. 많은 경우에 있어서, 낮은 저항성은 각각의 패키지 리드와 평행하게 결합함으로써만 달성되고, 관련된 결합선은 가능하다면 짧고 인덕턴스가 낮아야만 한다.
융기식 받침대가 캐리어 플랫폼의 모서리에 배치된다면, 그 받침대는 벤딩오프(bending-off) 또는 폴딩(folding) 장치에 의해, 예컨대 플랫폼의 모서리에 있는 특정 캐리어 영역을 플랜징함으로써 형성될 수 있다. 캐리어 재료의 두께를 고려할 필요없는 또 다른 가능성은 재료의 도포, 예컨대 개별 받침대 상에 납땜, 용접 또는 접착제 부착을 통해 융기식 받침대를 형성하는 것이다.
융기식 받침대가 있음으로써, 또한 캐리어 장치의 선택적 마무리 공정, 예컨대 은이나 금 도금이 용이해진다. 캐리어 플랫폼의 나머지 부분에서의 융기식 받침대의 형태 이탈 때문에, 받침대에 대한 마무리 공정을 한정하는 것이 더 쉬워지고, 그에 따라, 캐리어 장치의 나머지 부분이 자유롭게 된다. 이에, 재료의 절감뿐만 아니라, 플라스틱의 우수한 접착이 달성되는데, 캐리어 표면 상의 산화구리가 재료 마무리 공정에 주로 사용되는 것보다 플라스틱에 더 잘 접착하기 때문이다.
융기식 받침대의 추가 장점은 리드 핑거부 및 캐리어 플랫폼과 칩을 결합하는 과정에서 높이차가 적어진다는 것이다.
본 발명 및 그것의 추가 발전은 첨부하는 도면을 참조한 예시적인 실시예의 추가 설명으로부터 보다 분명해질 것이다.
도 1은 융기식 받침대를 갖는 캐리어 장치의 일부의 단면도이다.
도 2는 다중 결합된 융기식 받침대의 상면도이다.
도 3은 칩과 여러개의 융기식 받침대를 갖는 캐리어 장치의 상면도이다.
도 1은 융기식 받침대(2)를 구비한 캐리어 장치(1)의 일부의 모식적인 단면도이다. 그 단면은 프레임의 제조 중에 펀칭 도구로써 형성된 융기식 받침대(2)를 관통한 것이다. 도시한 예에 있어서, 받침대의 높이(hp), 120㎛는 캐리어의 높이(h), 약 250㎛의 약 1/3이다. 최적 받침대 높이(hp) 범위는 캐리어 장치(1)의 재료 두께(h)의 1/5 내지 2배 사이에 있다. 현재 일반적인 칩 높이인 약 300㎛와 비교할 때, 이것은 이 칩 높이의 1/10 내지 1.5배에 이르는 범위에 대응한다. 다중 결합에 적합하려면, 융기식 받침대는 충분한 길이 및 폭을 가져야만 하는데, 각 패드 직경마다, 필요한 패드 공간에 약 35㎛를 더한 것이 필요하다.
도 2는 8개의 접한 패드(4)를 구비한 융기식 받침대(2)의 상면도이다. 결합 패드(4)와 관련된 결합선(5, 6)은 서로 다른 방향을 나타낸다. 이 융기식 받침대(2)를 이용함으로써, 캐리어 플랫폼(2) 상의 2개의 상이한 칩이 다중 결합에 의해 그 플랫폼에 접속될 수 있다.
도 3은 모식적으로 모노리식 집적 회로를 나타내는 단일 칩(7)에 플랫폼을 제공하는 캐리어 장치(1)의 상면도이다. 10개의 융기식 받침대(2, 2')는 플랫폼의 모서리에 배치되고, 이 받침대들의 배열은 모노리식 집적 회로의 요건에 적합하게 되어 있다. 칩(7)과 융기식 받침대(2)의 접속은 다중 결합에 의해 이루어진다. 동일한 캐리어 장치가 상이한 회로에 이용된다면, 융기식 받침대(2, 2')의 일부가 결합되지 않더라도 불리하지 않다. 반면에, 그러한 미결합 받침대는 추가의 고정점을 나타내어, 본 발명의 기술 사상 내에서 유리하다. 융기식 받침대(2')는 미결합 받침대의 일례이다. 전술한 바와 같이, 미결합 받침대(2')를 사용하는 것은 층분리에 대한 단 하나의 대책이 필요하다면 역시 유리하다. 리드 핑거부(8, 9 또는 10)를 통해 칩(7)의 단일 입력부나 출력부로 그리고 캐리어 플랫폼(1)으로 진행할 수 있는 다양한 결합 접속부 중에, 몇가지만 예시적으로 도시하고 있다.

Claims (10)

  1. 캐리어 장치(1)로서, 모노리식 집적 회로(7)가 캐리어 장치 상으로 부착되고, 상기 캐리어 장치 상에 배열된 스탬핑된(stamped) 받침대(pedestal)들(2, 2')을 구비하고, 상기 스탬핑된 받침대들(2, 2') 중 적어도 하나는 결합선(bonding wire)에 의해 접촉(contact)되지 않는 캐리어 장치에 있어서,
    상기 스탬핑된 받침대들(2, 2')은 상기 캐리어 장치의 양쪽 마주보는 종방향 측면 상에 배열되고,
    상기 스탬핑된 받침대들(2, 2')은 상기 캐리어 장치의 평면에 대해 45도보다 크고 180도보다 작은 각(α)을 갖는 측면을 가지고, 상기 각(α)은 상기 스탬핑된 받침대들(2, 2')의 안쪽으로 이루어지는 것이며,
    상기 스탬핑된 받침대들(2, 2')은 상기 캐리어 장치의 칩 접속 영역 평면에 평행한 평면 표면을 각각 구비하는 것을 특징으로 하는 캐리어 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 스탬핑된 받침대들(2, 2') 각각의 높이(hp)는 상기 캐리어 장치 자체의 높이의 1/10보다 크고 상기 캐리어 장치 자체의 높이보다 작은 것을 특징으로 하는 캐리어 장치.
  5. 제1항 또는 제4항에 있어서, 상기 캐리어 장치(1)는 상기 스탬핑된 받침대들(2, 2')의 영역에서만 은 또는 금 도금으로 마감되는 것을 특징으로 하는 캐리어 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020057006068A 2002-10-09 2003-10-06 모노리식 집적 회로용 캐리어 장치 KR101003061B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10247075.8 2002-10-09
DE10247075A DE10247075A1 (de) 2002-10-09 2002-10-09 Trägereinrichtung für monolithisch integrierte Schaltungen

Publications (2)

Publication Number Publication Date
KR20050053747A KR20050053747A (ko) 2005-06-08
KR101003061B1 true KR101003061B1 (ko) 2010-12-22

Family

ID=32038391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006068A KR101003061B1 (ko) 2002-10-09 2003-10-06 모노리식 집적 회로용 캐리어 장치

Country Status (6)

Country Link
US (1) US20060151772A1 (ko)
EP (1) EP1552558A1 (ko)
JP (1) JP4550580B2 (ko)
KR (1) KR101003061B1 (ko)
DE (1) DE10247075A1 (ko)
WO (1) WO2004036646A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163024A (ja) * 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
WO2001009953A1 (en) 1999-07-30 2001-02-08 Amkor Technology, Inc. Lead frame with downset die pad

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647967Y2 (ko) * 1976-05-11 1981-11-10
JPS59104148A (ja) * 1982-12-06 1984-06-15 Nec Corp 半導体装置
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPS647626A (en) * 1987-06-30 1989-01-11 Nec Corp Semiconductor device
JPH02285665A (ja) * 1989-04-26 1990-11-22 Nec Corp リードフレーム
JPH04107961A (ja) * 1990-08-29 1992-04-09 Sumitomo Metal Mining Co Ltd 多層リードフレーム
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
IT1252197B (it) * 1991-12-12 1995-06-05 Sgs Thomson Microelectronics Dispositivo di protezione di circuiti integrati associati a relativi supporti.
JPH0621132A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
JPH0778926A (ja) * 1993-09-07 1995-03-20 Nec Kyushu Ltd 樹脂封止型半導体装置
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
US6365976B1 (en) * 1999-02-25 2002-04-02 Texas Instruments Incorporated Integrated circuit device with depressions for receiving solder balls and method of fabrication
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163024A (ja) * 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
WO2001009953A1 (en) 1999-07-30 2001-02-08 Amkor Technology, Inc. Lead frame with downset die pad

Also Published As

Publication number Publication date
JP4550580B2 (ja) 2010-09-22
KR20050053747A (ko) 2005-06-08
WO2004036646A1 (de) 2004-04-29
US20060151772A1 (en) 2006-07-13
DE10247075A1 (de) 2004-04-22
JP2006503427A (ja) 2006-01-26
EP1552558A1 (de) 2005-07-13

Similar Documents

Publication Publication Date Title
JP3819576B2 (ja) 半導体装置及びその製造方法
US5844306A (en) Die pad structure for solder bonding
US5539251A (en) Tie bar over chip lead frame design
US20090174054A1 (en) Module with Flat Construction and Method for Placing Components
KR101293685B1 (ko) 반도체 디바이스용 높은 접착 라인 두께
JPH0158864B2 (ko)
KR101003061B1 (ko) 모노리식 집적 회로용 캐리어 장치
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH0797594B2 (ja) 半導体集積回路装置
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
CN111564417A (zh) 一种ic封装结构和ic封装方法
EP1869699A1 (en) Leadframe, coining tool, and method
KR19980064438A (ko) 집적 회로용 극미세 피치 리드 프레임
US6429534B1 (en) Interposer tape for semiconductor package
KR0148883B1 (ko) 이중 와이어 본딩을 이용한 반도체 패키지
JPH05267385A (ja) ワイヤーボンディング装置
KR100229225B1 (ko) 반도체 리드프레임 및 이를 이용한 반도체 패키지 방법
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JPH02127092A (ja) Ｉｃカードモジユール
JPH0669292A (ja) ワイヤーボンディング方法
JPH01231333A (ja) 半導体装置の製造方法
JP4744246B2 (ja) 半導体実装方法
KR960002344Y1 (ko) 반도체 패키지
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
JP2001291736A (ja) ワイヤボンディング用キャピラリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151203

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181206

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 10