JP4550580B2 - モノリシック集積回路用の支持装置 - Google Patents

モノリシック集積回路用の支持装置 Download PDF

Info

Publication number
JP4550580B2
JP4550580B2 JP2004544075A JP2004544075A JP4550580B2 JP 4550580 B2 JP4550580 B2 JP 4550580B2 JP 2004544075 A JP2004544075 A JP 2004544075A JP 2004544075 A JP2004544075 A JP 2004544075A JP 4550580 B2 JP4550580 B2 JP 4550580B2
Authority
JP
Japan
Prior art keywords
support
pedestal
support device
pedestals
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004544075A
Other languages
English (en)
Other versions
JP2006503427A (ja
Inventor
トリコミ、ジョバンニ
シュミット、ミヒャエル
ハウザー、ボルフガング
ロガッラ、マルクス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2006503427A publication Critical patent/JP2006503427A/ja
Application granted granted Critical
Publication of JP4550580B2 publication Critical patent/JP4550580B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明はモノリシック集積回路用の支持装置に関する。
モノリシック集積回路、すなわち、チップを備えた支持装置は、熱可塑性材料のカプセルに収容されている。プラスチックカプセルで包むことはパッケージとして機能し、金属支持装置にボンディングされた導線フィンガは、ボンディングワイヤによりモノリシック集積回路のボンディングパッドに接続され、パッケージ導線を形成する。多くの回路において、通常は接地電位または電源電位であるモノリシック集積回路の基準電位は、可能ならば、均一であって妨害されていないことが必要である。全ての動作条件の下においてこれを可能な最良の方法で達成するために、大部分のモノリシック集積回路はそれらの背面および支持プラットホームにより基準電位に接続されるだけでなく、その回路自身もまた複数の付加的な接続によって支持プラットホームに接続される。これは一般に、チップ表面上のボンディングパッドと支持プラットホームとの間にボンディングワイヤを設けることによって行われる。ボンディングワイヤは一般に金ワイヤであり、このボンディングワイヤを銅の支持プラットホームに良好に接着させるために、銀、金その他の適切な材料の薄い被覆が支持プラットホームに設けられる。
動作において、電力消費率の高い回路はチップ温度が１５０℃以上に到達することが可能であり、一方、非活動状態においては回路の温度はその周囲温度になり、それはたとえば、自動車適用では−４０℃に低下する可能性がある。その結果、個々の材料の間で機械的な応力が生じる。これは、これらの各材料が異なった熱膨張係数を有しているためである。この影響は、モノリシック集積回路の寸法と共に増加する。たとえば、パッケージ、チップ、および支持装置の個々の層の間において剪断力が発生する。モールド材料と支持装置の金属被覆層との間に発生したこれらの剪断力は、とくに危険である。それは、接着力が比較的弱く、また、支持プラットホーム上の金属被覆の熱膨張係数とその上に位置するプラスチックの熱膨張係数が大きく異なっているためである。これは、とくに、支持構造上のボンディングパッドに影響を与える。その結果、多数回の温度サイクル後、プラスチックは被覆表面から剥離するので、相対運動が可能になってしまう。その後、唯一の固定される基準地点は支持プラットホーム上のボンディングパッドであり、それらには当然過度の圧力を加えられ、最終的にはやはり剥がれてしまい、そこの接続は切断される。しかしながら、結果的には、必要とされる均一な基準電位はもはや維持されることができないため、回路が結局完全に故障するまで、その性能は低下を続ける。
したがって、本発明の目的は可能な最も簡単な方法で廉価にこれを改善することである。
この目的は、ボンディングワイヤをチップから直接支持プラットホームに配線するのではなく、この支持プラットホームに接続された一段高くされたペデスタルに配線することにより達成される。このペデスタルはプラットホーム平面より一段高くなっている。それらは、その比較的急峻な側面のために、横方向の動きに関して各ボンディングパッドの領域内において固定される地点を形成する。ペデスタルに必要な高さは、プラスチック材料の可塑弾性（ｐｌａｓｔｏ−ｅｌａｓｔｉｃ）特性から導かれ、実験によって最適化されることができる。適切な高さは、チップの高さのほぼ１／１０からチップ自身の高さまでの範囲内のものである。一段高くされたペデスタルがパンチ工具のようなツールを使用してフレームの製造中にドローイングまたはプレス処理により形成された場合、その高さの範囲は支持体の材料の厚さの約１／１０から支持体自身の厚さまでとなる。これらの制限は、高くされたペデスタルが低過ぎた場合はそれらの転移部が十分に急峻に形成されることができず、また、それらが高過ぎた場合は側面における材料が薄くなり過ぎるか、あるいは断裂することすらあることに起因する。当然ながら、側面がより急峻でれば、それだけ一層固定された地点としての高くされたペデスタルの働きは良くなるが、しかし、これはまた使用されるプラスチック材料の特性に依存する。側面は、たとえば、アンダーエッチング、適切なフランジ形成または後続的なアプセット等を行うことにより９０°より大きい角度で形成されることさえ可能である。また、側面の上端部および下端部におけるト転移部は、可能ならば、小さい半径だけを有するべきであることもまた重要であり、これは、そうでないと、高くされたペデスタル上のボンディングパッドの剥離の一因となる垂直成分が剪断成分に追加されるためである。したがって、側面の最適な高さと、少なくとも４５°であるべきそれらの急峻さは関連している。固定された地点の機能については、全てのペデスタルがボンディングのために使用されなくても、支持装置上に非常に多くのペデスタルを有しているほうがよい。ペデスタル単独の、すなわち、ボンディングパッドを有しない高くされたペデスタルは、たとえば湿度が毛管現象によりパッケージ中に浸透する可能性が生じる剥離の別の欠点に対抗する適切な手段である。
一段高いペデスタルは、支持プラットホームに平行である小さい平面を形成すると共に、２以上の、たとえば離れたステッチボンドを有するパッド等の、ボンディングパッドの形成もまた可能にする。一段高いペデスタル上において２以上のボンディングパッドが形成可能であることは、非常に多数のペデスタルに対する上述の要求と矛盾しない。多くの場合において、低い比抵抗は各パッケージ導線に対する並列なボンディングによってのみ達成され、また、関連したボンディングワイヤは可能な限り短く、かつそのインダクタンスが低くなければならない。
一段高くされたペデスタルが支持プラットホームのエッジ部分に配置された場合、それらはある種の屈曲（ｂｅｎｄｉｎｇ−ｏｆｆ）または折曲げ装置により、たとえば、プラットホームの端部における特定の支持領域をフランジに形成することによって形成されることができる。支持体材料の厚さを考慮する必要のない別の可能性は、材料を分離したペデスタル上に、たとえば、はんだ付けし、溶接し、あるいは接着すること等によって設けることにより一段高くされたペデスタルを形成することである。
高くされたペデスタルの存在はまた、たとえば、銀または金めっき等を行うことによって支持装置の選択的な仕上げを容易にする。一段高くされたペデスタルの形が支持プラットホームの残りのものからはずれているために、支持装置の残りのものがその処理を免れたままにさるように、ペデスタルへの仕上げを制限することが容易である。したがって、材料の節約に加えて、プラスチックの良好な接着が達成される。これは、支持体表面上の酸化銅が一般に使用される仕上げ材料よりはるかに良好にプラスチックに接着するためである。
一段高くされたペデスタルの別の利点は、チップを導線フィンガおよび支持プラットホームにボンディングしているときに高さの差が減少することである。
本発明およびそのさらに発展したものは、例示的な実施形態の以下の説明および添付図面から明らかになるであろう。
図１は、一段高くされたペデスタル2を備えた支持装置1の一部分の概略的な断面図である。この断面は、フレームの製造中にパンチツールによって形成された一段高くされたペデスタル2を通るような断面である。示されている例において、ペデスタルの高さｈｐは１２０マイクロメートルであり、これは、約２５０マイクロメートルである支持体の高さｈの１／３である。ペデスタルの最適な高さｈｐの範囲は、支持装置1の材料の厚さｈのほぼ１／５乃至２倍である。約３００マイクロメートルの現在一般的なチップの高さと比較すると、これは、このチップの高さの１／１０乃至１．５倍の範囲にほぼ一致する。複数のボンディングに適したものであるために、一段高いペデスタルは十分な長さと幅を有していなければならない。これは、各パッド直径に対してほぼ３５マイクロメートルプラス必要なパッド間隔が必要とされるためである。
図２は、８個のボンディングパッド4を備えた一段高いペデスタル2の上面図である。ボンディングパッド4に関連したボンディングワイヤ5および6は、異なった方向をさしている。したがって、この一段高いペデスタル2により、支持プラットホーム1上の２個の異なったチップは多数のボンディングによってその支持プラットホーム1と接続される。
図３は、モノリシック集積回路を概略的に表す単一のチップ7に対してプラットホームを提供する支持装置1の上面図である。１０個の一段高いペデスタル2および2’がプラットホームのエッジ部分に配置されており、それらの配置はモノリシック集積回路の要求に適応されている。チップ7から一段高いペデスタル2への接続は多数のボンディングによって形成される。同じ支持装置が異なった回路に対して使用されているならば、一段高いペデスタル2および2’のいくつかがボンディングされていないことは有害ではない。逆に、このようなボンディングされていないペデスタルは、本発明の目的内において有効である付加的な固定地点を表す。一段高いペデスタル2’は、ボンディングされていないペデスタルの一例である。上述したように、ボンディングされていないペデスタル2’の使用はまた、剥離に対する改善が必要とされる場合にのみ有効である。以上、種々のボンディング接続が導線フィンガ8，9または10を介してチップ7の信号入力または出力ならびに支持プラットホーム1に配線されることが可能であるが、ここではそのうちの数例を示したに過ぎない。
一段高いペデスタルを備えた支持装置の一部分の断面図。 複数ボンディングされている一段高いペデスタルの上面図。 １個のチップと複数の高くされたペデスタルを備えた支持装置の上面図。

Claims (4)

  1. 支持体(1) のチップ接続領域の表面よりも上方に突出して高くされている複数のペデスタル(2,2')がこのチップ接続領域の外側に形成されている支持体(1) を有するモノリシック集積回路用の支持装置において、
    複数の前記ペデスタルの上部表面は支持体(1) のチップ接続領域の表面に平行な平面を有しており、
    前記支持体(1) のチップ接続領域の長手方向の両側にはそれぞれ複数の前記ペデスタル(2,2')が配置されており、
    前記ペデスタル(2,2')の側面(3) が支持体(1) の表面の平面に関して４５°より大きい角度（α）を有しており、
    前記複数のペデスタル(2) の上部表面にはそれぞれボンディング接続部が設けられているが、前記複数のペデスタルの少なくとも１つ(2')の上部表面にはボンディング接続部は設けられていないことを特徴とするモノリシック集積回路用の支持装置。
  2. 前記ペデスタル(2,2')は、ボンディング接続のために機能し、および、または剥離に関連した固定された地点を形成していることを特徴とする請求項１記載の支持装置。
  3. ペデスタル(2、2 ’) の高さ(hp)は、支持体の厚さの１／１０から支持体自身の厚さまでの範囲内であることを特徴とする請求項１または２項記載の支持装置。
  4. 支持装置(1) はボンディング性を良好にするためにペデスタルの領域内のみに対して銀または金による仕上げが行われていることを特徴とする請求項１乃至３のいずれか１項記載の支持装置。
JP2004544075A 2002-10-09 2003-10-06 モノリシック集積回路用の支持装置 Expired - Lifetime JP4550580B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10247075A DE10247075A1 (de) 2002-10-09 2002-10-09 Trägereinrichtung für monolithisch integrierte Schaltungen
PCT/EP2003/011006 WO2004036646A1 (de) 2002-10-09 2003-10-06 Trägereinrichtung für monolithisch integrierte schaltungen

Publications (2)

Publication Number Publication Date
JP2006503427A JP2006503427A (ja) 2006-01-26
JP4550580B2 true JP4550580B2 (ja) 2010-09-22

Family

ID=32038391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004544075A Expired - Lifetime JP4550580B2 (ja) 2002-10-09 2003-10-06 モノリシック集積回路用の支持装置

Country Status (6)

Country Link
US (1) US20060151772A1 (ja)
EP (1) EP1552558A1 (ja)
JP (1) JP4550580B2 (ja)
KR (1) KR101003061B1 (ja)
DE (1) DE10247075A1 (ja)
WO (1) WO2004036646A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602050B2 (en) * 2005-07-18 2009-10-13 Qualcomm Incorporated Integrated circuit packaging
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5647967Y2 (ja) * 1976-05-11 1981-11-10
JPS59104148A (ja) * 1982-12-06 1984-06-15 Nec Corp 半導体装置
JPS63202948A (ja) * 1987-02-18 1988-08-22 Mitsubishi Electric Corp リ−ドフレ−ム
JPS647626A (en) * 1987-06-30 1989-01-11 Nec Corp Semiconductor device
JPH02285665A (ja) * 1989-04-26 1990-11-22 Nec Corp リードフレーム
JPH04107961A (ja) * 1990-08-29 1992-04-09 Sumitomo Metal Mining Co Ltd 多層リードフレーム
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
IT1252197B (it) * 1991-12-12 1995-06-05 Sgs Thomson Microelectronics Dispositivo di protezione di circuiti integrati associati a relativi supporti.
JPH0621132A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp 半導体装置とその製造方法
US5365409A (en) * 1993-02-20 1994-11-15 Vlsi Technology, Inc. Integrated circuit package design having an intermediate die-attach substrate bonded to a leadframe
JPH0778926A (ja) * 1993-09-07 1995-03-20 Nec Kyushu Ltd 樹脂封止型半導体装置
US5859387A (en) * 1996-11-29 1999-01-12 Allegro Microsystems, Inc. Semiconductor device leadframe die attach pad having a raised bond pad
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH11163024A (ja) * 1997-11-28 1999-06-18 Sumitomo Metal Mining Co Ltd 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
US6365976B1 (en) * 1999-02-25 2002-04-02 Texas Instruments Incorporated Integrated circuit device with depressions for receiving solder balls and method of fabrication
WO2001009953A1 (en) 1999-07-30 2001-02-08 Amkor Technology, Inc. Lead frame with downset die pad
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR101003061B1 (ko) 2010-12-22
KR20050053747A (ko) 2005-06-08
EP1552558A1 (de) 2005-07-13
WO2004036646A1 (de) 2004-04-29
DE10247075A1 (de) 2004-04-22
JP2006503427A (ja) 2006-01-26
US20060151772A1 (en) 2006-07-13

Similar Documents

Publication Publication Date Title
US6624059B2 (en) Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond
JP4823089B2 (ja) 積層型半導体装置の製造方法
KR100817076B1 (ko) 와이어 본딩용으로 부분적으로 절연 피복된 금속 와이어 및이를 이용한 반도체 패키지의 와이어 본딩 방법
JP4860128B2 (ja) ワイヤボンディング方法
KR101672053B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2007535820A (ja) 低ループ・ワイヤ・ボンディングのシステムと方法
US20080061450A1 (en) Bonding wire and bond using a bonding wire
US20090174054A1 (en) Module with Flat Construction and Method for Placing Components
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP4550580B2 (ja) モノリシック集積回路用の支持装置
JP2009295988A (ja) 特別に形作られたボンドワイヤを有する半導体装置およびそのような装置を製造するための方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP4629284B2 (ja) 半導体装置およびその製造方法
JP4361828B2 (ja) 樹脂封止型半導体装置
JP2007035863A (ja) 半導体装置
JP2823000B2 (ja) ワイヤボンディング方法
JP2007251065A (ja) セラミック配線基板およびその製造方法
JP2011119563A (ja) ワイヤボンディング方法および半導体装置
JPH10261664A (ja) 半導体素子、突起電極の形成方法およびワイヤボンディング方法
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JP4744246B2 (ja) 半導体実装方法
JP2008171927A (ja) 半導体装置
JPH01231333A (ja) 半導体装置の製造方法
JPH08162598A (ja) 半導体装置
JP2004031451A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4550580

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term