JPH08162598A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08162598A
JPH08162598A JP6302225A JP30222594A JPH08162598A JP H08162598 A JPH08162598 A JP H08162598A JP 6302225 A JP6302225 A JP 6302225A JP 30222594 A JP30222594 A JP 30222594A JP H08162598 A JPH08162598 A JP H08162598A
Authority
JP
Japan
Prior art keywords
lead
inner lead
bonding
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6302225A
Other languages
English (en)
Inventor
Masahiko Hori
将彦 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6302225A priority Critical patent/JPH08162598A/ja
Publication of JPH08162598A publication Critical patent/JPH08162598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は、半導体チップまたは放熱板上に接着
テープを介してリードフレームのインナリードを接着す
るようにしてなる構造の半導体装置において、リードフ
レームのインナリードとボンディングワイヤとの接合性
を十分に確保でき、高密度化に適するようにすることを
最も主要な特徴とする。 【構成】たとえば、半導体チップ１１上に接着テープ１
３を介して接着されるリードフレーム１２の、各インナ
リード１２ａの上面の、ボンディングワイヤ１４との接
合部１２ｄの近傍に凹部１２ｃを形成する。この凹部１
２ｃによって、ボンディング時に、インナリード１２ａ
の先端側が接着テープ１３内へ沈み込まないようにする
ことで、ワイヤ１４とリード１２ａとの接触面積が低下
しないようにする構成となっている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、たとえば半導体チッ
プ上に接着テープを介してリードフレームのインナリー
ドを接着し、そのリードの先端と上記半導体チップの電
極パッドとをボンディングワイヤを用いて接続するよう
にしてなるＬＯＣ（Ｌｅａｄ ＯｎＣｈｉｐ）構造の半
導体装置に関するもので、特に高密度パッケージに使用
されるものである。
【０００２】
【従来の技術】従来、ＬＯＣ構造の半導体装置に用いら
れるリードフレームは、たとえば均一な板厚の金属薄板
をエッチングまたはプレス加工することで、所定のイン
ナリード形状を得るようになっている。したがって、従
来のリードフレームでは、そのフレーム厚とインナリー
ドのリード厚とが同一となっている。
【０００３】さて、ＬＯＣ構造の半導体装置において
は、高密度化にともなって、リードフレームもインナリ
ードの微細なものが用いられる。しかしながら、高密度
化が図られたＬＯＣ構造の半導体装置にあっては、たと
えば図７に示すように、半導体チップ１の電極パッド１
ａに接続されたボンディングワイヤ２をリードフレーム
３のインナリード３ａに接合する際に、キャピラリ（ボ
ンディングツール）４の当接によってインナリード３ａ
の先端が接着テープ５内へ激しく沈み込み、ワイヤ２を
インナリード３ａにうまく接合できないという不具合が
あった。これは、ワイヤ２とインナリード３ａとの接触
面積が減少するためであり、高密度化を進めていく上
で、大きな障害となっている。
【０００４】インナリード３ａの機械的強度を上げるた
め、フレーム厚を厚くすることも考えられるが、この場
合、薄型化には適さないものとなる。このように、ボン
ディングワイヤ２とリードフレーム３のインナリード３
ａとの間の接合性を確保するためには、ある程度、イン
ナリード３ａのリード幅を広くする必要がある。しか
し、このようなリードフレーム３では、今後、ますます
進むと思われる高密度化には十分に対応することができ
ない。
【０００５】
【発明が解決しようとする課題】上記したように、従来
においては、リードフレームのインナリードの微細化
（細リード化）が進と、機械的強度が低下するため、イ
ンナリードとボンディングワイヤとの接合性が悪化する
という問題があった。
【０００６】そこで、この発明は、リードフレームのイ
ンナリードと金属細線との接合性を十分に確保でき、高
密度化に適した半導体装置を提供することを目的として
いる。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明の半導体装置にあっては、半導体部品上
に、接着剤層を介して接着されるリードフレームのイン
ナリードの先端に金属細線を接合するようにしてなるも
のにおいて、前記インナリードの先端の、前記金属細線
が接合される接合部の近傍に切り欠き部を設けた構成と
されている。
【０００８】
【作用】この発明は、上記した手段により、リードフレ
ームのインナリードの先端側が沈み込むのを防ぐことが
可能となるため、金属細線とインナリードとの接触面積
が減少するのを阻止できるようになるものである。
【０００９】
【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、本発明にかかるＬＯＣ（Ｌｅ
ａｄ Ｏｎ Ｃｈｉｐ）構造の半導体装置の概略構成を
示すものである。なお、同図（ａ）は内部を透視して示
す半導体装置の平面図であり、同図（ｂ）は同図（ａ）
のＡ−Ａ線に沿う断面図である。
【００１０】すなわち、この半導体装置は、半導体チッ
プ１１上にリードフレーム１２のインナリード１２ａ側
が接着テープ１３を介して接着されて、ＬＯＣ構造が実
現されている。
【００１１】そして、その接着テープ１３上のインナリ
ード１２ａの各先端と、上記半導体チップ１１の各電極
パッド１１ａとが、それぞれボンディングワイヤ１４を
介して電気的に接続されている。
【００１２】また、上記リードフレーム１２のインナリ
ード１２ａを含む、上記半導体チップ１１の周囲が樹脂
１５によって封止（パッケージング）され、さらに、上
記樹脂１５より延出する、上記リードフレーム１２のア
ウタリード１２ｂ側がそれぞれ所定の形状にフォーミン
グされている。
【００１３】上記半導体チップ１１は、たとえば、その
表面に複数の電極パッド１１ａが設けられ、それぞれの
電極パッド１１ａを除くチップ表面がポリイミド層１１
ｂによって被覆されている。
【００１４】上記リードフレーム１２は、たとえば均一
な板厚の金属薄板を両面エッチング加工して形成される
もので、インナリード１２ａとアウタリード１２ｂとか
らなる複数のリード配線を有している。
【００１５】各リード配線のインナリード１２ａは、た
とえば図２に示すように、その上面の一部に凹部１２ｃ
が形成されている。この凹部１２ｃは、上記リードフレ
ーム１２が金属薄板の両面エッチング加工によって形成
される、いわゆるエッチングフレームの場合、たとえば
金属薄板の片側のみをエッチングするハーフエッチング
により形成される。
【００１６】また、上記凹部１２ｃを形成する位置は、
上記ボンディングワイヤ１４が接合される接合部１２ｄ
の近傍、つまりインナリード１２ａ上の接合部１２ｄを
外れたアウタリード１２ｂ側に設けられる。
【００１７】また、上記凹部１２ｃの深さとしては、そ
の部分のリード厚が、たとえばリードフレーム１２の厚
さ（リード厚）の１／２以下となるように形成される。
凹部１２ｃの形成された上記インナリード１２ａは、そ
のリード厚が部分的に小さくなる（フレーム厚よりも薄
くなる）。したがって、インナリード１２ａの先端の動
きを自由なものとし、ワイヤボンディング時にかかる力
を接合部１２ｄの全体で受け止めることが可能となる。
【００１８】なお、上記インナリード１２ａの、たとえ
ば上記接合部１２ｄの上面には、表面処理として、１０
μｍ以下の厚さで銀（Ａｇ）メッキ１２ｅが施されてい
る。また、上記接合部１２ｄの反面、つまり上記インナ
リード１２ａの下面には、その平坦性を損なわせ、ワイ
ヤボンディング時に加えられる超音波の伝達性を向上さ
せる目的で、多数の細かな凹凸１２ｆが設けられてい
る。この凹凸１２ｆは、たとえばガスのイオン（電子）
をインナリード１２ａの下面にぶつけることで、簡単に
形成できる。
【００１９】一方、リードフレーム１２のアウタリード
１２ｂ側は、各リード配線の相互が接続されて一体的に
形成されており、樹脂１５による封止（パッケージン
グ）の後に所定の形状にフォーミングされるとともに、
アウタリード１２ｂごとに切り離される。
【００２０】次に、上記したＬＯＣ構造の半導体装置に
おける製造プロセスの要部について説明する。図３は、
上記リードフレーム１２のインナリード１２ａにボンデ
ィングワイヤ１４を接合する際の、ワイヤボンディング
動作を示すものである。
【００２１】上記半導体チップ１１の各電極パッド１１
ａと、そのチップ１１上のポリイミド層１１ｂに接着テ
ープ１３を介して接着された、上記リードフレーム１２
の各インナリード１２ａとを、ボンディングワイヤ１４
を用いて個々に接続するワイヤボンディングは、まず、
上記ワイヤ１４を接合する上記電極パッド１１ａの１つ
にキャピラリ（ボンディングツール）２１が対応され
る。そして、そのパッド１１ａに、キャピラリ２１の先
端より供給されるボンディングワイヤ１４の一端が熱圧
着などにより接合される。
【００２２】続いて、上記電極パッド１１ａに対応す
る、上記リードフレーム１２のインナリード１２ａ上
に、上記キャピラリ２１が所定の軌跡を辿りながら移動
される。そして、キャピラリ２１より所定長のボンディ
ングワイヤ１４が送り出されたところで、上記ワイヤ１
４の中途部分が上記インナリード１２ａの接合部１２ｄ
上に押し付けられる。
【００２３】この状態で、上記キャピラリ２１の作用に
より、上記ワイヤ１４が上記インナリード１２ａの接合
部１２ｄ上のＡｇメッキ１２ｅに熱圧着などにより接合
されるとともに、切断される。
【００２４】たとえば、加熱された上記インナリード１
２ａの接合部１２ｄに、上記キャピラリ２１によって、
超音波による振動を加えつつ上記ワイヤ１４が所定の加
重により押し付けられる。そして、所定時間経過の後、
上記キャピラリ２１を引き上げることにより、ワイヤ１
４は接合部１２ｄ上のＡｇメッキ１２ｅに接合されて、
その接合部分より切断される。
【００２５】このとき、上記キャピラリ２１による加重
により、上記インナリード１２ａは接合部１２ｄの全体
が、その下の接着テープ１３内に沈み込む。すなわち、
上記インナリード１２ａは、その上面に形成された凹部
１２ｃの存在により、上記接合部１２ｄがインナリード
１２ａの先端側にではなく、ややアウタリード１２ｂ側
に沈むようになる。このため、仮に激しく沈み込んだと
しても、ボンディングワイヤ１４とインナリード１２ａ
との接触面積が減少することがない。したがって、ワイ
ヤ長を短くするためにインナリード１２ａのより先端に
ボンディングワイヤ１４を接合する場合においても、イ
ンナリード１２ａとボンディングワイヤ１４との接合性
が悪化するのを防止できる。
【００２６】こうして、上記半導体チップ１１の各電極
パッド１１ａと上記リードフレーム１２の各インナリー
ド１２ａとが、上記ボンディングワイヤ１４を介してそ
れぞれ電気的に接続される。
【００２７】このような構造によれば、インナリード１
２ａの太さにかかわらず、常にインナリード１２ａとボ
ンディングワイヤ１４との接触面積を大きくとることが
可能となり、安定した接合品質を確保できるようにな
る。
【００２８】上記したように、リードフレームのインナ
リードの先端側が沈み込むのを防ぐことができるように
している。すなわち、インナリードの先端にボンディン
グワイヤを接合する際に、インナリードの上記ワイヤと
の接合部がアウタリード側に沈むようにしている。これ
により、ボンディングワイヤとインナリードとの接触面
積が減少するのを阻止できるようになるため、インナリ
ードとボンディングワイヤとの接合性が悪化するのを防
止することが可能となる。したがって、リードフレーム
の細リード化がなされたとしても十分な接合性を確保で
きるようになり、半導体装置の高密度化および薄型化に
十分に対応できるようになるものである。
【００２９】また、封止の際に、インナリードに設けら
れた凹部に樹脂が入り込むことにより、リードの引き抜
きに対する強度をも向上し得る。さらには、インナリー
ドの下面に凹凸を設けることによって、接合の際に超音
波が有効に伝達されるようになるため、高い接合性を達
成できる。
【００３０】なお、上記実施例においては、インナリー
ドの上面に凹部を形成するようにした場合について説明
したが、これに限らず、たとえば図４に示すように、接
合の際にインナリード１２ａの上面がほぼ水平となるよ
うに段差１２ｇを形成することによっても同様な効果が
期待できる。
【００３１】また、インナリードに形成される凹部は、
インナリードの上面に設ける場合に限らず、たとえば図
５に示すように、凹部１２ｃはインナリード１２ａの下
面に設けるようにすることも可能である。
【００３２】また、ＬＯＣ構造の半導体装置に限らず、
たとえば図６に示すように、半導体チップ１１が搭載さ
れる放熱板３１に接着テープ１３を介してリードフレー
ム１２のインナリード１２ａを接着するようにしてなる
半導体装置（たとえば、ヒートスプレッタ付きＱｕａｄ
Ｆｌａｔ Ｐａｃｋａｇｅ）などにも同様に適用でき
る。
【００３３】さらに、いずれの実施例においても、リー
ドフレームとしては、金属薄板をエッチング加工するこ
とにより所定のリード形状を得るようにしてなるエッチ
ングフレームの他、たとえば部分的に積層数を変えるこ
とによって凹部を形成してなる積層フレームを用いるこ
とも可能である。その他、この発明の要旨を変えない範
囲において、種々変形実施可能なことは勿論である。
【００３４】
【発明の効果】以上、詳述したようにこの発明によれ
ば、リードフレームのインナリードと金属細線との接合
性を十分に確保でき、高密度化に適した半導体装置を提
供できる。
【図面の簡単な説明】
【図１】この発明の一実施例にかかるＬＯＣ構造の半導
体装置の概略を示す構成図。
【図２】同じく、リードフレームのインナリードの構成
を概略的に示す斜視図。
【図３】同じく、ワイヤボンディング動作を説明するた
めに示す要部の断面図。
【図４】リードフレームのインナリードの他の構成例を
説明するために示す要部の断面図。
【図５】同じく、リードフレームのインナリードの別の
構成例を説明するために示す要部の断面図。
【図６】この発明の他の実施例にかかる半導体装置の概
略を示す構成図。
【図７】従来技術とその問題点を説明するためにワイヤ
ボンディング動作を示す要部の断面図。
【符号の説明】
１１…半導体チップ（半導体部品）、１２…リードフレ
ーム、１２ａ…インナリード、１２ｂ…アウタリード、
１２ｃ…凹部（切り欠き部）、１２ｄ…接合部、１２ｅ
…Ａｇメッキ、１２ｆ…凹凸、１２ｇ…段差、１３…接
着テープ（接着剤層）、１４…ボンディングワイヤ（金
属細線）、１５…樹脂、２１…キャピラリ、３１…放熱
板（半導体部品）。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体部品上に、接着剤層を介して接着
    されるリードフレームのインナリードの先端に金属細線
    を接合するようにしてなる半導体装置において、 前記インナリードの先端の、前記金属細線が接合される
    接合部の近傍に切り欠き部を設けたことを特徴とする半
    導体装置。
  2. 【請求項２】 前記切り欠き部は、前記インナリードの
    先端の前記接合部を外れた位置に設けられることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記切り欠き部は、前記インナリードの
    上面または下面の少なくとも一方に設けられることを特
    徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記インナリードは、その下面の、前記
    接合部の反面に細かな凹凸が設けられていることを特徴
    とする請求項１に記載の半導体装置。
JP6302225A 1994-12-06 1994-12-06 半導体装置 Pending JPH08162598A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6302225A JPH08162598A (ja) 1994-12-06 1994-12-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6302225A JPH08162598A (ja) 1994-12-06 1994-12-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH08162598A true JPH08162598A (ja) 1996-06-21

Family

ID=17906458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6302225A Pending JPH08162598A (ja) 1994-12-06 1994-12-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH08162598A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215169B1 (en) 1998-05-15 2001-04-10 Nec Corporation Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
JP2010073830A (ja) * 2008-09-17 2010-04-02 Sumitomo Metal Mining Co Ltd リードフレーム及びリードフレームの製造方法

Similar Documents

Publication Publication Date Title
US7863107B2 (en) Semiconductor device and manufacturing method of the same
JP2001110986A (ja) マルチチップパッケージ構造をもつ電力素子及びその製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
JP2001110946A (ja) 電子デバイスおよびその製造方法
JP4984552B2 (ja) 半導体装置の製造方法
JPH08162598A (ja) 半導体装置
JP2908350B2 (ja) 半導体装置
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0653271A (ja) 半導体装置のワイヤーボンディング方法
JPH04155854A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH02114545A (ja) ワイヤボンディング接続方法
JPH11354569A (ja) ワイヤボンディング方法および装置ならびに半導体装置の製造方法
JPH05326601A (ja) ワイヤボンディング方法
JPH0529404A (ja) Ａｌ配線リードのボンデイング用ツール
JP3233194B2 (ja) ワイヤボンディング方法
JP4550580B2 (ja) モノリシック集積回路用の支持装置
JPH09326463A (ja) 樹脂封止型半導体装置
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JP3796943B2 (ja) ワイヤボンディング装置及びワイヤボンディング方法
JP2001085475A (ja) テープフィルム及び半導体パッケージ
JP2848344B2 (ja) 半導体装置および半導体装置の製造方法
JPH0778918A (ja) 半導体装置
JP2002016210A (ja) 半導体装置
JP2004207291A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008218703A (ja) 半導体装置及びその製造方法