DE102017116574A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102017116574A1
DE102017116574A1 DE102017116574.6A DE102017116574A DE102017116574A1 DE 102017116574 A1 DE102017116574 A1 DE 102017116574A1 DE 102017116574 A DE102017116574 A DE 102017116574A DE 102017116574 A1 DE102017116574 A1 DE 102017116574A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
hard material
bondpad
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017116574.6A
Other languages
English (en)
Inventor
Josef-Georg Bauer
Oliver Humbel
Kamil Karlovsky
Philipp Sebastian Koch
Volodymyr Komarnitskyy
Hans Millonig
Mathias Plappert
Falko Preller
Heinz Untermoser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017116574.6A priority Critical patent/DE102017116574A1/de
Publication of DE102017116574A1 publication Critical patent/DE102017116574A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0382—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05559—Shape in side view non conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05679—Niobium [Nb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0568—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05683—Rhenium [Re] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45164—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45169—Platinum (Pt) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiterbauelements umfasst Bilden einer Bondpadmaterialschicht mit einer Reliefoberfläche, die eine Vertiefung zwischen Erhöhungen umfasst. Das Verfahren umfasst Abscheiden eines Hartmaterials in der Vertiefung. Ferner umfasst das Verfahren Abscheiden einer homogenen Schicht auf einer an den Erhöhungen durch die Bondpadmaterialschicht und an der Vertiefung durch das Hartmaterial gebildeten Abscheidungsfläche. Ein Halbleiter-Die einen aktiven Bereich, der eine Schaltungsstrukturschicht mit einer Reliefkontur, die einer anderen Materialschicht oben auf der Strukturschicht zugekehrt ist, umfasst. Die Reliefkontur umfasst eine Vertiefung zwischen Erhöhungen. Ein Grund der Vertiefung ist durch ein Hartmaterial bedeckt.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Offenbarung betreffen allgemein das Gebiet der Halbleiterbauelemente. Insbesondere betreffen Ausführungsformen der Offenbarung Techniken, Strukturen und Konfigurationen von Bondpads in Halbleiter-Dies.
  • HINTERGRUND
  • Halbleiterbauelemente, insbesondere Halbleiter-Dies, erfordern hochgenaue elektrische oder leitende Verbindungen mit externen Schaltungen oder Halbleiterpackages. Solche Verbindungen werden in der Regel durch Verwendung von Bonddrähten bereitgestellt. Zur Kopplung des Bonddrahts mit dem Halbleiter-Die oder -package sind Bondpads über ein Substrat ausgebildet. Die Bondpads gewährleisten Zugang zu den dem Die oder Package zugeordneten Schaltungsanordnungen. Die Bonddrähte sind im Allgemeinen unter Verwendung von Drahtbondtechniken, wie zum Beispiel Kugelbonden, Keilbonden, nachgiebiges Bonden oder dergleichen mit den Bondpads gekoppelt. Solche Techniken verwenden in der Regel eine Kombination aus einer mechanischen Kraft, Ultraschallenergie und Wärmeenergie zur Bildung von Drahbonds.
  • Während des Vorgangs der Bildung solcher Drahbonds können die mechanische Kraft, die Ultraschallenergie und die Wärmeenergie, die zugeführt werden, dem Halbleiterbauelement abträglich sein. Die hohen mechanischen Kräfte können Druck auf das Halbleiterbauelement erzeugen, wodurch das Bondpad verformt werden kann und die Gefahr einer Beschädigung der darunterliegenden Schaltung und Struktur besteht. Die während des Drahtbondvorgangs zugeführte Wärmeenergie kann eine übermäßige Erwärmung verursachen, wodurch dem Halbleiterbauelement Schaden zugefügt werden kann.
  • Ferner können solche Probleme auch beim Prüfen der Bondpads und Verbindungen entstehen. Während solch einer Prüfung muss in der Regel eine Testsondennadel Kräfte ausüben, die das Bondpad beschädigen können oder Teile der Bondpadfläche verschieben können. In einigen Fällen können diese angelegten Kräfte das Bondpad deformieren und sich zu unteren Schichten des Halbleiterbauelements ausbreiten und somit eine Beschädigung der darunterliegenden Schaltung und Struktur verursachen.
  • Ein anderes bestehendes Problem betrifft das Erfordernis der Bildung einer planarisierten Passivierungsschicht. In der Regel weisen die Bondpads eine hohe nicht planare Oberflächentopographie auf. In solch einem Fall ist das Wachstum der Passivierungsschicht möglicherweise nicht fehlerfrei und es können sich mit der Topographie in Verbindung stehende Fehler einschleichen.
  • Vorherige Lösungen für die obigen Probleme umfassen Bedecken des Bondpads mit einer speziellen Materialschicht. Es wird eine Schutzschicht aus einem leitenden Material, zum Beispiel Nickel-Phosphor (NiP), über das Bondpad gebildet, die für Stabilität sorgt und das Bondpad vor einer unnötigen mechanischen oder thermischen Beeinträchtigung schützt. Solche Lösungen sind jedoch mit mehreren Nachteilen behaftet. Die leitenden Materialschutzschichten sind in der Regel spröde und neigen zu Rissbildung unter mechanischer Belastung. Ferner tolerieren solche Schichten in der Regel keine höheren Temperaturen. Die speziellen Materialschutzschichten erfordern in der Regel zusätzliche hochentwickelte Maschinen und Prozesse, wodurch die Gesamtherstellungskosten erhöht werden.
  • Somit ist eine verbesserte Anordnung zur Bildung von Halbleiterbauelementen erforderlich.
  • KURZFASSUNG
  • Folgendes stellt eine vereinfachte Kurzfassung zur Bereitstellung eines grundlegenden Verständnisses eines oder mehr der Aspekte der Erfindung dar. Diese Kurzfassung ist keine umfassende Übersicht der Erfindung und soll weder Schlüssel- oder kritische Elemente der Erfindung identifizieren noch den Schutzumfang letzterer skizzieren. Stattdessen liegt der Hauptzweck der Kurzfassung darin, einige Konzepte der Erfindung in vereinfachter Form als Einleitung zu der detaillierteren Beschreibung, die später dargeboten wird, vorzustellen.
  • Es werden hierin Techniken beschrieben, die zum Beispiel bei elektrischen Schaltungen nützlich sein können, welche ein diskretes Element, ein MEMS-Bauelement (MEMS - micro electrical mechanical system / mikroelektromechanisches System), eine integrierte Schaltung oder dergleichen enthalten können. Hierin offenbarte Ausführungsformen umfassen ein Bauelement, ein Verfahren und eine Vorrichtung.
  • Bei einer Ausführungsform der Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements offenbart. Das Verfahren umfasst Bilden einer Bondpadmaterialschicht mit einer Reliefoberfläche, die eine Vertiefung zwischen Erhöhungen umfasst, und Abscheiden eines Hartmaterials in der Vertiefung.
  • Bei einer anderen Ausführungsform der Erfindung umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements Abscheiden eines Hartmaterials in einer Vertiefung einer Bondpadmaterialschicht. Ferner umfasst das Verfahren Abscheiden einer homogenen Schicht auf die durch die Bondpadmaterialschicht und das Hartmaterial gebildete Oberfläche.
  • Bei noch einer anderen Ausführungsform der Erfindung wird ein Halbleiter-Die offenbart, das eine Schaltungsstrukturschicht mit einer Vertiefung zwischen Erhöhungen umfasst, wobei ein Grund der Vertiefung durch ein Hartmaterial bedeckt ist.
  • Die unabhängigen Ansprüche definieren die Erfindung in verschiedenen Aspekten. Die abhängigen Ansprüche geben ausgewählte Elemente von Ausführungsformen gemäß der Erfindung in verschiedenen Aspekten an.
  • Diese Kurzfassung wird mit dem Verständnis vorgelegt, dass sie nicht zur Interpretation oder Einschränkung des Schutzumfangs oder der Bedeutung der Ansprüche verwendet wird. Diese Kurzfassung soll weder Schlüsselmerkmale oder wesentliche Merkmale des beanspruchten Erfindungsgegenstands identifizieren, noch soll sie als eine Hilfe bei der Bestimmung des Schutzumfangs des beanspruchten Erfindungsgegenstands verwendet werden. Andere Verfahren, Vorrichtungen und Systeme werden auch offenbart. Der Fachmann erkennt bei Lektüre der folgenden detaillierten Beschreibung und bei Durchsicht der beigefügten Zeichnungen zusätzliche Merkmale und Vorteile.
  • Figurenliste
  • Unten werden unter Bezugnahme auf die Zeichnungen Ausführungsformen gemäß dem beanspruchten Erfindungsgegenstand beschrieben. Die detaillierte Beschreibung bezieht sich auf die beigefügten Figuren. In sämtlichen Zeichnungen können die gleichen Zahlen für den Verweis auf gleiche Merkmale und Komponenten verwendet werden. Wie hierin verwendet, beziehen sich in der gesamten Beschreibung gleiche Begriffe auf gleiche Elemente. Es sei darauf hingewiesen, dass Ansichten von Ausführungsbeispielen lediglich der Veranschaulichung ausgewählter Merkmale der Ausführungsform dienen. Die Ansichten stellen qualitativ beispielhafte Merkmale einiger Ausführungsformen dar und sollten deshalb nicht als maßstabsgetreu gezeichnet interpretiert werden.
    • 1 ist eine Darstellung, die eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen schematisch zeigt.
    • 2 ist eine Darstellung, die eine Querschnittsansicht eines Halbleiterwafers mit einer Bondpadmetallschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 3 ist eine Darstellung, die eine Querschnittsansicht des Halbleiterwafers von 2 nach Abscheidung einer Hartmaterialschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 4 ist eine Darstellung, die eine Querschnittsansicht des Halbleiterwafers von 3 nach Abscheidung einer Schutzschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 5 ist eine Darstellung, die eine Querschnittsansicht des Halbleiterwafers von 4 nach Entwicklung einer gemusterten Fotolackschutzschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 6 ist eine Darstellung, die eine Querschnittsansicht des Halbleiterwafers von 5, nachdem er einem Ätzprozess unterzogen wurde, gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 7 ist eine Darstellung, die eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 8 ist eine Darstellung, die eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
    • 9 ist ein Flussdiagramm, das einen Prozess der Herstellung eines Halbleiter-Dies mit einer drahtgebondeten Verbindung gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Es werden zu Erläuterungszwecken zahlreiche spezielle Einzelheiten dargelegt, um ein eingehendes Verständnis des beanspruchten Erfindungsgegenstands zu gewährleisten. Es kann jedoch offensichtlich sein, dass der beanspruchte Erfindungsgegenstand ohne diese speziellen Einzelheiten ausgeübt werden kann. Des Weiteren werden in einigen Fällen wohlbekannte Merkmale weggelassen oder vereinfacht, um die Beschreibung und die beispielhaften Implementierungen zu verdeutlichen. In einigen anderen Fällen sind wohlbekannte Merkmale oder Einheiten oder Schaltungen in Blockdiagrammform gezeigt worden, um eine Überladung aufgrund von unnötiger detaillierter Ausführung zu vermeiden.
  • Es wird nunmehr auf die Zeichnungen verwiesen, um die vorliegende Erfindung ausführlich zu beschreiben. Die Implementierungen hierin werden anhand von Ausführungsbeispielen beschrieben. Es sollte jedoch auf der Hand liegen, dass einzelne Aspekte der Implementierungen getrennt beansprucht werden können und eines oder mehr der Merkmale der verschiedenen Ausführungsformen kombiniert werden können.
  • 1 ist eine Darstellung, die ein Halbleiterbauelement gemäß einigen Ausführungsformen schematisch zeigt. Das Halbleiterbauelement 100 kann ein Halbleiter-Die sein. Wie in 1 gezeigt, umfasst das Halbleiterbauelement 100 eine Substratschicht 101 und mindestens eine erhabene Struktur 102. Das Bauelement 100 kann auch eine Bondpadmetallschicht 103 umfassen. Ferner kann das Halbleiterbauelement 100 eine Hartmaterialschicht 104 umfassen. Das Halbleiterbauelement 100 kann auch eine homogene Schicht 105 umfassen.
  • Wie in 1 weiter gezeigt, kann die Bondpadmetallschicht 103 eine Schicht mit hoher Topographie sein, die mindestens eine Vertiefung 106 zwischen mehreren Erhöhungen 107 aufweist. Die Hartmaterialschicht 104 kann in der Vertiefung 106 zwischen den mehreren Erhöhungen 107 der Bondpadmetallschicht 103 abgeschieden sein. Mindestens eine Wirkung kann darin bestehen, dass die Hartmaterialschicht 104 die mechanischen und thermischen Belastungen während eines Drahtbond- oder Prüfvorgangs zumindest teilweise aufnehmen kann. Eine andere Wirkung kann darin bestehen, dass die hohe Topographie der Bondpadmetallschicht 103 reduziert werden kann, was zu einer bzw. einem im Wesentlichen fehlerfreien und planarisierten homogenen Schichtabscheidung oder -wachstum führen kann.
  • Unten werden unter Bezugnahme auf 9 und die 2 bis 8 ausgewählte Schritte des Herstellungsprozesses gemäß einigen Implementierungen beschrieben. Insbesondere ist 9 ein Flussdiagramm, das ausgewählte Schritte eines Prozesses zur Herstellung beispielsweise des Halbleiterbauelements mit einer drahtgebondeten Verbindung gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch darstellt. Die 2 bis 8 stellen schematisch das Verfahren zur Herstellung eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Erfindung dar, indem Querschnittsansichten eines Halbleiterbauelementhalbfertigprodukts bei verschiedenen Schritten während des Herstellungsprozesses gezeigt werden.
  • Bei S910 wird ein Halbleiterwafer bereitgestellt. Bei einigen Ausführungsformen umfasst der Halbleiterwafer Bauelementstrukturen. Zum Beispiel können die Bauelementstrukturen ein diskretes Element, ein MEMS-Bauelement, eine integrierte Schaltung oder dergleichen enthalten oder einen Teil davon bilden.
  • 2 zeigt schematisch einen Halbleiterwafer 200 mit einer Bondpadmetallschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung. Wie in 2 gezeigt, umfasst der Halbleiterwafer 200 eine Halbleitersubstratschicht 201. Die Halbleitersubstratschicht 201 kann aus einem Halbleitermaterial, wie zum Beispiel Silizium, Siliziumgermanium, Galliumarsenid, Indiumphosphid, irgendeiner Kombination oder Verbindung daraus oder dergleichen, gebildet sein.
  • Bei einigen Ausführungsformen umfasst Halbleiterwafer 201 Bauelementstrukturen. Insbesondere kann die Halbleitersubstratschicht 201 mindestens eine davon vorragende erhabene Struktur 203 aufweisen. Die erhabene Struktur 203 kann aus Silizium, kristallinem oder monokristallinem Silizium, Germanium, dem gleichen Halbleitermaterial wie die Substratschicht 201, irgendeiner Kombination oder Verbindung daraus oder dergleichen gebildet sein. Die erhabene Struktur 203 kann unter Verwendung von Techniken, wie zum Beispiel selektivem epitaxialem Wachstum, Abscheidung aus der Dampfphase, galvanische Abscheidung oder dergleichen, auf der Halbleitersubstratschicht 201 aufgewachsen werden. Bei einigen Ausführungsformen können die Bauelementstrukturen ein diskretes Element, ein MEMS-Bauelement, eine integrierte Schaltung oder dergleichen enthalten oder einen Teil davon bilden. Zum Beispiel enthält die erhabene Struktur ein(e)/eines oder mehr von einem Schaltungselement, wie zum Beispiel einer Leiterbahn, einem Transistor, einem Kondensator, einen Induktor und/oder einem elektromechanischen Bauelement, wie zum Beispiel einem Drucksensor, einem Beschleunigungssensor und dergleichen.
  • Bei S920 wird über .den Halbleiterbauelementstrukturen eine Schicht mit hoher Topographie gebildet. Bei einigen Ausführungsformen wird eine Bondpadmetallschicht 202 zur Bildung der Schicht mit hoher Topographie bereitgestellt. Die Bondpadmetallschicht 202 kann aus einem leitenden Material, wie zum Beispiel Gold, Kupfer, Aluminium, Silizium, Platin, einer Aluminium-Kupfer-Legierung, einer Aluminium-Silizium-Legierung, Nickel (Ni) goldbeschichtetem Palladium, irgendeiner Kombination oder Verbindung daraus oder dergleichen, gebildet sein. Die Bondpadmetallschicht 202 kann eine nicht planare, konturierte Reliefoberfläche aufweisen. Ferner kann die Bondpadmetallschicht 202 konformal über die Halbleitersubstratschicht 201 und die mindestens eine erhabene Struktur 203 ausgebildet sein. Die konturierte Reliefoberfläche der Bondpadmetallschicht 202 kann mindestens eine Vertiefung 204 zwischen mehreren Erhöhungen 205 aufweisen. Bei S930 wird bei einigen Implementierungen eine Hartmaterialschicht 301 auf einer Reliefoberfläche der Schicht mit hoher Topographie abgeschieden. 3 zeigt schematisch den Halbleiterwafer von 2 nach der Abscheidung der Hartmaterialschicht 301 gemäß einigen Ausführungsformen der vorliegenden Erfindung. Bei einigen Ausführungsformen umfasst die Hartmaterialschicht 301 gegenüber Druck, Spannung, Wärme und anderen Belastungen außergewöhnlich widerstandsfähige Metalle oder besteht sogar daraus. Das Material weist zum Beispiel bei Raumtemperatur eine große Härte auf und kann einen Schmelzpunkt von über 2000 °C aufweisen. Die Hartmaterialschicht 301 kann ein aus einer aus Oxid, Nitrid, Oxinitrid und irgendeiner Kombination daraus bestehenden Gruppe ausgewähltes Material umfassen. Ferner kann das Material der Hartmaterialschicht 301 aus hochschmelzenden Metallen oder Verbindungen aus hochschmelzenden Metallen ausgewählt sein. Bei einigen Ausführungsformen der Erfindung kann das Material der Hartmaterialschicht 301 zum Beispiel Nickel, Niob, Molybdän, Wolfram, Kupfer, Titan, Tantal, Platin Molybdän-Disilizid, Wolfram-Disilizid, Kupfer-Silizium, Titan-Silizium, Platin-Silizium, Titan-Nitrid, Nickel-Phosphor, Nickel-Bor und Rhenium und jegliche Kombination oder Verbindung daraus oder dergleichen sein. Der Einfachheit halber wird die Hartmaterialschicht 301 als eine einzige Schicht gezeigt. Die Hartmaterialschicht 301 kann jedoch auch aus mehreren Schichten gebildet sein, ohne von dem Schutzumfang der Erfindung abzuweichen. Die Hartmaterialschicht 301 kann eine nicht planare Schicht mit hoher Topographie sein. Ferner kann die Hartmaterialschicht 301 konformal über die konturierte Reliefoberfläche der Bondpadmetallschicht 202 gebildet sein.
  • Ein Bondpadmaterial kann eine herkömmliche Festigkeit aufweisen, die unter Verwendung einer ingenieurtechnischen Belastungsmesstechnik gemessen wird. Zum Beispiel kann eine Aluminiumlegierung eine Festigkeit von 200 MPa aufweisen. Eine Festigkeit des Hartmaterials kann dagegen bei einigen Implementierungen RS = 500 [MPa] oder höher sein. Zum Beispiel kann ein unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung abgeschiedenes Oxid eine Druckfestigkeit von ca. 8 GPa aufweisen. In einem anderen Beispiel kann ein unter Verwendung einer plasmaunterstützten chemischen Gasphasenabscheidung abgeschiedenes Nitrid eine Druckfestigkeit von ca. 25 GPa aufweisen.
  • Bei S940 wird über der Hartmaterialschicht 301 eine Schutzschicht 401 gebildet. 4 zeigt schematisch den Halbleiterwafer von 3 nach der Abscheidung der Schutzschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die Schutzschicht 401 kann konformal zu der Hartmaterialschicht 301 sein.
  • Bei S950 wird bei einigen Implementierungen ein Muster in der Schutzschicht 401 ausgebildet. Gemäß einigen Ausführungsformen der Erfindung kann die Schutzschicht 401 eine gemusterte Fotolackschutzschicht sein. Die gemusterte Fotolackschutzschicht kann zum Beispiel aus einem lichtempfindlichen Material gebildet werden. Das lichtempfindliche Material kann ein positiv arbeitendes lichtempfindliches Material oder ein negativ arbeitendes lichtempfindliches Material sein.
  • Die gemusterte Fotolackschutzschicht 401 in 4 wird unter Verwendung von Techniken, wie zum Beispiel Fotolithographie, entwickelt, die selektive Beaufschlagung der Fotolackschicht 401 mit Lichtstrahlung einsetzen. Demgemäß wird die Schutzschicht 401 bei einigen Ausführungsformen mit Strahlung beaufschlagt, um ausgewählte Teile der Schutzschicht 401 zur Bildung eines Musters zu Härten. Die Entwicklung der gemusterten Fotolackschutzschicht 401 wird so gesteuert, dass die entwickelte Fotolackschicht 501 in der Vertiefung 502 der Hartmaterialschicht 301 bleibt. Mindestens eine Wirkung kann darin bestehen, dass die in der Vertiefung 204 der Bondpadmetallschicht 202 abgeschiedene Hartmaterialschicht 301 durch die entwickelte Fotolackschicht 501 bedeckt wird und einem Ätzprozess standhält.
  • 5 zeigt schematisch den Halbleiterwafer von 4 nach Entwicklung der gemusterten Fotolackschutzschicht gemäß einigen Ausführungsformen der vorliegenden Erfindung. Wie in 5 gezeigt, bilden einige Teile der Hartmaterialschicht 301, insbesondere an den Erhöhungen, einen Teil einer Oberseite des Halbleiterwafers. Somit umfasst die Oberseite des Halbleiterwafers Erhöhungen der Hartmaterialschicht 301 und Musterteile der entwickelten Fotolackschicht 502.
  • Bei S960 wird der Halbleiterwafer geätzt. Die Oberseite des Halbleiterwafers wird unter Verwendung eines Ätzmittels in einem geeigneten Prozess, wie zum Beispiel Plasmaätzen, reaktivem Ionenätzen oder dergleichen, geätzt. In dem Ätzprozess ätzt das Ätzmittel dort, wo die Erhöhungen 305 der Hartmaterialschicht 301 mit dem Ätzmittel beaufschlagt werden, die Erhöhungen 305 der Hartmaterialschicht 301 weg. Wo Schutz durch die entwickelte Fotolackschicht 501 besteht, bleiben die Vertiefungen der in der Vertiefung 204 der Bondpadmetallschicht 202 abgeschiedenen Hartmaterialschicht 301 aufgrund der entwickelten Fotolackschicht 501 während des Ätzprozesses jedoch intakt.
  • 6 zeigt schematisch den Halbleiterwafer von 5, nachdem er einem Ätzprozess unterzogen wurde, gemäß einigen Ausführungsformen der vorliegenden Erfindung. Wie in 6 gezeigt, bleibt das verbleibende harte Material 601 nach dem Ätzprozess in der Vertiefung 204 der Bondpadmetallschicht 202 abgeschieden.
  • 7 zeigt schematisch ein Halbleiterbauelement gemäß einigen Ausführungsformen der vorliegenden Erfindung. Das Halbleiterbauelement 700 kann ein Halbleiter-Die sein. Das Halbleiterbauelement 700 umfasst eine Substratschicht 701 mit mindestens einer von der Substratschicht 701 vorragenden erhabenen Struktur 702. Das Halbleiterbauelement 700 kann auch eine Bondpadmetallschicht 703 mit mindestens einer Vertiefung 704 zwischen mehreren Erhöhungen 705 umfassen. Es kann eine Hartmaterialschicht 706 in der Vertiefung 704 der Bondpadmetallschicht 703 abgeschieden sein.
  • Bei S970 wird bei einigen Implementierungen eine homogene Schicht auf dem geätzten Wafer ausgebildet. Somit kann das Halbleiterbauelement 700 ferner die auf der durch die Bondpadmetallschicht 703 und die Hartmaterialschicht 706 gebildeten Oberseite abgeschiedene homogene Schicht 707 umfassen. Bei einer Ausführungsform der Erfindung kann das Material der homogenen Schicht 707 dem Material der Bondpadmetallschicht 703 entsprechen. Bei einer anderen Ausführungsform der Erfindung kann die homogene Schicht 707 aus einem dielektrischen Material gebildet sein. Bei noch einer anderen Ausführungsform kann die homogene Schicht 707 eine Passivierungsschicht sein. Das Material der Passivierungsschicht kann aus einer aus Oxid, Nitrid oder Oxinitrid und irgendeiner Kombination daraus bestehenden Gruppe ausgewählt sein. Bei einigen Ausführungsformen der Erfindung kann das Material der Passivierungsschicht Siliziumdioxid, Siliziumnitrid, Aluminiumoxid, hydratisierter amorpher Kohlenstoff, Palladium, Nickel, Molybdän, Nickel-Phosphor, Nickel-Molybdän-Phosphor, Nickel-Bor, jegliche Kombination oder Verbindung daraus oder dergleichen sein. Bei einigen anderen Ausführungsformen der Erfindung kann die Passivierungsschicht eine organische Passivierungsschicht sein.
  • Bei einer Ausführungsform der Erfindung können Neigungen der Passivierungsschicht bezüglich einer horizontalen Fläche der Passivierungsschicht einen Aspektwinkel von weniger als 40° haben. Bei einer anderen Ausführungsform der Erfindung können Neigungen der Passivierungsschicht ein Aspektverhältnis von weniger als 20° haben. Bei noch einer anderen Ausführungsform der Erfindung können Neigungen der Passivierungsschicht einen Aspektwinkel von weniger als 10° haben. Mindestens eine Wirkung kann darin bestehen, dass in und/oder über dem Wafer gebildete elektrische Felder kleine Gradienten aufweisen. Somit können Wölbung und andere unerwünschte Wirkungen starker elektrischer Felder, wie zum Beispiel Stromleckage und Beeinträchtigung des dielektrischen Materials im Laufe der Zeit, reduziert werden.
  • Ferner kann der Wafer bei S980 bei einigen Ausführungsformen der Erfindung unter Verwendung herkömmlicher Planarisierungstechniken, wie zum Beispiel chemisch-mechanischem Polieren, planarisiert werden. Bei einigen Ausführungsformen wird der Wafer, wie nach dem Ätzen bereitgestellt, planarisiert. Wenn - wie in dem Beispiel bei S970 - die homogene Schicht 707 über der geätzten Fläche des Wafers ausgebildet ist, kann bei einigen Implementierungen die homogene Schicht 707 planarisiert werden.
  • Wenn die homogene Schicht entweder fehlt oder leitend ist, kann bei einigen Ausführungsformen ein Draht an die planarisierte Fläche des Wafers gebondet werden. 8 ist eine Darstellung, die eine Querschnittsansicht eines Halbleiterbauelements gemäß einigen Ausführungsformen der vorliegenden Erfindung schematisch zeigt. 8 zeigt schematisch ein Beispiel für ein Halbleiter-Die mit einer drahtgebondeten Verbindung gemäß einigen Ausführungsformen der vorliegenden Erfindung. Das Halbleiter-Die 800 umfasst eine Substratschicht 801 mit mindestens einer von der Substratschicht 801 vorragenden erhabenen Struktur 802. Das Halbleiter-Die 800 kann auch einen eine Schaltungsstrukturschicht 803 umfassenden aktiven Bereich umfassen. Die Schaltungsstrukturschicht 803 kann mindestens ein Schaltungselement (nicht gezeigt) zur Verbindung mit dem Halbleiter-Die 800 enthalten. Zum besseren Verständnis wird die Schaltungsstrukturschicht 803 als eine einzige Schicht gezeigt. Die Schaltungsstrukturschicht 803 kann jedoch auch aus mehreren Schichten gebildet sein, ohne von dem Schutzumfang der Erfindung abzuweichen. Die Oberseite der Schaltungsstrukturschicht 803 kann eine konturierte Reliefoberfläche 804 sein, die zum Beispiel durch eine Metallschicht gebildet ist. Die konturierte Reliefoberfläche 804 kann mindestens eine Vertiefung 805 zwischen mehreren Erhöhungen 806 enthalten. Bei einigen Ausführungsformen der Erfindung kann die Schaltungsstrukturschicht 803 eine Bondpadmaterialabdeckung umfassen. Bei einigen Ausführungsformen der Erfindung kann die konturierte Reliefoberfläche 804 als eine Bondpadmaterialabdeckung gebildet sein. Mindestens ein Hartmaterial 807 kann in einem Grund der mindestens einen Vertiefung 805 der konturierten Reliefoberfläche 804 abgeschieden sein.
  • Ferner wird in 8 ein mit dem Halbleiter-Die 800 gebondeter Bonddraht 817 gezeigt. Der BondDraht 817 kann ein Drahtmaterial, wie zum Beispiel Gold, Aluminium, Palladium, Kupfer, Silber, Platin, irgendeine Kombination, Legierung oder Verbindung daraus oder dergleichen, umfassen. Der Bonddraht 817 kann ein gebondetes Ende 818 und einen Bonddraht-Tail 819 aufweisen. Das gebondete Ende 818 des Bonddrahts 817 bildet eine elektrische oder elektronische oder leitende Verbindung mit der konturierten Reliefoberfläche 804 der Schaltungsstrukturschicht 803. Das andere Ende (nicht gezeigt) des Bonddrahts 817 kann zum Beispiel mit einer externen Schaltung, wie zum Beispiel einem leitenden Stift eines Halbleiterpackages oder dergleichen, verbunden sein. Bei einigen Ausführungsformen der Erfindung ist die Verbindung des gebondeten Endes 818 des Bonddrahts 817 mit der konturierten Reliefoberfläche 804 an der Erhöhung 806 der konturierten Reliefoberfläche 804 hergestellt. Bei einigen Ausführungsformen der Erfindung kann das gebondete Ende 818 des Bonddrahts 817 auf dem in einem Grund der mindestens einen Vertiefung 805 der konturierten Reliefoberfläche 804 abgeschiedenen Hartmaterial 807 aufliegen oder damit gebondet sein. Mindestens eine Wirkung könnte darin bestehen, dass das Hartmaterial 807 mechanische oder thermische Belastung, mit der die konturierte Reliefoberfläche 804 während des Bondens des Drahts 817 beaufschlagt wird, aufnehmen kann.
  • Bei einer Ausführungsform der Erfindung kann das Halbleiter-Die 800 auch eine andere Materialschicht enthalten, die der konturierten Reliefoberfläche 804 zugekehrt ist. Diese Schicht kann eine Isolierschicht, eine dielektrische Schicht oder eine Passivierungsschicht sein. Bei einigen Ausführungsformen ist die andere Materialschicht als eine homogene Schicht vorgesehen. Bei manchen Ausführungsformen ist die andere Materialschicht planarisiert. Bei einigen Ausführungsformen ist die andere Materialschicht leitend. Zum Beispiel kann die andere Materialschicht dahingehend ausgeführt sein, einen Stift einer Prüfvorrichtung aufzunehmen. Mindestens eine Wirkung kann darin bestehen, dass jegliche Belastung, die auf die andere Materialschicht durch Anwendung des Stifts ausgeübt wird, durch das unterhalb der anderen Materialschicht in den Vertiefungen zwischen den Erhöhungen der durch die Metallschicht über der Strukturschicht bereitgestellten konturierten Reliefoberfläche vergrabene Hartmaterial verteilt und dadurch gemindert wird.
  • Wie hierin verwendet, können die Begriffe „gekoppelt“ und „verbunden“ dazu verwendet worden sein, zu beschreiben, wie verschiedene Elemente aneinander angekoppelt sind. Soweit nicht ausdrücklich angemerkt oder zumindest anderweitig angedeutet wurde, kann eine derart beschriebene Aneinanderkopplung verschiedener Elemente entweder direkt oder indirekt sein.
  • Wie hierin verwendet, sollten die Artikel „ein/e/r/s“ allgemein dahingehend ausgelegt werden, „ein oder mehr“ zu bedeuten, es sei denn, es wird ausdrücklich etwas Anderes angegeben oder es geht aus dem Zusammenhang ein Bezug auf eine Singularform deutlich hervor.
  • Wie hierin verwendet, sollte der Begriff „Hartmaterial“ allgemein in der Bedeutung härter als ein sich lokal direkt unterhalb des Hartmaterials befindendes Material verstanden werden.
  • Wie hierin verwendet, sollte der Begriff „Schicht“ allgemein dahingehend ausgelegt werden, „eine einzige Schicht oder eine Kombination aus mehreren aufeinandergestapelten Schichten“ zu bedeuten, es sei denn, es wird ausdrücklich etwas Anderes angegeben oder es geht aus dem Zusammenhang ein Bezug auf eine Singularform deutlich hervor
  • Wie hierin verwendet, bedeutet der Ausdruck „beispielhaft“, „zum Beispiel“ oder dergleichen als Beispiel, Fall oder Veranschaulichung dienend. Irgendein(e) Aspekt, Konzept oder Ausführung, der/das/die hierin als „beispielhaft“, „Beispiel“ oder dergleichen beschrieben wird, ist nicht zwangsweise als bevorzugt oder vorteilhaft gegenüber anderen Aspekten, Konzepten oder Ausführungen auszulegen. Stattdessen soll die Verwendung des Ausdrucks „beispielhaft“, „zum Beispiel“ oder dergleichen Konzepte und Techniken in einer konkreten Weise darstellen.

Claims (23)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: - Bilden einer Bondpadmaterialschicht mit einer Reliefoberfläche, die eine Vertiefung zwischen Erhöhungen umfasst; - Abscheiden eines Hartmaterials in der Vertiefung; und - Abscheiden einer homogenen Schicht auf einer an den Erhöhungen durch die Bondpadmaterialschicht und an der Vertiefung durch das Hartmaterial gebildeten Abscheidungsfläche.
  2. Verfahren nach Anspruch 1, wobei das Hartmaterial ein dielektrisches Material umfasst.
  3. Verfahren nach Anspruch 1, wobei die homogene Schicht ein Bondpadmaterial umfasst.
  4. Verfahren nach Anspruch 1, wobei die homogene Schicht ein dielektrisches Material umfasst.
  5. Verfahren nach einem der Ansprüche 1, wobei das Verfahren ferner umfasst: - Abscheiden einer harten Schicht des Hartmaterials auf die Reliefoberfläche.
  6. Verfahren nach Anspruch 5, wobei das Verfahren ferner umfasst: - Bilden einer gemusterten Schutzbeschichtung auf der harten Schicht; und - Verwenden eines Ätzmittels zum Ätzen der harten Schicht.
  7. Verfahren nach Anspruch 6, wobei die gemusterte Schutzbeschichtung einen Fotolack umfasst; wobei das Verfahren ferner umfasst: - Steuern einer Beaufschlagung des Fotolacks mit Strahlung zum Erreichen einer gewünschten Widerstandsfähigkeit der gemusterten Schutzbeschichtung gegenüber einem Ätzmittel.
  8. Verfahren nach Anspruch 6; wobei das Verfahren ferner umfasst: - Planarisieren des Wafers.
  9. Halbleiter-Die, umfassend: einen aktiven Bereich, der eine Schaltungsstrukturschicht mit einer Reliefkontur, die einer anderen Materialschicht oben auf der Strukturschicht zugekehrt ist, umfasst, wobei die Reliefkontur eine Vertiefung zwischen Erhöhungen umfasst; und wobei ein Grund der Vertiefung durch ein Hartmaterial bedeckt ist.
  10. Halbleiter-Die nach Anspruch 9, wobei das Hartmaterial eine Druckfestigkeit aufweist, die die Druckfestigkeit eines die Reliefkontur bildenden Materials übersteigt.
  11. Halbleiter-Die nach Anspruch 9, wobei das Hartmaterial ein dielektrisches Material umfasst.
  12. Halbleiter-Die nach Anspruch 11, wobei das Hartmaterial aus einer aus Oxid, Nitrid, Oxinitrid und irgendeiner Kombination daraus bestehenden Gruppe ausgewählt ist.
  13. Halbleiter-Die nach einem der Ansprüche 11, wobei die Vertiefung mit dem Hartmaterial gefüllt ist.
  14. Halbleiter-Die nach einem der Ansprüche 11, wobei die Schaltungsstrukturschicht eine Bondpadmaterialabdeckung mit der Reliefkontur umfasst.
  15. Halbleiter-Die nach Anspruch 14, wobei das Bondpadmaterial aus einer aus Aluminium, Kupfer, Gold und ihren Legierungen und irgendeiner Kombination daraus bestehenden Gruppe ausgewählt ist.
  16. Halbleiter-Die nach Anspruch 15, wobei das Hartmaterial in der Vertiefung in dem Bondpadmaterial vergraben ist.
  17. Halbleiter-Die nach Anspruch 16, ferner umfassend: einen Bonddraht über der Bondpadmaterialabdeckung, wobei Erhöhungen der Bondpadmaterialabdeckung leitend mit dem Bonddraht verbunden sind, und wobei das Hartmaterial zwischen der Bondpadmaterialschicht darunter und dem Bonddraht darüber vergraben ist.
  18. Halbleiter-Die nach einem der Ansprüche 10, ferner umfassend eine Passivierungsschicht über der Bondpadmaterialabdeckung, wobei das Hartmaterial zwischen der Bondpadmaterialschicht darunter und der Passivierungsschicht darüber vergraben ist.
  19. Halbleiter-Die nach Anspruch 20, wobei die Passivierungsschicht homogen in einer Ebene über den Erhöhungen und der Vertiefung zwischen den Erhöhungen aufgewachsen wird.
  20. Halbleiter-Die nach Anspruch 18, wobei ein Aspektwinkel der Passivierungsschicht in einem Bereich über den Erhöhungen und der Vertiefung zwischen den Erhöhungen kleiner als 40 Grad ist, wobei vorzugsweise ein Aspektwinkel der Passivierungsschicht in einem Bereich über den Erhöhungen und der Vertiefung zwischen den Erhöhungen kleiner als 20 Grad ist, und wobei vorzugsweise ein Aspektwinkel der Passivierungsschicht in einem Bereich über den Erhöhungen und der Vertiefung zwischen den Erhöhungen kleiner als 10 Grad ist.
  21. Halbleiter-Die nach einem der Ansprüche 18, wobei die Passivierungsschicht ein oder mehr aus einer aus Oxid, Nitrid, Oxinitrid bestehenden Gruppe ausgewählte Materialien umfasst.
  22. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: - Bilden einer Bondpadmaterialschicht mit einer Reliefoberfläche, die eine Vertiefung zwischen Erhöhungen umfasst; - Abscheiden eines Hartmaterials in der Vertiefung; - wobei eine an den Erhöhungen durch die Bondpadmaterialschicht und an der Vertiefung durch das Hartmaterial gebildete Abscheidungsfläche im Wesentlichen planarisiert wird.
  23. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: - Abscheiden eines dielektrischen Materials in einer Vertiefung einer Bondpadmaterialschicht; und - Abscheiden einer homogenen Schicht auf der durch die Bondpadmaterialschicht und das dielektrische Material gebildeten Fläche.
DE102017116574.6A 2017-07-21 2017-07-21 Halbleiterbauelement Pending DE102017116574A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102017116574.6A DE102017116574A1 (de) 2017-07-21 2017-07-21 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017116574.6A DE102017116574A1 (de) 2017-07-21 2017-07-21 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102017116574A1 true DE102017116574A1 (de) 2019-01-24

Family

ID=64951846

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017116574.6A Pending DE102017116574A1 (de) 2017-07-21 2017-07-21 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102017116574A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
US20050121803A1 (en) * 2003-04-03 2005-06-09 David Angell Internally reinforced bond pads

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
US20050121803A1 (en) * 2003-04-03 2005-06-09 David Angell Internally reinforced bond pads

Similar Documents

Publication Publication Date Title
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE69331416T2 (de) Verbindungsstruktur fur integrierte schaltung und verfahren zu deren herstellung
DE69838695T2 (de) System und Verfahren zur Verstärkung einer Anschlussfläche
DE102010037941B4 (de) Verfahren und Verwendung eines rekonstituierten Wafer zur Halbleiterbauelementfabrikation
DE69915299T2 (de) Methode um lötzinn auf eine anordnung zu übertragen und/oder die anordnung zu testen
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE102006032960A1 (de) Verkapselungsverfahren
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
DE102010002453B4 (de) Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
DE102007063268A1 (de) Drahtverbindung mit aluminiumfreien Metallisierungsschichten durch Oberflächenkonditionierung
DE102010040065A1 (de) Verspannungsreduktion in einem Chipgehäuse unter Anwendung eines Chip-Gehäuse-Verbindungsschemas bei geringer Temperatur
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE102021103804A1 (de) Passive Struktur auf SoIC
DE102010029521B4 (de) Chipgehäuse mit mehreren Abschnitten zum Verringern der Chip-Gehäuse-Wechselwirkung
DE102009010885A1 (de) Metallsystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102018126129A1 (de) Verfahren zum Bilden von Umverteilungsleitungen, und darauf gebildeter Aufbau
DE102010030759B4 (de) Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
DE102020124728B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Bildung
DE102009005458A1 (de) Halbleiterbauelement mit Durchkontaktierung und Verfahren zu dessen Herstellung
DE102017116574A1 (de) Halbleiterbauelement
DE102018122941A1 (de) Halbleiter-Die-Bondpad mit isolierendem Separator

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication