JP2006303035A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006303035A
JP2006303035A JP2005120142A JP2005120142A JP2006303035A JP 2006303035 A JP2006303035 A JP 2006303035A JP 2005120142 A JP2005120142 A JP 2005120142A JP 2005120142 A JP2005120142 A JP 2005120142A JP 2006303035 A JP2006303035 A JP 2006303035A
Authority
JP
Japan
Prior art keywords
semiconductor device
solder
substrate
solder joint
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005120142A
Other languages
English (en)
Other versions
JP4712426B2 (ja
Inventor
Yasumasa Kasuya
泰正 糟谷
Sadamasa Fujii
貞雅 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005120142A priority Critical patent/JP4712426B2/ja
Publication of JP2006303035A publication Critical patent/JP2006303035A/ja
Application granted granted Critical
Publication of JP4712426B2 publication Critical patent/JP4712426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 BGA型半導体装置の実装状態の確認を簡便かつ容易に行う。
【解決手段】 半導体装置10は、BGA型の半導体装置であり、配線基板20と、配線基板20にワイヤボンディング実装された半導体チップ30と、半導体チップ30と電気的に接続され、半導体チップ30の表面とは反対側の配線基板20の裏面上に突出した複数の外部電極と、配線基板20の側面および配線基板20の裏面に対して凹部となるように形成されたハンダ接合部60とを備える。
【選択図】 図2

Description

本発明は、BGA(Ball Grid Array)型半導体装置に関する。より具体的には、本発明はBGA型半導体装置の実装技術に関する。
従来、BGA型半導体装置は、半導体チップがワイヤーボンディングまたはフリップチップにより基板に実装され、基板に実装された半導体チップが封止樹脂によりモールドされるとともに、基板裏面に半導体チップと電気的に接続された複数のハンダボールがアレイ状に突設した構造を有する。
特開平08−078554号公報
従来のBGA型半導体装置では、実装基板への実装状態を確認するためにX線検査装置などの特殊な設備が必要とされていた。X線検査による実装状態の確認は、製造工程の複雑化を招くとともに、製造時間の長期化の要因となっていた。また、検査装置の設置および維持は半導体製造コストを増大させていた。
また、BGAボールの狭ピッチ化にともなうハンダ量の低下により半導体装置の位置決め精度が低下することが懸念されている。
本発明はこうした課題に鑑みてなされたものであり、その目的は、BGA型半導体装置の実装状態の確認を簡便かつ容易に行うことができる技術の提供にある。本発明の他の目的は、BGAボールの狭ピッチ化にともなってハンダ量の低下した場合にもセルフアライメント効果が期待できる実装技術の提供にある。
本発明の半導体装置のある態様は、基板と、基板に実装された半導体チップと、半導体チップと電気的に接続され、半導体チップの表面とは反対側の基板の裏面上に突出した複数の外部電極と、基板の端面および基板の裏面に対して凹部となるように形成されたハンダ接合部と、を備えている。
この態様によれば、BGA型半導体装置の実装基板への実装状態の検査において、ハンダ接合部に接合するハンダのフィレットの状態を目視で検査することより、BGA型半導体装置の接合の良否を簡便かつ容易に判断することができる。このため、実装状態の検査に特殊な設備が必要なくなるので、BGA型半導体装置の製造コストを抑制することができるとともに、製造時間の短縮を図ることができる。
上記態様において、基板の表面の形状が四角形であり、ハンダ接合部が、基板の少なくとも2カ所に設けられていることが好ましい。この場合、2カ所のハンダ接合部が基板の対角の隅部に設けられていることがより好ましい。
この態様によれば、BGA型半導体装置をセルフアライメント効果によってより精度よく位置決めすることができる。
上記態様において、基板の表面の形状が四角形であり、ハンダ接合部が、基板の少なくとも3辺の各辺に1カ所以上設けられいることが好ましい。
この態様によれば、BGA型半導体装置を実装基板に実装した場合に、BGAボールのばらつきによるBGA型半導体装置の傾きの有無を各ハンダ接合部のフィレットの状態により判定することができる。
上記態様において、ハンダ接合部が半導体チップと電気的に接続されていなくてもよい。
この態様によれば、BGAボールの狭ピッチ化にともなってハンダ量が低下した場合であっても、BGA型半導体装置のセルフアライメント効果を十分に得ることができる。
なお、上述した各要素を適宜組み合わせたものも、本件特許出願によって特許による保護を求める発明の範囲に含まれうる。
本発明の装置によれば、BGA型半導体装置の実装状態の確認を簡便かつ容易に実施することができる。
(実施形態1)
図1は、実施形態1にかかる半導体装置の裏面に設けられた外部電極およびハンダ接合部の配列を示す図である。図2は、図1のA−A’線上における半導体装置の断面図である。
本実施形態の半導体装置10は、BGA型の半導体装置であり、配線基板20と、配線基板20にワイヤボンディング実装された半導体チップ30と、半導体チップ30と電気的に接続され、半導体チップ30の表面とは反対側の配線基板20の裏面上に突出した複数の外部電極と、配線基板20の側面および配線基板20の裏面に対して凹部となるように形成されたハンダ接合部60とを備えている。
配線基板20は、その表面が長方形あるいは正方形であり、エポキシ樹脂、ポリイミドなどの絶縁材料により形成されている。
配線基板20の上には半導体チップ30が銀ペーストなどの接着材料により固着されている。
配線基板20に設けられたランド22と半導体チップ30の表面に設けられたボンディングパッド31とは、金線などのボンディングワイヤ32により電気的に接続されている。配線基板20に実装された半導体チップ30は、封止樹脂36によりモールドされている。
配線基板20には、複数の電極用スルーホール24が設けられている。電極用スルーホール24の内面に銅などのメッキ層が形成されているとともに、メッキ層の内側に銅などの導電材料が埋め込まれ、外部電極用の配線が形成されている。電極用スルーホール24に形成された配線はランド22と電気的に接続されている。
配線基板20の裏面には、各電極用スルーホール24に対応した下層配線26が設けられている。各下層配線26の上に、ハンダボールと呼ばれる複数の外部電極40がアレイ状に突出するように配設されている。
図3の斜視図に示すように、ハンダ接合部60は、配線基板20の端部に設けられ、配線基板20の裏面および端面に対して凹んだ形状を有する。
より具体的には、配線基板20の端部には、端面スルーホール50が設けられている。端面スルーホール50によって、配線基板20の端面および裏面に対して凹部が形成されている。端面スルーホール50の幅は、たとえば200μmであり、端面スルーホール50の高さは、たとえば60μmである。なお、図2に示す半導体装置10の断面図は、厚み方向を強調してあるため、縦横比が実寸と異なっている。端面スルーホール50の側面には、メッキ被覆層52が形成されている。また、端面スルーホール50の上部には、銅などで形成された蓋材54が設けられている。メッキ被覆層52および蓋材54が、ハンダ接合部60を構成している。
ハンダ接合部60は、半導体チップ30と電気的に接続されない、いわゆるダミーランドでもよく、半導体チップ30と電気的に接続されてもよい。
図4は、実施形態1の半導体装置10を実装基板100に搭載する工程を示す図である。実装基板100の表面には、半導体装置10の各外部電極40に対応するランド110が設けられている。また、実装基板100の表面には、半導体装置10の各ハンダ接合部60に対応するランド120が設けられ、ランド120の上にハンダ130が載置されている。
ハンダ接合部60とハンダ130とそれぞれ位置合わせすることにより、半導体装置10のアライメントを確実かつ容易に行うことができる。半導体装置10のアライメントをより確実かつ容易に行うためには、ハンダ接合部60が半導体装置10に2カ所以上設けられていることが好ましい。
ハンダ接合部60とハンダ130とをそれぞれ位置合わせした状態で、ハンダを溶融して半導体装置10を実装基板100に固着することにより、半導体装置10の位置のずれがセルフアライメント効果により修正されるので、半導体装置10を実装基板100に精度良く実装することができる。
図5は、実施形態1の半導体装置10を実装基板100に装着した状態のハンダ接合部60の拡大図である。
ハンダ接合部60とランド120とがハンダ130により適切に接合されると、ハンダ130の底部にフィレット132が形成される。ハンダ接合部60は、配線基板20の端面に設けられているので、フィレット132は、配線基板20の外側にはみ出る。このため、フィレット132が半導体装置10の上方から視認されるようになる。半導体装置10の実装状態を確認するにあたり、各ハンダ接合部60において所定の大きさまたは形状のフィレット132が形成されているか否かを目視により観察することで実装状態の良否を簡便かつ容易に判定することができる。このため、従来のBGA型半導体装置の製造において必要とされていたX線検査装置のような特殊な設備が必要となくなるので、製造時間の短縮や製造コストの低減を図ることができる。
また、ハンダ接合部60をダミーランドとして用いることにより、外部電極40の狭ピッチ化によってハンダ量が低下した場合に接合強度の低下が抑制されるとともに、セルフアライメント効果を十分発揮させることができる。
なお、ハンダ接合部60は、配線基板20の少なくとも3辺の各辺に1カ所以上設けられていることが好ましい。上記構成によれば、外部電極40の大きさにバラツキがあると、半導体装置10が傾くため、ハンダ接合部60のいずかにおいてフィレット132が正常に形成されなくなる。したがって、フィレット132の状態を検査することにより、外部電極40の接合状態の良否を判定することができる。
(ハンダ接合部の形成方法)
図6は、実施形態1の半導体装置におけるハンダ接合部の形成方法を示す図である。図6は、複数の半導体チップ30が配線基板20アレイ状に実装された状態を示す。図6では、ハンダ接合部の形成方法の説明のため、半導体チップ30の結線に必要なボンディングワイヤ32等が省略されている。切断線X1〜X3および切断線Y1〜Y3は、各半導体装置10を切り出すべき線を示す。
まず、隣接する半導体チップ30の境界線となる切断線をまたぐ形で端面スルーホール50を形成すべき領域上に銅などの導電材料で形成された蓋材54が載置される。本実施形態では、隣接する半導体装置10の2つの端面スルーホール50が一度に形成される。各蓋材54は後述する工程で形成される2つの端面スルーホール50の開口を塞ぐのに十分な大きさを有する。本実施形態では、各半導体装置10の各辺に2カ所づつ蓋材54が載置される。本実施形態の蓋材54の形状は端面スルーホール50の形状に合わせて四角形となっているが、端面スルーホール50の形状が、他の形状、たとえば円形あるいは楕円形である場合には、それに合わせた形状とすることができる。
次に、図7(A)に示すように、レーザ照射またはエッチングにより配線基板20の所定の領域を配線基板20の裏面側から徐々に選択的に除去して蓋材54の裏面を露出させることにより、最終的に端面スルーホール50を形成する。続いて、図7(B)に示すように、たとえば、無電解メッキ処理により端面スルーホール50の内周および蓋材54の裏面を被覆する銅を主成分とする第1のメッキ層55を形成する。さらに、図7(C)に示すように、第1のメッキ層55の上に、無電解 Ni−Auメッキ処理によりNiAuメッキ層からなる第2のメッキ層56を形成する。以上のように形成された第1のメッキ層55および第2のメッキ層56がメッキ被覆層52を構成する。NiAuメッキ層からなる第2のメッキ層56を露出させることにより、ハンダとのなじみ性が向上し、ハンダの接合強度が高めることができる。
次に、封止樹脂36により各半導体チップ30をモールドする。この際、蓋材54により封止樹脂36が端面スルーホール50に入り込むことが防止される。
次に、ダイシング加工により切断線X1〜X3および切断線Y1〜Y3に沿って配線基板20を切り離す。このように、端面スルーホール50を切断線をまたいで形成し、切断線に沿って配線基板20を切り離すことにより、端面スルーホール50を効率的に形成することができる。
以上の工程により、ハンダ接合部60を有する半導体装置10が得られる。
(実施形態2)
図8は、実施形態2にかかる半導体装置の裏面に設けられた外部電極およびハンダ接合部の配列を示す図である。実施形態2の半導体装置210の説明において、実施形態1と同様な構成については同じ符号を用いて適宜説明を省略する。図9は、実施形態2にかかる半導体装置に設けられたハンダ接合部の斜視図である。
図8および図9に示すように、実施形態2の半導体装置210は、配線基板20の四隅にハンダ接合部260a、ハンダ接合部260b、ハンダ接合部260cおよびハンダ接合部260dが設けられている。
既に述べたように、半導体装置210のアライメントのためには、ハンダ接合部が2カ所以上設けられていることが好ましい。さらに、そのうち一対のハンダ接合部は配線基板20において対角の隅部に設けられていることがより好ましい。
実施形態2の半導体装置210では、ハンダ接合部260aとハンダ接合部260cとが対となって配線基板20の対角の隅部に設けられ、ハンダ接合部260bとハンダ接合部260cとが対となって配線基板20の対角の隅部に設けられている。
この構成によれば、半導体装置210をリフローにより実装する際に、より精度よく位置決めすることが可能となる。
(ハンダ接合部の形成方法)
図10は、実施形態2の半導体装置におけるハンダ接合部の形成方法を示す図である。実施形態2のハンダ接合部の形成方法は、実施形態1と基本的には同様である。ただし、本実施形態では、切断線が交差する箇所において隅部が隣接する4つの半導体装置10に対応して4つの端面スルーホール250が一度に形成される。このように、端面スルーホール250を切断線が交差する領域に形成し、切断線に沿って配線基板20を切り離すことにより、端面スルーホール250をさらに効率的に形成することができる。
本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。
例えば、上述の各実施の形態では、半導体チップが基板にワイヤボンディング実装されているが、半導体チップをフリップチップ実装により基板に搭載することも可能である。
また、上述の各実施形態では、実装基板側にハンダ接合部に接合するハンダが予め形成されているが、図11に示すように、ハンダ130をハンダ接合部60に予め形成されていてもよい。その場合、実装基板100に設けられるランド120にハンダ130の位置決め用の凹部を形成することが好ましい。
この他、図12に示す変形例では、実装基板100に設けられたランド110およびランド110より面積が大きいランド120の上に、高さが揃ったハンダペースト112およびハンダペースト122がそれぞれ印刷されている。ハンダペースト122とハンダ接合部60とを位置合わせすることにより、アライメントを確実かつ容易に行うことができる。ランド120の面積をランド110の面積より大きくすることにより、ランド120の上に印刷されるハンダペースト122の量を増やすことができる。これにより、ランド120におけるハンダの濡れ上がりが容易となり、ハンダ接合部60におけるハンダ接合がより確実となり、ハンダ接合によるフィレット形成の確実性を高めることができる。
上述の各実施形態では、ハンダ接合部の断面形状は四角形となっているが、ハンダ接合部の断面形状は四角形に限定されず、円形、楕円形、半円形、半楕円系などの他の形状であってもよい。たとえば、図6に示す切断線を介して隣接する2つの端面スルーホール50の形状を全体で円形にしてもよい。図13は、切断線に沿って切り離されたときの半導体装置10の斜視図である。本変形例では、端面スルーホール50は半円形となっている。
また、図10に示す切断線が交差する箇所において形成される4つの端面スルーホール250の形状を全体で円形にしてもよい。図14は、切断線に沿って切り離されたときの半導体装置10の斜視図である。本変形例では、端面スルーホール250は4分の1円形となっている。
実施形態1にかかる半導体装置の裏面に設けられた外部電極およびハンダ接合部の配列を示す図である。 実施形態1にかかる半導体装置の断面図である。 実施形態1にかかる半導体装置に設けられたハンダ接合部の斜視図である。 実施形態1の半導体装置を実装基板に搭載する工程を示す図である。 実施形態1の半導体装置を実装基板に装着した状態のハンダ接合部の拡大図である。 実施形態1の半導体装置におけるハンダ接合部の形成方法を示す平面図である。 実施形態1の半導体装置におけるハンダ接合部の形成方法を示す図6のX3線上の断面図である。 実施形態2にかかる半導体装置の裏面に設けられた外部電極およびハンダ接合部の配列を示す図である。 実施形態2にかかる半導体装置に設けられたハンダ接合部の斜視図である。 実施形態2の半導体装置におけるハンダ接合部の形成方法を示す図である。 半導体装置を実装基板に搭載する場合の変形例を示す図である。 半導体装置を実装基板に搭載する場合の他の変形例を示す図である。 変形例にかかる半導体装置の斜視図である。 他の変形例にかかる半導体装置の斜視図である。
符号の説明
10 半導体装置、20 配線基板、22 ランド、24 電極用スルーホール、30 半導体チップ、31 ボンディングパッド、32 ボンディングワイヤ、36 封止樹脂、40 外部電極、50 端面スルーホール、52 メッキ被覆層、54 蓋材、60 ハンダ接合部。

Claims (5)

  1. 基板と
    前記基板に実装された半導体チップと、
    前記半導体チップと電気的に接続され、前記半導体チップの表面とは反対側の前記基板の裏面上に突出した複数の外部電極と、
    前記基板の端面および前記基板の裏面に対して凹部となるように形成されたハンダ接合部と、
    を備えることを特徴とする半導体装置。
  2. 前記基板の表面の形状が四角形であり、
    前記ハンダ接合部が、前記基板の少なくとも2カ所に設けられていることを特徴とする請求項1に記載の半導体装置。
  3. 一対の前記ハンダ接合部が、前記基板の対角の隅部に設けられていることを特徴とする請求項2に記載の半導体装置。
  4. 前記ハンダ接合部が、前記基板の少なくとも3辺の各辺に1カ所以上設けられていることを特徴とする請求項2に記載の半導体装置。
  5. 前記ハンダ接合部が前記半導体チップと電気的に接続されていないことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。


JP2005120142A 2005-04-18 2005-04-18 半導体装置 Active JP4712426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005120142A JP4712426B2 (ja) 2005-04-18 2005-04-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005120142A JP4712426B2 (ja) 2005-04-18 2005-04-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2006303035A true JP2006303035A (ja) 2006-11-02
JP4712426B2 JP4712426B2 (ja) 2011-06-29

Family

ID=37470997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005120142A Active JP4712426B2 (ja) 2005-04-18 2005-04-18 半導体装置

Country Status (1)

Country Link
JP (1) JP4712426B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018604A1 (fr) * 2006-08-11 2008-02-14 Seiko Epson Corporation PROCÉDÉ DE FABRICATION D'UN CORPS de réception de liquide, et corps de réception de liquide

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359320A (ja) * 2001-06-01 2002-12-13 Toyo Commun Equip Co Ltd 電子部品の外部電極パターン
JP2003168758A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 半導体装置
JP2003197813A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp 電子装置
JP2004200416A (ja) * 2002-12-18 2004-07-15 Kyocera Corp 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359320A (ja) * 2001-06-01 2002-12-13 Toyo Commun Equip Co Ltd 電子部品の外部電極パターン
JP2003168758A (ja) * 2001-11-30 2003-06-13 Toshiba Corp 半導体装置
JP2003197813A (ja) * 2001-12-28 2003-07-11 Mitsubishi Electric Corp 電子装置
JP2004200416A (ja) * 2002-12-18 2004-07-15 Kyocera Corp 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008018604A1 (fr) * 2006-08-11 2008-02-14 Seiko Epson Corporation PROCÉDÉ DE FABRICATION D'UN CORPS de réception de liquide, et corps de réception de liquide

Also Published As

Publication number Publication date
JP4712426B2 (ja) 2011-06-29

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
KR101018520B1 (ko) 기판 및 그 제조 방법, 및 반도체 장치 및 그 제조 방법
US8232641B2 (en) Wiring substrate and semiconductor device having connection pads formed in non-solder mask defined structure
JP4308608B2 (ja) 半導体装置
JP4068635B2 (ja) 配線基板
US6219912B1 (en) Method for manufacture electronic component device
JP2011142185A (ja) 半導体装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US10304767B2 (en) Semiconductor device
JP2013236039A (ja) 半導体装置
JP2006190771A (ja) 半導体装置
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP4494249B2 (ja) 半導体装置
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2000022039A (ja) 半導体装置及びその製造方法
CN104779236B (zh) 用于ic封装基板的倒装芯片焊盘几何结构
JP4712426B2 (ja) 半導体装置
JP2007012716A (ja) 半導体装置
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
JP2013254984A (ja) 半導体装置
JP6028908B2 (ja) 半導体装置
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JP4640950B2 (ja) 半導体装置
JP2007012748A (ja) 積層型半導体装置およびその製造方法
JPH09186422A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110323