JPH05152353A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPH05152353A JPH05152353A JP3312296A JP31229691A JPH05152353A JP H05152353 A JPH05152353 A JP H05152353A JP 3312296 A JP3312296 A JP 3312296A JP 31229691 A JP31229691 A JP 31229691A JP H05152353 A JPH05152353 A JP H05152353A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- semiconductor element
- adhesive agent
- temperature
- element mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】高速ボンディング性と耐熱性に優れた半導体素
子搭載用基板を提供する。 【構成】半導体素子搭載用基板において、配線層の貼り
合せに、接着剤として貼り合せ温度が２００℃以下、２
００℃以上における弾性係数が１×１０9 ダイン／ｃｍ
2 以上であって、かつ、Ｔｇが１９０℃以上である高Ｔ
ｇ、高弾性率の低温貼付型接着剤を用いることにより超
音波振動による高速ワイヤボンディングの高温下でも十
分耐えることを可能とした。
子搭載用基板を提供する。 【構成】半導体素子搭載用基板において、配線層の貼り
合せに、接着剤として貼り合せ温度が２００℃以下、２
００℃以上における弾性係数が１×１０9 ダイン／ｃｍ
2 以上であって、かつ、Ｔｇが１９０℃以上である高Ｔ
ｇ、高弾性率の低温貼付型接着剤を用いることにより超
音波振動による高速ワイヤボンディングの高温下でも十
分耐えることを可能とした。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子搭載用の配
線基板に関する。
線基板に関する。
【０００２】
【従来の技術】従来、例えばＴＡＢ用テープキャリアの
場合、配線層の張り合せにエポキシ系の接着剤が多用さ
れている。これは、デバイスホールを有し半導体素子を
ホール内のフィンガーと直接に接合するので、通常直接
ワイヤボンディングを行わない。しかし、最近ＴＡＢ用
テープキャリアの平面部に別のチップを一緒にワイヤボ
ンディングして簡単にマルチ搭載したいという要求が出
てきた。マルチ搭載の場合、デバイスホールを多数設け
て、その全部をギャングボンディングで済ませるという
考え方もあるが、ギャングボンディングは半導体素子側
にバンプ加工した特別のチップを必要とし、例えば汎用
のＬＳＩをすぐ適用すると言う訳には行かない。
場合、配線層の張り合せにエポキシ系の接着剤が多用さ
れている。これは、デバイスホールを有し半導体素子を
ホール内のフィンガーと直接に接合するので、通常直接
ワイヤボンディングを行わない。しかし、最近ＴＡＢ用
テープキャリアの平面部に別のチップを一緒にワイヤボ
ンディングして簡単にマルチ搭載したいという要求が出
てきた。マルチ搭載の場合、デバイスホールを多数設け
て、その全部をギャングボンディングで済ませるという
考え方もあるが、ギャングボンディングは半導体素子側
にバンプ加工した特別のチップを必要とし、例えば汎用
のＬＳＩをすぐ適用すると言う訳には行かない。
【０００３】このため、通常のＬＳＩを搭載するに当
り、簡単にワイヤボンディングで済ませたいという要求
が出てきているが、前記ＴＡＢ用テープキャリアに用い
られるエポキシ系の接着剤の場合、Ｔｇ（二次転移点）
が１７０℃以下であり、また２００℃における弾性係数
が１×１０7 ダイン／ｃｍ2 以下と小さいため、ワイヤ
ボンディング時超音波振動のエネルギーを軟かい前記接
着剤層が吸収してしまうので、密着性の良いボンディン
グは不可能である。
り、簡単にワイヤボンディングで済ませたいという要求
が出てきているが、前記ＴＡＢ用テープキャリアに用い
られるエポキシ系の接着剤の場合、Ｔｇ（二次転移点）
が１７０℃以下であり、また２００℃における弾性係数
が１×１０7 ダイン／ｃｍ2 以下と小さいため、ワイヤ
ボンディング時超音波振動のエネルギーを軟かい前記接
着剤層が吸収してしまうので、密着性の良いボンディン
グは不可能である。
【０００４】ワイヤボンディングは、通常の量産工程に
おいてはボンディング時間を短縮するために２００〜２
３０℃で１リード当りで０．０４秒以下の高速で行われ
るので、これに耐えられる接着剤の開発が強く望まれて
いた。
おいてはボンディング時間を短縮するために２００〜２
３０℃で１リード当りで０．０４秒以下の高速で行われ
るので、これに耐えられる接着剤の開発が強く望まれて
いた。
【０００５】また、現状では、ＴＡＢ用テープキャリア
のためのギャングボンディングマシンを装備していない
メーカーおよび高信頼性の要求上から２００ピン以上は
ワイヤボンディングで組立てるメーカーが依然として主
流を占めており、特に高信頼性が要求されるマイクロプ
ロセッサー、汎用ロジックＬＳＩ、ＡＳＩＣ等はＴＡＢ
用テープキャリアへ移行する傾向はない。このため、テ
ープ上に直接ワイヤボンディングできる接着剤の開発が
強く望まれていた。
のためのギャングボンディングマシンを装備していない
メーカーおよび高信頼性の要求上から２００ピン以上は
ワイヤボンディングで組立てるメーカーが依然として主
流を占めており、特に高信頼性が要求されるマイクロプ
ロセッサー、汎用ロジックＬＳＩ、ＡＳＩＣ等はＴＡＢ
用テープキャリアへ移行する傾向はない。このため、テ
ープ上に直接ワイヤボンディングできる接着剤の開発が
強く望まれていた。
【０００６】一方、接着剤の張り合せ温度が高い場合、
通常２００℃超では銅箔の酸化スピードが非常に早いた
め、銅箔が酸化変色してしまう。このため２００℃以下
の温度で貼り合わせのできる接着剤が望まれる。しか
し、Ｔｇが２００℃以上で貼り合わせ温度が２００℃以
下という条件は通常の熱可塑性高分子接着剤では矛盾が
ある。
通常２００℃超では銅箔の酸化スピードが非常に早いた
め、銅箔が酸化変色してしまう。このため２００℃以下
の温度で貼り合わせのできる接着剤が望まれる。しか
し、Ｔｇが２００℃以上で貼り合わせ温度が２００℃以
下という条件は通常の熱可塑性高分子接着剤では矛盾が
ある。
【０００７】
【発明が解決しようとする課題】以下に本発明が解決し
ようとする問題点をまとめて列記する。 （１）通常ＴＡＢ用テープキャリアはポリイミド等の絶
縁フィルムの上に接着剤を用いて銅箔を貼付ける方法に
より作られる。この場合に接着剤は、前記のようにエポ
キシ系が多用されており、銅箔の直下が軟かい接着剤で
あるため、ワイヤボンディングが不可能である。
ようとする問題点をまとめて列記する。 （１）通常ＴＡＢ用テープキャリアはポリイミド等の絶
縁フィルムの上に接着剤を用いて銅箔を貼付ける方法に
より作られる。この場合に接着剤は、前記のようにエポ
キシ系が多用されており、銅箔の直下が軟かい接着剤で
あるため、ワイヤボンディングが不可能である。
【０００８】（２）最近、絶縁フィルムの裏側にグラン
ド等を持つ両面のフレキシブルプリント基板（ＦＰＣ）
が開発されている。これは、表側の信号層は銅箔に直接
ポリイミドをワニスコートしたキャスティング材を使用
できるが、裏側のグランド層は前記信号層とワニスコー
トしたキャスティング材に孔加工後に貼り付けることに
なる。この場合、貼り付け用の接着剤が軟かいときは裏
側の接着剤であってもやはり同様に超音波エネルギーを
吸収してワイヤボンディングができないという問題が発
生している。これ等両面ＦＰＣは、図１に示すＣＯＢ(C
hip on Board)のようにリードフレームのインナーリー
ド３とボンディングワイヤ２で連結してＬＳＩパッケー
ジ用のリードフレームとして用いられている。
ド等を持つ両面のフレキシブルプリント基板（ＦＰＣ）
が開発されている。これは、表側の信号層は銅箔に直接
ポリイミドをワニスコートしたキャスティング材を使用
できるが、裏側のグランド層は前記信号層とワニスコー
トしたキャスティング材に孔加工後に貼り付けることに
なる。この場合、貼り付け用の接着剤が軟かいときは裏
側の接着剤であってもやはり同様に超音波エネルギーを
吸収してワイヤボンディングができないという問題が発
生している。これ等両面ＦＰＣは、図１に示すＣＯＢ(C
hip on Board)のようにリードフレームのインナーリー
ド３とボンディングワイヤ２で連結してＬＳＩパッケー
ジ用のリードフレームとして用いられている。
【０００９】（３）従来、高弾性の接着剤として、例え
ばポリイミドなどが用いられるが、貼り合わせ温度が３
００℃以上と高く、銅箔の酸化が起こり、製造が不可能
であった。
ばポリイミドなどが用いられるが、貼り合わせ温度が３
００℃以上と高く、銅箔の酸化が起こり、製造が不可能
であった。
【００１０】本発明の目的は、前記した従来技術の欠点
を解消し、高速ボンディング性と耐熱性に優れた半導体
素子搭載用基板を提供することにある。
を解消し、高速ボンディング性と耐熱性に優れた半導体
素子搭載用基板を提供することにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、半導体素子搭載用基板において、配
線層の貼り合せに、接着剤として貼り合せ温度が２００
℃以下、２００℃以上における弾性係数が１×１０9 ダ
イン／ｃｍ2 以上であって、かつ、Ｔｇが１９０℃以上
である高Ｔｇ、高弾性率の低温貼付型接着剤を用いるこ
とを特徴とする半導体素子搭載用基板が提供される。
に本発明によれば、半導体素子搭載用基板において、配
線層の貼り合せに、接着剤として貼り合せ温度が２００
℃以下、２００℃以上における弾性係数が１×１０9 ダ
イン／ｃｍ2 以上であって、かつ、Ｔｇが１９０℃以上
である高Ｔｇ、高弾性率の低温貼付型接着剤を用いるこ
とを特徴とする半導体素子搭載用基板が提供される。
【００１２】ここで、前記接着剤は、ポリイミド系また
はポリエーテルアミド系であるのが好ましい。
はポリエーテルアミド系であるのが好ましい。
【００１３】また、前記半導体素子搭載用基板は、ＴＡ
Ｂ用テープキャリア、あるいは金属リードフレームにフ
レキシブル配線板を結合した複合リードフレームである
が好ましい。
Ｂ用テープキャリア、あるいは金属リードフレームにフ
レキシブル配線板を結合した複合リードフレームである
が好ましい。
【００１４】以下に本発明をさらに詳細に説明する。本
発明は、特定の接着剤で半導体素子搭載用基板の絶縁層
側に配線層を接着するのに用いるものである。前記接着
剤を用いる対象部位としては、表側が金属箔からなる回
路パターンの直下、基板裏側の配線部分、多層配線の場
合等を挙げることができる。前記基板としては、ＴＡＢ
用テープキャリア、フレキシブル基板、ＦＰＣとリード
フレームを連結してなる複合フレーム等を挙げることが
できる。前記配線層には信号用、電源供給用およびグラ
ンド用等がある。
発明は、特定の接着剤で半導体素子搭載用基板の絶縁層
側に配線層を接着するのに用いるものである。前記接着
剤を用いる対象部位としては、表側が金属箔からなる回
路パターンの直下、基板裏側の配線部分、多層配線の場
合等を挙げることができる。前記基板としては、ＴＡＢ
用テープキャリア、フレキシブル基板、ＦＰＣとリード
フレームを連結してなる複合フレーム等を挙げることが
できる。前記配線層には信号用、電源供給用およびグラ
ンド用等がある。
【００１５】図１に示すＣＯＢについて半導体素子１の
搭載例を説明する。例えば、３５ｍｍｔの銅箔にポリイ
ミドワニスを複数回くり返して塗布、乾燥して積みあげ
る。この方法で形成されるポリイミド基板５は、０．０
５ｍｍｔが限界とされている。０．０５ｍｍｔ超の基板
の場合は、高弾性接着剤４により前記銅箔を貼り付け
る。
搭載例を説明する。例えば、３５ｍｍｔの銅箔にポリイ
ミドワニスを複数回くり返して塗布、乾燥して積みあげ
る。この方法で形成されるポリイミド基板５は、０．０
５ｍｍｔが限界とされている。０．０５ｍｍｔ超の基板
の場合は、高弾性接着剤４により前記銅箔を貼り付け
る。
【００１６】続いて前記銅箔表面に回路パターン３を、
例えばホトエッチング法により形成する。前記高弾性接
着剤４は、付加重合型のポリイミド系またはポリエーテ
ルアミド系樹脂をベースポリマーとし、これに第２のポ
リマーとして、例えばエポキシ樹脂を重合させ、適度の
軟化点とし、エポキシ樹脂の硬化剤を混合して製造する
ことができる。この混合物に溶媒として、例えば、ＤＭ
Ｆ、ＮＭＰまたはＴＨＦを加え混合したのち、ポリイミ
ド基板５上に塗布し、接着剤層４を形成する。この接着
剤層４を介して所定の温度で銅箔を貼り付ける。
例えばホトエッチング法により形成する。前記高弾性接
着剤４は、付加重合型のポリイミド系またはポリエーテ
ルアミド系樹脂をベースポリマーとし、これに第２のポ
リマーとして、例えばエポキシ樹脂を重合させ、適度の
軟化点とし、エポキシ樹脂の硬化剤を混合して製造する
ことができる。この混合物に溶媒として、例えば、ＤＭ
Ｆ、ＮＭＰまたはＴＨＦを加え混合したのち、ポリイミ
ド基板５上に塗布し、接着剤層４を形成する。この接着
剤層４を介して所定の温度で銅箔を貼り付ける。
【００１７】以上の接着のメカニズムをステップ的にま
とめると下記のようになる。 （１）未硬化のエポキシ樹脂が軟化して銅箔表面に接着
する。 （２）接着と共に硬化が開始する。接着は通常ロールラ
ミネーターで行われる。 （３）アフターベークでエポキシ樹脂が完全に硬化して
接着が完了する。 （４）接着剤の物性が決まる（２００℃以上で）。
とめると下記のようになる。 （１）未硬化のエポキシ樹脂が軟化して銅箔表面に接着
する。 （２）接着と共に硬化が開始する。接着は通常ロールラ
ミネーターで行われる。 （３）アフターベークでエポキシ樹脂が完全に硬化して
接着が完了する。 （４）接着剤の物性が決まる（２００℃以上で）。
【００１８】本発明において、接着剤の貼り合せ温度を
２００℃以下としたのは、２００℃超では金属箔の酸化
スピードが非常に早いため変色してしまうからである。
また、Ｔｇが１９０℃以上、かつ２００℃以上における
弾性係数を１×１０9 ダイン／ｃｍ2 以上としたのは、
これ未満では高速ボンディング（２００〜２３０℃、
０．０４秒）時に超音波振動のエネルギーを接着剤層が
吸収してしまうからである。
２００℃以下としたのは、２００℃超では金属箔の酸化
スピードが非常に早いため変色してしまうからである。
また、Ｔｇが１９０℃以上、かつ２００℃以上における
弾性係数を１×１０9 ダイン／ｃｍ2 以上としたのは、
これ未満では高速ボンディング（２００〜２３０℃、
０．０４秒）時に超音波振動のエネルギーを接着剤層が
吸収してしまうからである。
【００１９】このような物性を有する接着剤として、本
発明者等はＩＰＮ(Interpenetrating Polymer Network
s) 構造の接着剤を開発した。即ち、ベースポリマーの
中で第２のポリマーを重合させお互いのポリマー鎖をか
らみ合わせたＩＰＮ構造を有する接着剤とした。これに
よって高弾性で、かつ耐衝撃性に優れるなど諸特性を満
足すべきものとすることができる。詳しくは、実施例で
説明する。
発明者等はＩＰＮ(Interpenetrating Polymer Network
s) 構造の接着剤を開発した。即ち、ベースポリマーの
中で第２のポリマーを重合させお互いのポリマー鎖をか
らみ合わせたＩＰＮ構造を有する接着剤とした。これに
よって高弾性で、かつ耐衝撃性に優れるなど諸特性を満
足すべきものとすることができる。詳しくは、実施例で
説明する。
【００２０】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。 （実施例１）図１に示すＬＳＩを直接に搭載する用途の
ＣＯＢにおいて、１．０ｍｍｔのポリイミド基板５の表
面に高弾性接着剤４により３５ｍｍｔの銅箔を貼り付け
た後、表面に回路パターン３をホトエッチング法により
形成した。インナーリードパターン３は２０８ピンとし
た。
する。 （実施例１）図１に示すＬＳＩを直接に搭載する用途の
ＣＯＢにおいて、１．０ｍｍｔのポリイミド基板５の表
面に高弾性接着剤４により３５ｍｍｔの銅箔を貼り付け
た後、表面に回路パターン３をホトエッチング法により
形成した。インナーリードパターン３は２０８ピンとし
た。
【００２１】前記高弾性接着剤４は、ポリイミド樹脂を
ベースとして、これに軟化点低下剤としてエポキシ樹脂
ビスフェノールＡ−グリシジルエーテルエポキシ樹脂を
２０％添加し、さらにエポキシ樹脂の硬化剤としてジシ
アンジアミドを混合して付加重合硬化型の接着剤を製造
した。これ等の混合物は、まず、溶媒（ＴＨＦ）に混合
した後で、これをポリイミド基板５に塗布し溶媒残量を
極少にするために乾燥する。ポリイミド基板５上に塗布
し薄い接着剤層４を形成する。この接着剤層４の硬化後
の弾性率は、２３０℃で５×１０9 ダイン／ｃｍ2 であ
った。
ベースとして、これに軟化点低下剤としてエポキシ樹脂
ビスフェノールＡ−グリシジルエーテルエポキシ樹脂を
２０％添加し、さらにエポキシ樹脂の硬化剤としてジシ
アンジアミドを混合して付加重合硬化型の接着剤を製造
した。これ等の混合物は、まず、溶媒（ＴＨＦ）に混合
した後で、これをポリイミド基板５に塗布し溶媒残量を
極少にするために乾燥する。ポリイミド基板５上に塗布
し薄い接着剤層４を形成する。この接着剤層４の硬化後
の弾性率は、２３０℃で５×１０9 ダイン／ｃｍ2 であ
った。
【００２２】銅箔貼付温度は、未硬化接着剤の軟化温度
が１５０℃以下であるため、１８０℃とできた。貼付後
１８０℃で３０分間のアフターキュアを行うとエポキシ
樹脂と硬化剤が反応を完了し接着が完了した。なお、イ
ンナーリードパターン３のピン数は２０８ピンとした。
が１５０℃以下であるため、１８０℃とできた。貼付後
１８０℃で３０分間のアフターキュアを行うとエポキシ
樹脂と硬化剤が反応を完了し接着が完了した。なお、イ
ンナーリードパターン３のピン数は２０８ピンとした。
【００２３】（実施例２）実施例１の変形として、図２
に示すように裏側に放熱金属（銅）板６（厚さ０．１ｍ
ｍ）を有する基板５を作製した。この場合は、インナー
リード３側は銅箔にポリイミドのワニスを何度も塗布乾
燥して積み上げる方法によって作ったため接着剤はな
い。ポリイミド基板５は０．０５ｍｍの厚さでありこの
裏側に放熱金属（銅）板６を高弾性低温貼付型接着剤４
（ポリイミド樹脂にビスフェノールＡ−グリシジルエー
テルエポキシ樹脂を２０％添加したもので軟化点１３０
℃、硬化後のＴｇ１９０℃のもの）で張り付けた。
に示すように裏側に放熱金属（銅）板６（厚さ０．１ｍ
ｍ）を有する基板５を作製した。この場合は、インナー
リード３側は銅箔にポリイミドのワニスを何度も塗布乾
燥して積み上げる方法によって作ったため接着剤はな
い。ポリイミド基板５は０．０５ｍｍの厚さでありこの
裏側に放熱金属（銅）板６を高弾性低温貼付型接着剤４
（ポリイミド樹脂にビスフェノールＡ−グリシジルエー
テルエポキシ樹脂を２０％添加したもので軟化点１３０
℃、硬化後のＴｇ１９０℃のもの）で張り付けた。
【００２４】（実施例３）図３に示す複合リードフレー
ム１１の絶縁フィルム層１９と接地および電源供給用導
体層２１との張り合せに高弾性接着剤を用いた。
ム１１の絶縁フィルム層１９と接地および電源供給用導
体層２１との張り合せに高弾性接着剤を用いた。
【００２５】なお、１３は外枠、１５はアウターリード
（１５ａは接地および電源供給用リード、１５ｂは信号
用リード）、１７はフレキシブル多層配線基板、２３は
接地および電源供給用ホール、２５はロックホール、２
７はインナーリード、２９は切り欠き、３１はバンプ、
３３は半導体素子、３５はボンディングワイヤをそれぞ
れ示す。
（１５ａは接地および電源供給用リード、１５ｂは信号
用リード）、１７はフレキシブル多層配線基板、２３は
接地および電源供給用ホール、２５はロックホール、２
７はインナーリード、２９は切り欠き、３１はバンプ、
３３は半導体素子、３５はボンディングワイヤをそれぞ
れ示す。
【００２６】以上の実施例１〜３はいずれも高速ボンデ
ィング性と耐熱性に優れた半導体素子搭載用基板として
の性能を示した。
ィング性と耐熱性に優れた半導体素子搭載用基板として
の性能を示した。
【００２７】
【発明の効果】本発明は以上説明したように構成されて
いるので下記の効果を奏する。 （１）ワイヤボンディング性 通常、ボンディングは０．０４秒以下の超音波振動付与
時間以下の時間での高速ボンディング性が要求されてい
る。このためには、フレームを２００℃以上に上げる必
要があり、この温度で約１０9 ダイン／ｃｍ2 以上の弾
性係数がないと、この高速性は得られない。本発明で
は、２００℃以上の温度での弾性率を１×１０9 ダイン
／ｃｍ2 とした高弾性率を有する接着剤で配線等の貼り
合せをしているので、この高速ボンディグに十分耐える
ことができる。 （２）耐熱性 接着剤の耐熱性が高いため、例えば実施例３の場合にア
ウターリードの半田付等が行われても、剥れ等を生じる
ことがない。
いるので下記の効果を奏する。 （１）ワイヤボンディング性 通常、ボンディングは０．０４秒以下の超音波振動付与
時間以下の時間での高速ボンディング性が要求されてい
る。このためには、フレームを２００℃以上に上げる必
要があり、この温度で約１０9 ダイン／ｃｍ2 以上の弾
性係数がないと、この高速性は得られない。本発明で
は、２００℃以上の温度での弾性率を１×１０9 ダイン
／ｃｍ2 とした高弾性率を有する接着剤で配線等の貼り
合せをしているので、この高速ボンディグに十分耐える
ことができる。 （２）耐熱性 接着剤の耐熱性が高いため、例えば実施例３の場合にア
ウターリードの半田付等が行われても、剥れ等を生じる
ことがない。
【図１】本発明に係るＣＯＢの部分断面図である。
【図２】本発明に係る裏側に放熱板を有する基板の部分
断面図である。
断面図である。
【図３】本発明に係る複合リードフレームの一部切り欠
き斜視図である。
き斜視図である。
１ 半導体素子 ２ ボンディングワイヤ ３ インナーリード（回路パターン） ４ 接着剤層 ５ ポリイミド基板 ６ グランド（放熱）用金属（銅）板 １１ 複合リードフレーム １３ 外枠 １５ アウターリード １５ａ 接地および電源供給用リード １５ｂ 信号用リード １７ フレキシブル多層配線基板 １９ 絶縁フィルム層 ２１ 接地および電源供給用導体層 ２３ 接地および電源供給用ホール ２５ ロックホール ２７ インナーリード ２９ 切り欠き ３１ バンプ ３３ 半導体素子 ３５ ボンディングワイヤ
Claims (3)
- 【請求項１】半導体素子搭載用基板において、配線層の
貼り合せに、接着剤として貼り合せ温度が２００℃以
下、２００℃以上における弾性係数が１×１０9 ダイン
／ｃｍ 2 以上であって、かつ、Ｔｇが１９０℃以上であ
る高Ｔｇ、高弾性率の低温貼付型接着剤を用いることを
特徴とする半導体素子搭載用基板。 - 【請求項２】前記接着剤は、ポリイミド系またはポリエ
ーテルアミド系である請求項１に記載の半導体素子搭載
用基板。 - 【請求項３】前記半導体素子搭載用基板は、ＴＡＢ用テ
ープキャリア、あるいは金属リードフレームにフレキシ
ブル配線板を結合した複合リードフレームである請求項
１または２に記載の半導体素子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312296A JP2808952B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3312296A JP2808952B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体素子搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05152353A true JPH05152353A (ja) | 1993-06-18 |
| JP2808952B2 JP2808952B2 (ja) | 1998-10-08 |
Family
ID=18027545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3312296A Expired - Lifetime JP2808952B2 (ja) | 1991-11-27 | 1991-11-27 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808952B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702408A3 (en) * | 1994-09-16 | 1997-09-10 | Tokuyama Corp | Package for mounting a semiconductor device |
| EP0729644A4 (en) * | 1993-11-16 | 1998-10-07 | Olin Corp | MULTI-CHIP ELECTRONIC PACKAGE MODULE COMPRISING AN ADHESIVE SHEET |
| KR100354462B1 (ko) * | 1998-11-04 | 2002-09-30 | 가부시끼가이샤 도시바 | 모듈형 반도체 장치 |
| WO2010007916A1 (ja) * | 2008-07-16 | 2010-01-21 | シャープ株式会社 | 半導体装置および表示装置 |
| JP2011071267A (ja) * | 2009-09-25 | 2011-04-07 | Nec Corp | 電子デバイスパッケージ及びその製造方法、並びに電子機器 |
| US8080740B2 (en) | 2008-02-05 | 2011-12-20 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8097814B2 (en) | 2008-01-31 | 2012-01-17 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8102664B2 (en) | 2008-01-31 | 2012-01-24 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8581110B2 (en) | 2008-01-31 | 2013-11-12 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US9510441B2 (en) | 2015-02-05 | 2016-11-29 | Chipbond Technology Corporation | Flexible substrate |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141772A (ja) * | 1983-12-29 | 1985-07-26 | Hitachi Ltd | 半導体素子接合用接着剤及びこれを用いた半導体装置 |
| JPH0236542A (ja) * | 1988-07-26 | 1990-02-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
1991
- 1991-11-27 JP JP3312296A patent/JP2808952B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141772A (ja) * | 1983-12-29 | 1985-07-26 | Hitachi Ltd | 半導体素子接合用接着剤及びこれを用いた半導体装置 |
| JPH0236542A (ja) * | 1988-07-26 | 1990-02-06 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0729644A4 (en) * | 1993-11-16 | 1998-10-07 | Olin Corp | MULTI-CHIP ELECTRONIC PACKAGE MODULE COMPRISING AN ADHESIVE SHEET |
| EP0702408A3 (en) * | 1994-09-16 | 1997-09-10 | Tokuyama Corp | Package for mounting a semiconductor device |
| KR100354462B1 (ko) * | 1998-11-04 | 2002-09-30 | 가부시끼가이샤 도시바 | 모듈형 반도체 장치 |
| US8097814B2 (en) | 2008-01-31 | 2012-01-17 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8581110B2 (en) | 2008-01-31 | 2013-11-12 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8102664B2 (en) | 2008-01-31 | 2012-01-24 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| US8080740B2 (en) | 2008-02-05 | 2011-12-20 | Nitto Denko Corporation | Printed circuit board and method of manufacturing the same |
| WO2010007916A1 (ja) * | 2008-07-16 | 2010-01-21 | シャープ株式会社 | 半導体装置および表示装置 |
| US8344486B2 (en) | 2008-07-16 | 2013-01-01 | Sharp Kabushiki Kaisha | Semiconductor device and display apparatus |
| KR101234461B1 (ko) * | 2008-07-16 | 2013-02-18 | 샤프 가부시키가이샤 | 반도체 장치 및 표시 장치 |
| JP2010027706A (ja) * | 2008-07-16 | 2010-02-04 | Sharp Corp | 半導体装置および表示装置 |
| JP2011071267A (ja) * | 2009-09-25 | 2011-04-07 | Nec Corp | 電子デバイスパッケージ及びその製造方法、並びに電子機器 |
| US9510441B2 (en) | 2015-02-05 | 2016-11-29 | Chipbond Technology Corporation | Flexible substrate |
| US9961759B2 (en) | 2015-02-05 | 2018-05-01 | Chipbond Technology Corporation | Flexible substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2808952B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3195236B2 (ja) | 接着フィルムを有する配線テープ，半導体装置及び製造方法 | |
| KR100607407B1 (ko) | Ｃｏｆ용 플렉시블 프린트 배선판 및 그 제조방법 | |
| KR19990062959A (ko) | 반도체 플라스틱 패키지 및 그 제조방법 | |
| JP2808952B2 (ja) | 半導体素子搭載用基板 | |
| JP2005183734A (ja) | 半導体装置製造用接着フィルム | |
| JP4642479B2 (ja) | Ｃｏｆ用積層板及びｃｏｆフィルムキャリアテープ | |
| JP5000310B2 (ja) | Ｃｏｆ用積層板及びｃｏｆフィルムキャリアテープ並びに電子装置 | |
| KR101378052B1 (ko) | Ｃｏｆ용 적층판, ｃｏｆ 필름 캐리어 테이프 및 전자장치 | |
| JP2783117B2 (ja) | Ｔａｂ用接着剤付きテープ | |
| JP2004026953A (ja) | フィルム接着剤、半導体装置及びその製造方法 | |
| JP2645969B2 (ja) | 半導体用接着テープ | |
| JP2003082306A (ja) | 半導体用接着フィルム及びその用途 | |
| JP3895920B2 (ja) | 半導体装置 | |
| JP3789688B2 (ja) | 混成集積回路装置 | |
| JP3275792B2 (ja) | 半導体素子搭載用ｔａｂテープおよびそれを用いた半導体装置 | |
| JPH0553628B2 (ja) | ||
| JPH05291356A (ja) | Ｔａｂ用テープ | |
| JP3275793B2 (ja) | 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置 | |
| JP3700297B2 (ja) | Ｔａｂ用接着剤付きテープの製造方法 | |
| JP3195315B2 (ja) | 半導体装置用接着層付き配線テープ及びその製造方法 | |
| JP3577873B2 (ja) | Ｔａｂ用接着剤付きテープおよび半導体接続基板並びに半導体装置 | |
| JP3718083B2 (ja) | 半導体装置用接着フィルム | |
| JP2001168152A (ja) | 半導体キャリアフィルム及び半導体パッケージの製造方法 | |
| JPS641955B2 (ja) | ||
| JP2002198403A (ja) | Ｔａｂ用テープ |