JP3275793B2 - 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置 - Google Patents

半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置

Info

Publication number
JP3275793B2
JP3275793B2 JP22905197A JP22905197A JP3275793B2 JP 3275793 B2 JP3275793 B2 JP 3275793B2 JP 22905197 A JP22905197 A JP 22905197A JP 22905197 A JP22905197 A JP 22905197A JP 3275793 B2 JP3275793 B2 JP 3275793B2
Authority
JP
Japan
Prior art keywords
adhesive
semiconductor element
copper foil
chip
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22905197A
Other languages
English (en)
Other versions
JPH1167848A (ja
Inventor
護 御田
村上  元
則夫 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP22905197A priority Critical patent/JP3275793B2/ja
Publication of JPH1167848A publication Critical patent/JPH1167848A/ja
Application granted granted Critical
Publication of JP3275793B2 publication Critical patent/JP3275793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Landscapes

  • Adhesive Tapes (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子搭載用
高柔軟性テープキャリアおよびそれを用いた半導体装置
に関し、特に、TAB(Tape Automated Bonding)テー
プを用いたT−BGA(Tape - Ball Grid Array)タイ
プの半導体装置の用途に好適な半導体素子搭載用高柔軟
性テープキャリアとこれを使用した半導体装置に関す
る。
【0002】
【従来の技術】現在、T−BGAタイプの半導体装置に
は、高度の信頼性が求められるようになり、低温から高
温までの広い温度範囲での実用性が求められ、これに伴
い、特に−55℃〜150℃の実用を模擬した温度サイ
クル試験が重要視されている。
【0003】この試験条件においては、試験温度の高低
差から生じる各部位の熱膨張によって、熱応力が生じ
る。例えば、この試験条件において、通常のプリント基
板の熱膨張係数が15〜20PPM/℃なのに対して、
半導体素子であるシリコンチップの熱膨張係数は3.5
PPM/℃であるため、このプリント基板と半導体素子
が搭載しているテープとを直接接合するはんだボール端
子部分に熱応力が発生し、この熱応力によって、接合部
のはんだボール端子に熱疲労クラックが生じる。この接
合部のはんだボール端子の熱疲労クラックを防止するた
め、半導体素子と半導体素子搭載用のテープの間にエラ
ストマを貼り付けて、このエラストマを前述の熱応力を
吸収させる熱応力緩衝層として、はんだボール端子の熱
疲労クラックを防止している。ここで、エラストマと
は、−65℃〜150℃の温度範囲で、5000MPa
以下の粘弾性係数を持ち、特に150℃の温度では、粘
弾性係数が著しく低下して熱応力を吸収する特徴を持つ
材料をいう。
【0004】図6および図7に従来の半導体素子搭載用
TABテープとそれを用いた半導体装置を示す。図6
は、従来の半導体素子搭載用TABテープに半導体素子
を接続した半導体装置の全体の概略を示す。図7は、図
6の波線部Aで示された部分の拡大断面で、プリント基
板とはんだボール端子の接続部を示す。従来の半導体装
置21は、TABテープ9、シリコンチップの半導体素
子1、およびTABテープ9と半導体素子1の間に設け
られ、熱応力を緩衝するためのエラストマ8を備えてい
る。
【0005】TABテープ9は、ポリイミドフィルム3
と、ポリイミドフィルム3の下面に銅箔用接着剤12
(図7)によって接着され形成された、インナーリード
2、ランド4、およびインナーリード2とランド4を接
続する銅箔配線5を有する銅箔配線パターン18と、ラ
ンド4に形成された錫−鉛共晶はんだボール6と、銅箔
配線パターン18の銅箔配線5に被覆され、ランド4を
形成するソルダーレジスト7から構成される。
【0006】この様な構成のTABテープ9の銅箔配線
パターン18が施された面(下面)とは反対の面(上
面)に、エラストマ8がエラストマ接着剤13(図7)
によって貼り付けられエラストマ付TABテープ10が
作成される。更に半導体素子1が、このエラストマ8上
に搭載され、チップ用接着剤19(図7)によって接着
されている。また、銅箔配線パターン18のインナーリ
ード2は、半導体素子1のアルミ電極17に接続され、
その接続部分の半導体素子1の周辺は、エポキシ系の封
止剤11によって封止されている。また、この様な構成
の半導体装置21を、はんだボール6によって、FR−
14などのガラスエポキシ樹脂基板のプリント基板22
に接合している。
【0007】ここで、シリコンチップの半導体素子1の
熱膨張係数は約3.5PPM/℃程度であり、FR−1
4などのプリント基板22の熱膨張係数は、約15PP
M/℃程度である。従って、半導体素子1とプリント基
板22の熱膨張係数の差は、約10PPM/℃以上の差
が生じ、この熱膨張差によって熱応力が生じ、特に、図
7で示したプリント基板22の接合部であるはんだボー
ル6に熱応力の集中が生じる。この半導体素子1とプリ
ント基板22の熱膨張差による熱応力を、熱応力緩衝層
のエラストマ8で吸収するようになっている。従って、
従来は、このエラストマ8の粘弾性係数をできるだけ低
下させて、半導体装置21の温度サイクルの信頼性を向
上させるように努力されていた。
【0008】
【発明が解決しようとする課題】しかしながら、図6お
よび図7に示した従来の半導体素子搭載用TABテープ
および半導体装置によれば、エラストマ8のみを非常に
柔らかく(粘弾性係数を低下)しても、接着剤などの他
の構成材料が硬い(粘弾性係数が大きい)場合には、そ
の硬い構成材料によって熱応力が生じることが判明し
た。即ち、以下の表1に示したように、銅箔用接着剤1
2、エラストマ接着剤13、およびチップ用接着剤19
の粘弾性係数が、−65℃〜150℃の範囲で1100
0〜800MPaと非常に大きく、特に、25℃(常
温)〜−65℃(低温)における各接着剤12、13、
19の粘弾性係数が8000MPaを越える値となり、
また、プリント基板22と各接着剤12、13、19の
熱膨張係数の差が15PPM/℃程度と大きく、更に、
プリント基板22の厚さが300μmと厚いため、これ
らの構成材料によって、プリント基板に接合された半導
体装置に熱応力が生じるという問題があった。
【表1】
【0009】また、銅箔配線パターン18を表面汚染か
ら防止し、はんだボール6用のランド4を形成するため
のソルダーレジスト7も、各接着剤12、13、19と
ほぼ同じ様な値の粘弾性係数を有しており、上記と同様
に、このソルダーレジスト7によってもプリント基板に
接合された半導体装置に熱応力が生じるという問題があ
った。
【0010】これに対して、TABテープ9のベースフ
ィルムとなっているポリイミドフィルム3の粘弾性係数
は、表1から解るように、−65℃で3000MPa、
25℃で2000MPa、150℃で500MPaと、
各接着材12、13、19に較べて小さく、非常に柔軟
性に富むものとなっている。
【0011】従って、本発明の目的は、各構成材料がベ
ースフィルムの粘弾性係数以下で、柔軟性に富んだ一体
の積層材料となって温度変化に追従し、各構成材料の層
間に生じる熱応力が小さく、特に、はんだボールに負荷
される熱応力を最小限にする半導体素子搭載用高柔軟性
テープキャリアおよびこれを使用した半導体装置を提供
することである。
【0012】
【課題を解決するための手段】本発明は、以上に述べた
目的を実現するため、テープ材と、テープ材の片面に形
成された銅箔の配線パターンと、配線パターンが形成さ
れた面とは反対の面に設けられた半導体素子を搭載する
半導体素子搭載部とによって構成された半導体素子搭載
用テープキャリアにおいて、半導体素子搭載部に設けら
れた半導体素子を接着するためのチップ用接着剤と、テ
ープ材の片面に設けられた銅箔を接着するための銅箔用
接着剤と、配線パターンを保護するソルダーレジスト
と、を有し、チップ用接着剤、銅箔用接着剤、およびソ
ルダーレジストの少なくとも1つは、その粘弾性係数
が、テープ材の粘弾性係数以下であることを特徴とする
半導体素子搭載用高柔軟性テープキャリアを提供する。
【0013】また、本発明は、以上に述べた目的を実現
するため、テープ材と、テープ材の片面に形成された銅
箔の配線パターンと、配線パターンが形成された面とは
反対の面に設けられた半導体素子を搭載する半導体素子
搭載部とによって構成された半導体素子搭載用テープキ
ャリアにおいて、テープ材の半導体素子搭載部に設けら
れ、熱応力を緩衝する熱応力緩衝層と、テープ材の半導
体素子搭載部に熱応力緩衝層を接着するための熱応力緩
衝層用接着剤と、半導体素子を半導体素子搭載部に設け
られた熱応力緩衝層に接着するためのチップ用接着剤
と、テープ材の片面に設けられた銅箔を接着するための
銅箔用接着剤と、配線パターンを保護するソルダーレジ
ストと、を有し、熱応力緩衝層、熱応力緩衝層用接着
剤、チップ用接着剤、銅箔用接着剤、およびソルダーレ
ジストの少なくとも1つは、その粘弾性係数が、テープ
材の粘弾性係数以下であることを特徴とする半導体素子
搭載用高柔軟性テープキャリアを提供する。
【0014】また、本発明は、以上に述べた目的を実現
するため、テープ材と、テープ材の片面に形成されたイ
ンナーリードを有する銅箔の配線パターンと、配線パタ
ーンが形成された面とは反対の面に設けられた半導体素
子搭載部と、半導体素子搭載部に形成されたチップ用接
着剤と、チップ用接着剤によって半導体素子搭載部に接
着され、インナーリードと接続される半導体素子とによ
って構成された半導体装置において、テープ材の片面に
設けられた銅箔を接着するための銅箔用接着剤と、配線
パターンを保護するソルダーレジストと、を有し、チッ
プ用接着剤、銅箔用接着剤、およびソルダーレジストの
少なくとも1つは、その粘弾性係数が、テープ材の粘弾
性係数以下であることを特徴とする半導体装置を提供す
る。
【0015】また、本発明は、以上に述べた目的を実現
するため、テープ材と、テープ材の片面に形成されたラ
ンドを有する銅箔の配線パターンと、ランドに形成され
たボール端子と、配線パターンが形成された面とは反対
の面に設けられた半導体素子を搭載する半導体素子搭載
部とによって構成されたT−BGA(Tape-Ball GridAr
ray)タイプの半導体素子搭載用テープキャリアにおい
て、テープ材の半導体素子搭載部に設けられ、熱応力を
緩衝する熱応力緩衝層と、テープ材の半導体素子掲載部
に熱応力緩衝層を接着するための熱応力緩衝層用接着剤
と、半導体素子を半導体素子搭載部に設けられた熱応力
緩衝層に接着するためのチップ用接着剤と、テープ材の
片面に設けられた銅箔を接着するための銅箔用接着剤
と、配線パターンを保護するソルダーレジストと、を有
し、熱応力緩衝層、熱応力緩衝層用接着剤、チップ用接
着剤、銅箔用接着剤、およびソルダーレジストの少なく
とも1つは、その粘弾性係数が、テープ材の粘弾性係数
以下であることを特徴とする半導体素子搭載用高柔軟性
テープキャリアを提供する。
【0016】
【発明の実施の形態】以下本発明の半導体素子搭載用高
柔軟性テープキャリアと半導体装置を詳細に説明する。
【0017】図1は、本発明の半導体素子搭載用高柔軟
性テープキャリアと半導体装置を示したものである。半
導体装置21は、TABテープ9、半導体素子1、およ
びTABテープ9と半導体素子1を接着し、熱応力を緩
衝するためのエラストマ14を備えている。
【0018】TABテープ9は、ポリイミドフィルム3
と、ポリイミドフィルム3の下面に形成された、インナ
ーリード2、ランド4、およびインナーリード2とラン
ド4を接続する銅箔配線5を有する銅箔配線パターン1
8と、ランド4に形成された錫−鉛共晶はんだボール6
と、銅箔配線パターン18の銅箔配線5に被覆され、ラ
ンド4を形成するソルダーレジスト7から構成される。
また、ポリイミドフィルム3の銅箔配線パターン18が
施された面(下面)とは反対の面(上面)には、半導体
素子搭載部20が設けられている。
【0019】この様な構成のTABテープ9の半導体素
子搭載部20に、接着機能のあるエラストマ14が貼り
付けられエラストマ付TABテープ10が作成される。
更に半導体素子1が、このエラストマ14上に搭載さ
れ、エラストマ14でTABテープ9の半導体素子搭載
部20に接着されている。また、銅箔配線パターン18
のインナーリード2は、半導体素子1のアルミ電極17
に接続され、その接続部分の半導体素子1の周辺は、エ
ポキシ系の封止剤11によって封止されている。
【0020】銅箔配線パターン18は、ポリイミドフィ
ルム3に低弾性のエポキシ樹脂系の接着剤(図示せず)
で接着されている。このエポキシ樹脂系接着剤は、ベー
ス樹脂としてビスフェノールA型樹脂を用い、ポリアミ
ド樹脂モノマを配合して低弾性化して作成されている。
このエポキシ樹脂系接着剤の粘弾性係数は、150℃で
約50MPa、常温で約1900MPa、−65℃で約
2700MPaの低い粘弾性係数となっており、十分な
熱緩衝作用を持つ。また、ソルダーレジスト7も、15
0℃で約300MPa、常温で約600MPa、−65
℃で約2000MPaの低い粘弾性係数を持ち、十分な
熱緩衝作用を有する。
【0021】エラストマ14は、上記のエポキシ樹脂系
接着剤とほぼ同様の樹脂であるが、より低弾性化するた
めに、ポリアミド樹脂の配合を若干変えて作成されてい
る。このエラストマ14の粘弾性係数は、150℃で約
11MPa、常温で約1500MPa、−65℃で約2
000MPaの低い粘弾性係数となっており、十分な熱
緩衝作用を持つ。
【0022】図2は、本発明の半導体素子搭載用高柔軟
性テープキャリアと半導体装置の断面の1部を示したも
のである。図2において、エラストマは、図1とは異な
り、接着機能のないエラストマ8を用いている。図2に
示した半導体装置21は、図1と同様のTABテープ9
の半導体素子搭載部20に、エラストマ8を接着するた
めのエラストマ接着剤13を塗布して、エラストマ8を
接着し、その上面に更に半導体素子1を接着するチップ
用接着剤19を塗布して、エラストマ付TABテープ1
0を構成し、エラストマ付TABテープ10のチップ用
接着剤19で半導体素子1を接着して構成されてる。ま
た、この様な構成の半導体装置21を、はんだボール6
によって、FR−14などのガラスエポキシ樹脂基板の
プリント基板22に接合している。
【0023】このエラストマ8は、一般にシリコン樹脂
系の材料で作ることができ、この様なシリコン樹脂の粘
弾性係数は、150℃で約200MPa、常温で約30
0MPa、−65℃で約600MPaの低い粘弾性係数
となっており、熱応力緩衝作用を十分に発揮する。ま
た、エラストマ接着剤13およびチップ用接着剤19の
粘弾性係数は、150℃で約500MPa、常温で約8
00MPa、−65℃で約3000MPaの粘弾性係数
であり、十分な熱緩衝作用を持つ。
【0024】図3は、ソルダーレジスト7を被覆した銅
箔配線パターン18を部分的に示したものである。図3
に示すように、ソルダーレジスト7は、銅箔配線パター
ン18のランド4を形成するように、銅箔配線5のみに
被覆されている。
【0025】図4は、本発明のTABテープ9の材料と
なるベースポリイミドを示す。ベースポリイミドには、
35mm、48mm、又は70mmの幅で、その両側に
送り穴16を有する、厚さ40μm〜70μmのポリイ
ミドフィルム3が用いられる。このポリイミドフィルム
3からは、片面に銅箔配線パターン18が施されるTA
Bテープ9が、2列作成できる。TABテープ9の周り
には、ILB(InnerLead Bonding)ウインドウ15が
設けられており、銅箔配線パターン18のインナーリー
ド2と半導体素子1のアルミ電極17(図1)との接続
作業を容易にしている。
【0026】
【実施例】図5は、本発明の半導体素子搭載用高柔軟性
テープキャリアの製造工程を示す。先ず、半導体素子搭
載用高柔軟性テープキャリアの素材である幅35mm×
厚さ50mmのポリイミドフィルム3を100m用意す
る。このポリイミドフィルム3の片面(図5では上面)
に、銅箔を貼り付けるためのエポキシ樹脂系の銅箔用接
着剤12を幅26mm×厚さ10μmで塗布する(501
)。この銅箔用接着剤12には、ビスフェノールA型
ベース樹脂にポリアミド樹脂モノマを添加した生成物
(低弾性ポリアミド変性エポキシ樹脂)を使用し、これ
をロールで厚さ10μmにした後、約80℃の温度で、
ポリイミドフィルム3にラミネータで貼り合わせる。こ
の銅箔用接着剤12は、150℃で約50MPa、常温
で約1900MPa、−65℃で約2700MPaの粘
弾性係数を持つ。
【0027】このポリイミドフィルム3に、インナーリ
ードと半導体素子を接続するためのILBウインドウ1
5と送り穴16(図4)を、金型によるパンチング加工
によって形成する(502 )。ILBウインドウ15およ
び送り穴16の形成されたポリイミドフィルム3の銅箔
用接着剤12塗布面に、約160℃の温度で、幅26m
m×厚さ18μmの高純度銅圧延銅箔(99.99重量
%銅)5bを連続ロールラミネータで貼り付け、約17
0℃の温度で、1時間の接着剤硬化反応をおこなう(50
3 )。その後、銅箔5bの表面にホトソルダーレジスト
をローラコータによって塗布し、ホトケミカルエッチン
グ法を施して銅箔配線パターン18を形成する(504
)。
【0028】この銅箔配線パターン18のインナーリー
ド2(ILBウインドウ15部上の銅箔配線パターン1
8)を除く所定の部分に10μmの厚さの感光性ソルダ
ーレジストを印刷し、露光、現像によって、ソルダーレ
ジスト7を被覆して、ランド4を形成する(505 )。即
ち、銅箔配線パターン18は、はんだボールを形成する
ランド4と、半導体素子1のアルミ電極17と接続され
るインナーリード2と、ランド4とインナーリード2と
を接続する銅箔配線5を有する。この様にして製造され
たTABテープ9は、配線ピッチが0.17mmの48
ピンのインナーリード2と、直径0.35mmで配置ピ
ッチ0.75mmの48個のランド4を有する。
【0029】さらに、インナーリード2とランド4に
は、電気めっきにより厚さ10μmの金めっきを施して
おく。この金めっきは、半導体素子1のアルミ電極17
と金−アルミ共晶合金の形成によって、インナーリード
2を接続するためのものであり、更に、はんだボール6
形成時のはんだの濡れ性を確保するためのものである。
【0030】この後、半導体素子搭載部20(TABテ
ープ9の銅箔配線パターン18が形成されている面とは
反対の面のILBウインドウ15の内側)に、半導体素
子搭載部20よりやや小さめの寸法で金型で抜き加工さ
れた厚さ150μmの低弾性のエラストマ14を、約8
0℃の温度で貼り合わせる(506 )。このエラストマ1
4は、上記の銅箔用接着剤12とほぼ同様の樹脂(低弾
性ポリアミド変性エポキシ樹脂)であるが、より低弾性
化するために、ポリアミド樹脂の配合を若干変えて作成
されている。このエラストマ14の粘弾性係数は、15
0℃で約11MPa、常温で約1500MPa、−65
℃で約2000MPaの低い粘弾性係数となっており、
十分な熱緩衝作用を持つ。また、エラストマ14は、約
80℃の温度でTABテープ9に貼り付けた後でも、接
着機能を有しているため、半導体素子1を接着するため
のチップ用接着剤19(図2)を用いる必要はない。こ
の様にして、片面(上面)に銅箔配線パターン18を有
し、反対の面(下面)にエラストマ14を有する半導体
素子搭載用のエラストマ付TABテープ10、即ち、半
導体素子搭載用高柔軟性テープキャリアが作成される。
【0031】この半導体素子搭載用高柔軟性テープキャ
リアのエラストマ14に、半導体素子1を、そのアルミ
電極17を半導体素子搭載用高柔軟性テープキャリア側
に向けて、約160℃の温度および約2秒間の加熱圧着
で接着する。次に、インナーリード2をILBウインド
ウ15に通して反対面の半導体素子1のアルミ電極17
に、シングルポイントボンダーを用いてボンディングす
る。このときのボンディング温度は約200℃であり、
エラストマ14が軟化することはない。次に、エポキシ
系の封止剤11で、半導体素子1の周辺のインナーリー
ド2、アルミ電極17、およびILBウインドウ15を
封止する。このときの封止剤11は、その硬化反応温度
が約170℃であるものを用いるとよい。その後、ラン
ド4に、直径0.35mmの錫−鉛共晶組成のはんだボ
ール6を、温度230℃のエアーリフロー炉を用いて形
成し、図1に示したような半導体装置21を作成する。
【0032】この様にして作成された半導体装置21を
プリント基板22にはんだボール6で接合し、温度サイ
クル試験を行った。この試験結果を以下の表2に示す。
尚、各構成材の粘弾性係数Eは、表2に示したもので試
験を行った。
【表2】
【0033】この結果、図1に示したような構成の半導
体装置21を用いた場合には、1500サイクルまで温
度サイクル試験に耐えることが可能になった。また、図
2に示したような構成の半導体装置21を使用した場合
は、500サイクルまで温度サイクル試験に耐えること
が可能になった。
【0034】以上、本発明の半導体素子搭載用高柔軟性
テープキャリアおよび半導体装置について、実施例を挙
げて説明したが、上述のエラストマ14は、厚さ150
μmの熱可塑性のポリイミド樹脂(低弾性熱可塑性ポリ
イミド)を用いてもよい。この樹脂は、150℃で約1
50MPa、常温で約2000MPa、−65℃で約3
000MPaの粘弾性係数を持っている。この樹脂は、
熱可塑性のため約230℃の温度のはんだリフロー工程
では、粘弾性係数が約50MPa程度になり、高温作業
時の熱応力吸収性能が高い。また、この樹脂は、銅箔配
線パターン18の隙間のポリアミド樹脂配合変性エポキ
シ樹脂と非常に接着性がよい。また、エラストマ14
は、熱可塑性なので、他の接着剤を使用せずにこのまま
ポリイミドフィルム3や半導体素子1と接着することが
できる。
【0035】また、エラストマ14は、厚さ150μm
のシリコンエラストマとし、その半導体素子接着部に、
ポリイミド熱可塑性接着剤を塗布してもよい。このシリ
コンエラストマには、未硬化のエラストマをステンシル
を用いて印刷し、加熱硬化させた後に、ポリイミド熱可
塑性接着剤をスクリーン印刷方式で塗布した。材料とな
るシリコン樹脂は、−65℃で600MPa、常温で3
00MPa、150℃で200MPaの粘弾性係数を有
し、熱応力の吸収性能に優れたものとなる。また、この
ポリイミド熱可塑性接着剤には、ポリアミド配合変性エ
ポキシ樹脂を使用してもよい。
【0036】更に、銅箔用接着剤12は、エチレン−酢
酸ビニル共重合体(EVA)樹脂をベースとした接着剤
でもよい。この接着剤は、−65℃で2000MPa、
常温で1000MPa、150℃で15MPaの粘弾性
係数を持っている。
【0037】また、銅箔用接着剤12には、Tg=22
0℃の熱可塑性のポリイミド樹脂(低弾性熱可塑性ポリ
イミド)を用いてもよい。この樹脂は、150℃で約1
50MPa、常温で約2000MPa、−65℃で約3
000MPaの粘弾性係数を持っている。この接着剤に
よって、約250℃の接着温度で、ポリイミドフィルム
3と銅箔5bを連続ロールラミネータで貼り合わせるこ
とができる。また、この樹脂は、銅箔配線パターン18
の隙間のポリアミド樹脂配合変性エポキシ樹脂と非常に
接着性がよい。銅箔5bとの接着性も約1kg/cm程
度あり、非常に高い信頼性を有する。
【0038】ソルダーレジスト7には、低弾性のポリイ
ミド系レジストインキを使用することができる。このレ
ジストインキは、150℃で約300MPa、常温で約
1000MPa、−65℃で約3000MPaの粘弾性
係数を持っている。
【0039】
【発明の効果】以上述べた通り、本発明の半導体素子搭
載用高柔軟性テープキャリアおよび半導体装置によれ
ば、その構成材の接着剤やソルダーレジストの粘弾性係
数をポリイミドフィルムの粘弾性係数と同程度またはそ
れ以下に低下させたので、各構成材が柔軟性に富んだ一
体の積層材料となって温度変化に追従し、各構成材料の
層間に生じる熱応力が小さく、特に、はんだボールに負
荷される熱応力を最小限にすることができるようになっ
た。
【0040】また、本発明の半導体素子搭載用高柔軟性
テープキャリアおよび半導体装置によれば、接着剤の粘
弾性係数をポリイミドフィルムの粘弾性係数と同程度ま
たはそれ以下に低下させたので、テープキャリアの反り
を低減し、半導体素子の接着圧力の増加による接着ボイ
ドの発生を防止し、エラストマと半導体素子間の気泡の
発生も防げるため、気泡部分での熱応力集中も発生せ
ず、半導体装置の製造歩留まりも向上した。
【図面の簡単な説明】
【図1】本発明による半導体素子搭載用高柔軟性テープ
キャリアおよび半導体装置を示す概略図である。
【図2】本発明による半導体素子搭載用高柔軟性テープ
キャリアおよび半導体装置の断面の一部を示す図であ
る。
【図3】本発明による半導体素子搭載用高柔軟性テープ
キャリアの銅箔配線パターンとソルダーレジストを示す
図である。
【図4】ポリイミドフィルムを示す図である。
【図5】本発明の半導体素子搭載用高柔軟性テープキャ
リアの製造を示す図である。
【図6】従来の半導体素子搭載用TABテープおよび半
導体装置を示す概略図である。
【図7】従来の半導体素子搭載用TABテープおよび半
導体装置の断面の一部を示す図である。
【符号の説明】
1,半導体素子 2,インナーリード 3,ポリイミドフィルム 4,ランド 5,銅箔配線 5b,銅箔 6,はんだボール 7,ソルダーレジスト 8,14,エラストマ 9,TABテープ 10,エラストマ付TABテープ 11,封止剤 12,銅箔用接着剤 13,エラストマ接着剤 15,ILBウインドウ 16,送り穴 17,アルミ電極 18,銅箔配線パターン 19,チップ用接着剤 20,半導体素子搭載部 21,半導体装置 22,プリント基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平9−246423(JP,A) 特開 平9−321084(JP,A) 特開 平10−125737(JP,A) 特開 平10−112516(JP,A) 特開 平10−340932(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項1】 テープ材と、前記テープ材の片面に形成
    された銅箔の配線パターンと、前記配線パターンが形成
    された面とは反対の面に設けられた半導体素子を搭載す
    る半導体素子搭載部とによって構成された半導体素子搭
    載用テープキャリアにおいて、 前記半導体素子搭載部に設けられた前記半導体素子を接
    着するためのチップ用接着剤と、 前記テープ材の前記片面に設けられた前記銅箔を接着す
    るための銅箔用接着剤と、 前記配線パターンを保護するソルダーレジストと、を有
    し、 前記チップ用接着剤、前記銅箔用接着剤、および前記ソ
    ルダーレジストの少なくとも1つは、その粘弾性係数
    が、前記テープ材の粘弾性係数以下であることを特徴と
    する半導体素子搭載用高柔軟性テープキャリア。
  2. 【請求項2】 前記チップ用接着剤、前記銅箔用接着
    剤、および前記ソルダーレジストの少なくとも1つは、
    その粘弾性係数が、−65℃で3000MPa以下、常
    温で2000MPa以下、150℃で500MPa以下
    であることを特徴とする、請求項1記載の半導体素子搭
    載用高柔軟性テープキャリア。
  3. 【請求項3】 前記チップ用接着剤は、加熱した時に接
    着機能を有する熱可塑性の樹脂を材料とする、請求項1
    記載の半導体素子搭載用高柔軟性テープキャリア。
  4. 【請求項4】 前記銅箔用接着剤は、低弾性熱可塑性ポ
    リイミド樹脂、エチレン−酢酸ビニル共重体樹脂、また
    は、ポリアミド樹脂配合変性エポキシ樹脂の何れかを材
    料とする、請求項1記載の半導体素子搭載用高柔軟性テ
    ープキャリア。
  5. 【請求項5】 前記チップ用接着剤は、低弾性ポリアミ
    ド変性エポキシ樹脂または低弾性熱可塑性ポリイミド樹
    脂を材料とする接着機能を持つ応力緩衝層である、請求
    項1記載の半導体素子搭載用高柔軟性テープキャリア。
  6. 【請求項6】 テープ材と、前記テープ材の片面に形成
    された銅箔の配線パターンと、前記配線パターンが形成
    された面とは反対の面に設けられた半導体素子を搭載す
    る半導体素子搭載部とによって構成された半導体素子搭
    載用テープキャリアにおいて、 前記テープ材の前記半導体素子搭載部に設けられ、熱応
    力を緩衝する熱応力緩衝層と、 前記テープ材の前記半
    導体素子搭載部に前記熱応力緩衝層を接着するための熱
    応力緩衝層用接着剤と、 前記半導体素子を前記半導体素子搭載部に設けられた前
    記熱応力緩衝層に接着するためのチップ用接着剤と、 前記テープ材の前記片面に設けられた前記銅箔を接着す
    るための銅箔用接着剤と、 前記配線パターンを保護するソルダーレジストと、を有
    し、 前記熱応力緩衝層、前記熱応力緩衝層用接着剤、前記チ
    ップ用接着剤、前記銅箔用接着剤、および前記ソルダー
    レジストの少なくとも1つは、その粘弾性係数が、前記
    テープ材の粘弾性係数以下であることを特徴とする半導
    体素子搭載用高柔軟性テープキャリア。
  7. 【請求項7】 テープ材と、前記テープ材の片面に形成
    されたインナーリードを有する銅箔の配線パターンと、
    前記配線パターンが形成された面とは反対の面に設けら
    れた半導体素子搭載部と、前記半導体素子搭載部に形成
    されたチップ用接着剤と、前記チップ用接着剤によって
    前記半導体素子搭載部に接着され、前記インナーリード
    と接続される半導体素子とによって構成された半導体装
    置において、 前記テープ材の前記片面に設けられた前記銅箔を接着す
    るための銅箔用接着剤と、 前記配線パターンを保護するソルダーレジストと、を有
    し、 前記チップ用接着剤、前記銅箔用接着剤、および前記ソ
    ルダーレジストの少なくとも1つは、その粘弾性係数
    が、前記テープ材の粘弾性係数以下であることを特徴と
    する半導体装置。
  8. 【請求項8】 前記チップ用接着剤、前記銅箔用接着
    剤、および前記ソルダーレジストの少なくとも1つは、
    その粘弾性係数が、−65℃で3000MPa以下、常
    温で2000MPa以下、150℃で500MPa以下
    であることを特徴とする、請求項7記載の半導体装置。
  9. 【請求項9】 前記チップ用接着剤は、加熱した時に接
    着機能を有する熱可塑性の樹脂を材料とする、請求項7
    記載の半導体装置。
  10. 【請求項10】 前記銅箔用接着剤は、低弾性熱可塑性
    ポリイミド樹脂、エチレン−酢酸ビニル共重体樹脂、ま
    たは、ポリアミド樹脂配合変性エポキシ樹脂の何れかを
    材料とする、請求項7記載の半導体装置。
  11. 【請求項11】 前記チップ用接着剤は、低弾性ポリア
    ミド変性エポキシ樹脂または低弾性熱可塑性ポリイミド
    樹脂を材料とする接着機能を持つ応力緩衝層である、請
    求項7記載の半導体装置。
  12. 【請求項12】 テープ材と、前記テープ材の片面に形
    成されたランドを有する銅箔の配線パターンと、前記ラ
    ンドに形成されたボール端子と、前記配線パターンが形
    成された面とは反対の面に設けられた半導体素子を搭載
    する半導体素子搭載部とによって構成されたT−BGA
    (Tape-Ball Grid Array)タイプの半導体素子搭載用テ
    ープキャリアにおいて、 前記テープ材の前記半導体素子搭載部に設けられ、熱応
    力を緩衝する熱応力緩衝層と、 前記テープ材の前記半導体素子搭載部に前記熱応力緩衝
    層を接着するための熱応力緩衝層用接着剤と、 前記半導体素子を前記半導体素子搭載部に設けられた前
    記熱応力緩衝層に接着するためのチップ用接着剤と、 前記テープ材の前記片面に設けられた前記銅箔を接着す
    るための銅箔用接着剤と、 前記配線パターンを保護するソルダーレジストと、を有
    し、 前記熱応力緩衝層、前記熱応力緩衝層用接着剤、前記チ
    ップ用接着剤、前記銅箔用接着剤、および前記ソルダー
    レジストの少なくとも1つは、その粘弾性係数が、前記
    テープ材の粘弾性係数以下であることを特徴とする半導
    体素子搭載用高柔軟性テープキャリア。
JP22905197A 1997-08-26 1997-08-26 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置 Expired - Fee Related JP3275793B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22905197A JP3275793B2 (ja) 1997-08-26 1997-08-26 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22905197A JP3275793B2 (ja) 1997-08-26 1997-08-26 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JPH1167848A JPH1167848A (ja) 1999-03-09
JP3275793B2 true JP3275793B2 (ja) 2002-04-22

Family

ID=16885983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22905197A Expired - Fee Related JP3275793B2 (ja) 1997-08-26 1997-08-26 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP3275793B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246511A (ja) * 2001-02-14 2002-08-30 Hitachi Chem Co Ltd 基板とその基板を用いた半導体パッケージ
KR102608434B1 (ko) * 2018-07-09 2023-12-04 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JPH1167848A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
JP5226087B2 (ja) 基板を介してヒートスプレッダ及び補強材を接地する方法、装置及びフリップチップパッケージ
US5663530A (en) Wire bond tape ball grid array package
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP3942299B2 (ja) チップスケールパッケージの製造方法
KR100242486B1 (ko) 집적 회로를 볼들에 의해 다른 기판에 접속하는 기판 및 그 방법
JP3275793B2 (ja) 半導体素子搭載用高柔軟性テープキャリアおよびそれを用いた半導体装置
JP3424523B2 (ja) Tab用テープキャリア及びその製造方法
JP3296267B2 (ja) 半導体チップ搭載用接着テープおよびそれを用いたbga型半導体装置の製造方法
JP5083076B2 (ja) 電子装置の製造方法
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JP3275792B2 (ja) 半導体素子搭載用tabテープおよびそれを用いた半導体装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP4030220B2 (ja) 半導体チップの実装構造
JP2004349561A (ja) 半導体装置の接着方法とそれに使用される接着剤
JP3327171B2 (ja) 応力緩衝層及びボール端子付きtabテープ
JP3204142B2 (ja) 半導体装置製造方法およびリードフレーム
JP4342577B2 (ja) 半導体チップの実装構造
JP2944586B2 (ja) Bga型半導体装置及びその製造方法
JP2010021392A (ja) 半導体装置及びその製造方法
JP2956480B2 (ja) Bga型半導体装置
JPH1084055A (ja) 半導体装置及びその製造方法
JPH09252064A (ja) Bga型半導体装置
JPS5940539A (ja) 半導体装置およびその製造方法
JPH11220054A (ja) 接着剤シートの貼付方法

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees