KR101378052B1 - Ｃｏｆ용 적층판, ｃｏｆ 필름 캐리어 테이프 및 전자장치 - Google Patents

Abstract

IC 혹은 LSI 등의 전자부품을 필름 캐리어 테이프에 고온으로 금속 공정(eutectic crystal) 실장하여도 필름 캐리어 테이프가 열에 의한 치수변화나 변형을 억제하여, 금속배선과 IC칩의 범프의 어긋남이 없고, 금속배선이 범프에 침입되는 양이 작아, 금속배선과 절연층의 밀착성이 좋고, 전자부품과 필름 캐리어 테이프의 접속신뢰성을 향상시킬 수 있는 COF용 적층판 및 COF 필름 캐리어 테이프를 제공한다.

절연층(10)의 편면 또는 양면에 도체(20)를 적층한 COF용 적층판으로서, 절연층이 폴리이미드계 수지의 다층 구조이고, 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃ 이하인 COF용 적층판 및 이것을 가공하여 얻어지는 COF 필름 캐리어 테이프.

Description

ＣＯＦ용 적층판, ＣＯＦ 필름 캐리어 테이프 및 전자장치{LAMINATE FOR COF, COF FILM CARRIER TAPE AND ELECTRONIC DEVICE}

도 1은 COF용 적층판의 단면도,

도 2는 IC칩을 캐리어 테이프에 실장하는 예를 나타내는 개념도.

< 도면의 주요부분에 대한 부호의 설명 >

1 : IC칩 2 : 범프

3, 10 : 절연층 4 : 회로

20 : 도체 11, 13 : 열가소성 폴리이미드층

12 : 비열가소성 폴리이미드층

본 발명은 IC(집적회로) 혹은 LSI(대규모 집적회로) 등 전자부품을 실장하는 COF(Chip on Film)용 적층판 및 그것을 가공하여 얻어지는 COF 필름 캐리어 테이프 및 전자장치에 관한 것이다.

카메라, 퍼스널 컴퓨터, 휴대전화, 액정 디스플레이 등의 전자기기의 보급 및 발달에 따라, IC 또는 LSI 등 전자부품을 실장하는 프린트 배선판의 수요가 급 증하고 있다. 최근에는 전자기기의 소형화, 경량화, 박형화, 고정채화, 고기능화가 요구되고, 작은 공간에서 실장할 수 있는 전자부품 실장용 필름 캐리어 테이프를 사용한 실장방식이 채용되고 있다.

전자부품 실장용 필름 캐리어 테이프에는, TAB 테이프나 T-BGA 테이프가 있지만, 보다 작은 공간, 보다 고밀도의 실장을 행하는 실장방식으로서 COF가 실용화되어 있다.

COF는 미가공의 반도체 IC를 필름상의 배선판 위에 직접 탑재한 복합부품의 것이며, 대부분의 경우, COF는 보다 큰 리지드 배선판이나 디스플레이판에 접속하여 사용되고 있다. 그리고, 필름상의 배선판은 폴리이미드 등의 유기 폴리머 필름과 금속박을 적층한 적층판으로 만들어진다.

필름상의 배선판은 금속박 적층판의 금속박면 상에 감광성 수지층을 적층하고, 원하는 배선패턴에 대응한 노광을 행하여, 필요한 부분의 감광성 수지를 광경화시키고, 현상에 의해 미노광부분의 감광성 수지를 제거한 후, 에칭에 의해 경화 레지스트에 피복되어 있지 않은 기판의 피복금속층을 제거하거나, 도금에 의해 경화 레지스트에 덮여져 있지 않은 부분에 도금 금속을 석출시킨다. 마지막으로, 박리에 의해 경화 레지스트를 제거하여, 원하는 반도체 패턴을 갖는 배선판을 얻는다는 방법이 채용된다. 감광성 수지를 적층하는 방법으로서는, 액상 레지스트 도포, 건조하는 방법이나 감광성 수지 적층체를 라미네이트하는 방법이 있다.

COF용 적층판으로서는, 주로 폴리이미드 수지 필름에 구리를 스퍼터하여 얻어지는 폴리이미드 동장적층판이 사용되어 왔다. 스퍼터 방식의 경우, 금속층의 핀 홀에 의해 수율이 악화되기 쉽기 때문에, 핀홀이 없는 폴리이미드 금속 적층판이 요망되고 있다. 핀홀이 없는 금속 적층판으로서는, 스테인레스박, 압연동박이나 전해동박과 폴리이미드를 적층한 것이 있다. 적층판은 캐스팅이나 라미네이트 방식에 의해 동박 상에 폴리이미드를 적층하여 얻어지지만, 접착력 등을 향상시키기 위해서 열가소성 폴리이미드층을 금속박 상에 형성하는 것이 있다.

한편, IC칩 실장은 ACF, NCP, 초음파 접합 등 저온에서 실장하는 방식으로부터, Au-Au 접합, Au-Sn 접합 등 300℃ 이상의 고온에서 실장하는 방식이 있지만, TAB 라인에서의 실장방식이나, 칩과 배선의 접속신뢰성의 점에서 Au-Au 접합, Au-Sn 접합이 많이 채용되고 있다.

스퍼터 방식으로 얻어지는 폴리이미드 적층판의 경우, 열가소성 수지층이 없기 때문에 300℃ 이상의 칩 실장시에 금속배선이 폴리이미드층에 침입된다는 현상은 일어나지 않지만, 금속배선과의 접착성이 떨어지는 것이나 상기와 같은 문제가 있다.

동박에 폴리이미드층을 도포 또는 압착 등에 의해 적층하는 경우는, 동박과 폴리이미드층 사이의 접착력을 높이고, 또한 내열성을 부여하기 위해서는 열가소성 폴리이미드를 사용하는 것이 일반적으로 필요하게 되지만, 300℃이상의 IC칩 실장시에, 금속배선과 IC칩의 범프에 어긋남이 발생하고, 배선이 열가소성 폴리이미드층에 침입하며, 언더필(underfill)이 들어가지 않는 등의 문제가 있다. 폴리이미드층이 열변형을 일으킴으로써 배선과 IC칩의 범프에 어긋남이 생겨도, 배선과 IC칩의 범프가 접합되지 않거나, 인접하는 배선에 접촉하여 쇼트를 일으키는 등의 전기 적 접속신뢰성에 문제가 발생한다. 또, 배선이 열가소성 폴리이미드층에 침입하거나, 폴리이미드층이 크게 물결 변형하기 때문에, IC칩과 폴리이미드의 간극이 좁아지거나, 응력이 집중되는 개소가 발생하므로, 언더필이 들어가지 않고, 에지쇼트가 발생하며, 배선이 폴리이미드층으로부터 박리되는 등의 문제가 발생한다.

[특허문헌 1] 일본 특허 2574535호 공보

[특허문헌 2] 일본 특허공개 2003-340961호 공보

특허문헌 1에서는, 폴리이미드 표면에 동의 무전해 도금을 실시하고, 필요에 따라서 전해 도금을 실시한 기판을 120∼420℃의 열처리를 실시한 구리폴리이미드 기판에 있어서, 폴리이미드 수지가 120∼420℃의 범위에서 열팽창계수 15∼20ppm/℃인 휘어짐을 개선한 구리폴리이미드 기판의 제조방법이 기재되어 있지만, 스퍼터 방식이기 때문에 금속층의 핀홀에 의해 수율이 악화되기 쉬운 것이나, 도체와 폴리이미드층의 접착성이 낮기 때문에 IC칩 실장시에 금속배선이 폴리이미드층으로부터 박리되는 등의 문제가 있었다.

특허문헌 2에서는, 폴리이미드층의 습도팽창계수가 0∼10%RH 미만이고, 또한 열팽창계수가 10∼25ppm/℃인 폴리이미드 금속적층판이 기재되어 있지만, 300℃이상의 IC칩 실장시에 폴리이미드층이 크게 변형되어, 배선과 IC칩의 범프에 어긋남이 발생하고, 금속배선이 열가소성 폴리이미드층에 침입하고, 언더필이 들어가지 않는 문제가 있었다.

상기와 같이, 폴리이미드의 열팽창계수를 소정 범위 이하로 하는 것이나 열변형 온도를 소정 범위 이상으로 하는 것은 개시되어 있지만, COF 제조공정에 있어 서의 Au-Sn 공정(eutectic crystal)을 이용하는 플립칩 실장의 경우는, 300℃ 이상의 고온, 고압에 노출되기 때문에, 폴리이미드층이 열변형을 일으켜 금속배선과 IC칩의 범프에 어긋남이 생기거나, 금속배선과 폴리이미드층의 박리가 발생하거나, 배선이 침입한다는 문제가 있었다.

본 발명은, 치수안정성, 금속배선과의 밀착성이 우수하고, COF 제조공정에 있어서의 Au-Sn 공정시에 있어서, 필름 캐리어 테이프가 열에 의한 치수변화나 변형을 억제하여, 금속배선과 IC칩의 범프에 어긋남이 발생하는 문제나, 배선이 열가소성 폴리이미드층에 침입하는 문제, 배선이 폴리이미드층으로부터 박리되는 문제 등이 발생하지 않고, 언더필 충전에도 적합한, 전자부품과 필름 캐리어 테이프의 접속신뢰성을 향상시킬 수 있는 COF용 적층판 및 COF 필름 캐리어 테이프 및 전자장치를 제공하는 것을 목적으로 한다.

본 발명은, 절연층의 편면 또는 양면에 도체를 갖는 COF용 적층판에 있어서, 상기 절연층이 폴리이미드의 전구체 용액을 도체에 직접 도포하고, 이미드 전화하여 얻어지는 것이고, 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 하기 식(1)에 의해 계산되는 z가 20이하인 2층 이상의 폴리이미드계 수지로 이루어지는 다층 구조이고, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃ 이하이고, 상기 도체가 두께 5∼25㎛의 범위의 금속박으로 이루어지고, 절연층과 직접 접하고 있는 도체 표면의 표면조도(Rz)가 1.0㎛이하인 것을 특징으로 하는 COF용 적층판이다. 또, 본 발명은, 상기 COF용 적층판을 가공하여 얻어지는 COF 필름 캐리어 테이프이다. 또한, 본 발명은 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 전자장치이기도 하다.

상기 COF용 적층판에 있어서, 다음의 어느 하나 이상을 충족함으로써 보다 양호한 COF용 적층판을 부여한다.

1) 절연층이 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 하기 식(1)에 의해 계산되는 z가 20이하인 것.
z를 계산하는 식(1)을 다음에 나타낸다.

z=α×x-β×y (1)

단,

α: 열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)

x : 열가소성 폴리이미드층 두께가 절연층 총두께에 차지하는 비율

β: 비열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)

y : 비열가소성 폴리이미드층의 두께가 절연층 총두께에 차지하는 비율.

2) 절연층과 직접 접하고 있는 도체 표면의 표면조도(Rz)가 1.0㎛이하인 것.

3) 절연층이 폴리이미드의 전구체 용액을 도체에 직접 도포하고, 이미드 전화하여 얻어지는 것인 것.

또한, 본 발명은 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에 전자부품이 탑재된 전자장치이기도 하지만, 이 전자장치는, 이하의 방법에 의해 제조하는 것이 가능하다. 즉, 절연층의 편면 또는 양면에 도체를 갖고, 상기 절연층은 2층이상의 폴리이미드계 수지로 이루어지는 다층 구조이며, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃이하인 적층판을 준비하고, 상기 적층판의 도체를 임의의 회로패턴으로 가공한 후, 상기 회로가공된 척층기판 상에 전자부품을 300℃이상에서 실장하는 전자부품이 탑재된 전자장치의 제조방법이다. 여기서, 적층판은 상기 1)∼3)의 COF용 적층판의 바람직한 요건을 충 족하는 것이 보다 바람직하다.

이하에 본 발명을 상세하게 설명한다.

COF용 적층판은, 도체로 이루어지는 금속박과 절연층으로 구성되고, 금속박은 절연층의 편면에만 있어도, 양면에 있어도 좋다. 절연층은 2층 이상의 다층 구조로 되어 있고, 각 층은 폴리이미드 수지로 이루어진다. 절연층은 비열가소성 폴리이미드층과 열가소성 폴리이미드층을 각 1층 이상 갖고, 적어도 1층의 열가소성 폴리이미드층이 금속박과 접하고 있는 것이 바람직하다. 본 발명에 있어서의 절연층의 바람직한 두께 범위는, 35∼55㎛의 범위이다.

사용하는 금속박의 재질은 관계없으며, 예를 들면 스테인레스, 동, 철, 알루미늄 등이 예시되지만, 동 또는 동합금이 우수하다. 금속박에는 아연도금, 니켈도금, 실란커플링제 등에 의한 표면처리를 실시해도 좋다. 금속박의 두께에는 제한은 없지만, 금속배선의 파인피치화에 따라 5∼50㎛의 범위가 바람직하고, 5∼25㎛의 범위가 보다 바람직하다. 또, 폴리이미드의 투명성을 향상시키고, IC칩 실장성을 향상시키기 위해서는, 절연층과 접하고 있는 동박면의 표면조도(Rz)는 1.0㎛이하인 것이 바람직하다.

절연층은 유리전이온도(Tg)가 350℃이상이고, 바람직하게는 350℃∼450℃의 범위이다. 여기서, 절연층의 유리전이온도는 동적 점탄성 측정장치로 측정할 수 있다. 구체적으로는 실시예에 나타내는 조건으로 측정된다.

또 절연층은 300∼350℃의 열팽창계수(300∼350℃의 범위에서 측정한 열팽창계수의 평균치)는, 70ppm/℃이하일 필요가 있고, 바람직하게는 0∼50ppm/℃이하이 다. 이하, 이 300∼350℃의 열팽창계수를 단지 열팽창계수라고도 말한다.

절연층이 적어도 1층의 비열가소성 폴리이미드층과 적어도 1층의 열가소성 폴리이미드층을 갖는 다층 구조로 되어 있는 경우, 절연층의 바람직한 구성은, 비열가소성 폴리이미드층의 편면 또는 양면에 인접하여 열가소성 폴리이미드층을 형성한 2층 또는 3층의 다층 구조이고, 또한 적어도 1층의 열가소성 폴리이미드층이 금속박과 접하고 있는 것이 바람직하다. 본 발명에 있어서 열가소성 폴리이미드는, Tg보다 높은 온도에서 크게 선팽창계수가 변화하는 것, 구체적으로는 Tg보다 높은 온도에서 선팽창계수가 100ppm/℃ 이상 변화하는 것을 말한다.

그리고, 절연층은 상기 식(1)에 의해 구해지는 z의 값을 20이하로 하는 것이 바람직하고, 10이하로 하는 것이 보다 바람직하다. 예를 들면, 식(1)에 있어서, α가 50ppm/℃, β가 30ppm/℃, 열가소성 폴리이미드층 두께가 10㎛, 비열가소성 폴리이미드층 두께가 30㎛인 경우, 절연층 두께가 40㎛, x는 0.25, y는 0.75로 계산되기 때문에, z=50×0.25-30×0.75=-10.0으로 된다. z의 값을 20이하로 하는 것이 바람직하지만, 20∼-20의 범위에 있는 것이 보다 바람직하다. z의 범위를 이 범위로 함으로써, 칩 실장시의 칩 밑의 물결 변형이 억제되어, 언더필을 충전한 경우에 발생하는 보이드의 발생도 억제된다. 또한, 식(1)은 α>β이고, x<y인 경우에 보다 유효하다.

비열가소성 폴리이미드층과 열가소성 폴리이미드층의 두께에 관해서는, 특별히 제한은 없지만 상기 요건을 충족하고, 비열가소성 폴리이미드층의 두께를 2∼100㎛의 범위로 하는 것이 바람직하다. 비열가소성 폴리이미드층의 보다 바람직한 두께 범위는 5∼50㎛의 범위이다. 열가소성 폴리이미드층의 바람직한 두께 범위는 0.5∼10㎛, 보다 바람직하게는 1∼5㎛의 범위이고, 비열가소성 폴리이미드층의 두께의 1/20∼1/2의 범위인 것이 좋다.

상기 절연층을 구성하는 폴리이미드층으로 되는 폴리이미드 또는 그 전구체는, 특정의 디아민과 특정의 테트라카르복실산 2무수물을 그 특성에 맞도록 적절히 선택하여, 용매 중에서 중합함으로써 얻을 수 있다.

비열가소성 폴리이미드층을 형성하는 비열가소성 폴리이미드의 합성에 사용되는 디아민으로서는, o-페닐렌디아민, p-페닐렌디아민, m-페닐렌디아민, 4,4'-디아미노페닐에테르, 3,4'-디아미노디페닐에테르, 3,3'-디아미노디페닐에테르, 4,4'-디아미노-비페닐, 4,4'-디아미노-2,2'-디메틸비페닐, 2,2'-비스[4-(4-아미노페녹시)페닐]프로판, 알킬기나 알콕시기 등의 치환기를 가져도 좋은 4,4'-디아미노-벤즈아닐리드 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 디아민과 병용하는 것도 가능하지만, 상기 디아민 성분의 사용량은 70몰% 이상인 것이 바람직하다.

비열가소성 폴리이미드의 합성에 사용되는 테트라카르복실산 2무수물로서는, 피로멜리트산 2무수물, 3,3',4,4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 테트라카르복실산 2무수물과 병용하는 것도 가능하지만, 상기 테트라카르복실산 성분의 사용량은 70몰% 이상인 것이 바람직하다.

또한, 비열가소성 폴리이미드층을 형성하는 비열가소성 폴리이미드로서는, 시판의 비열가소성 폴리이미드 필름, 또는 그 중간체인 폴리이미드 용액 또는 그 전구체 용액을 사용할 수 있다. 예를 들면, 우베코우산 가부시키가이샤의 유피렉스(등록상표) S, SGA, SN, 도레이 듀퐁 가부시키가이샤의 카프톤(등록상표) H, V, EN, 카네후치 카가쿠 고교 가부시키가이샤의 아피칼(등록상표) AH, NPI, HP 등의 필름 또는 그 중간체가 예시된다.

열가소성 폴리이미드층을 형성하는 열가소성 폴리이미드의 합성에 사용되는 디아민으로서는, 1,3-비스(4-아미노페녹시)벤젠, 4,4'-비스(3-아미노페녹시)비페닐, 4,4'-비스(4-아미노페녹시)비페닐, 3,3'-디아미노벤조페논, 2,2-비스(4-(4-아미노페녹시)페닐)프로판 등이 예시된다. 이들은 단독 또는 2종 이상 사용하여도 좋다. 또, 그 외의 디아민과 병용하는 것도 가능하지만, 상기 디아민 성분의 사용량은 70몰% 이상인 것이 바람직하다.

열가소성 폴리이미드의 합성에 사용되는 테트라카르복실산 2무수물로서는, 피로멜리트산 2무수물, 3,3'4,4'-비페닐테트라카르복실산 2무수물, 2,2',3,3'-비페닐테트라카르복실산 등이 예시된다. 이들은 단독 또는 2종류 이상 사용하여도 좋다. 또, 그 밖의 테트라카르복실산 2무수물과 병용하는 것도 가능하지만, 상기 테트라카르복실산의 사용량은 70몰% 이상인 것이 바람직하다.

본 발명의 COF용 적층판은, 금속박 표면에 열가소성 폴리이미드 또는 그 전구체 용액(이하, 바니시라고도 한다)를 도포하고, 다음에 비열가소성 폴리이미드 또는 그 전구체 용액을 도포하여, 건조, 필요에 따라서 열처리에 의해 경화시키는 방법으로 제조할 수 있다. 바니시를 도포하는 방법으로서는, 다이코터, 콤마코터, 롤코터, 그라비어코터, 커튼코터, 스프레이코터 등의 공지의 방법을 채용할 수 있다. 이 경우, 필요에 따라 또한 열가소성 혹은 비열가소성 폴리이미드 또는 그 전구체 용액을 다층으로 도포할 수 있다. 열가소성 폴리이미드층 또는 비열가소성 폴리이미드층을 다층으로 형성하는 경우는, 이들은 동일하거나 달라도 좋다. 도포한 바니시를 건조, 경화하는 방법은, 통상의 가열건조로를 이용할 수 있다. 건조로의 분위로서는, 공기, 불활성가스(inert gas; 질소, 아르곤) 등을 이용할 수 있다. 건조, 경화의 온도로서는 60℃∼400℃ 정도의 온도범위가 바람직하게 이용된다. 경화는 폴리이미드 전구체가 폴리이미드로 될 때까지 행한다. 또, 동박 두께가 큰 경우는, 필요에 따라 에칭처리 등에 의해 동박 두께를 소정의 두께로 한다.

양면에 금속박을 갖는 적층판은 절연층을 3층 이상으로 하고, 최외층을 열가소성 폴리이미드층으로 하며, 이 최외층의 열가소성 폴리이미드층의 표면에 금속박을 열압착하는 것 등에 의해 제조하는 것이 바람직하다.

또, 본 발명의 COF용 적층판은 비열가소성 폴리이미드 필름의 편면 또는 양면에 열가소성 폴리이미드 또는 그 전구체 용액을 도포하고, 상기 방법과 마찬가지로 하여, 다층의 폴리이미드층으로서 열가소성 폴리이미드층의 표면에 금속박을 열압착함으로써 제조하는 것도 가능하다. 열압착하는 방법에 대해서는, 특별히 제한은 없지만, 예컨대 가열프레스법, 열라미네이트법 등의 공지의 방법을 채용할 수 있다.

COF용 적층판으로부터, COF용 필름 캐리어 테이프를 제조하는 방법은, 공지이며 이들의 방법을 적절히 선택 사용할 수 있다. 예를 들면, COF용 적층판을 소정 폭의 필름으로 절단하고, 필름의 양측에는 스프로켓을 설치한 후, 금속박면 측에 감광성 수지층을 형성하고, 소정의 회로가 얻어지는 마스크를 통해서 노광하고, 이어서 에칭처리하여 미노광부분 또는 노광부분 중 어느 하나를 제거한다. 다음에, 남은 수지층을 레지스트로서 노출된 금속박을 에칭처리하여 회로패턴을 형성하고, 또한 필요에 따라 레지스트를 제거함으로써 COF용 필름 캐리어 테이프로 하는 등의 방법이 있다.

본 발명의 전자장치는, 상기 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 것이다. 그리고, 이 전자장치는 이하와 같이 하여 제조할 수 있다. 즉, 우선 절연층의 편면 또는 양면에 도체를 갖는 적층판을 준비한다. 이 적층판의 절연층은 2층이상의 폴리이미드계 수지로 이루어지는 다층 구조이며, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃이하이지만, 특히 절연층이 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 상기 식(1)에 의해 계산되는 z값이 20이하인 것이 바람직하다.

다음에, 적층체의 도체를 임의의 회로패턴으로 가공한다. 도체의 회로패턴 형성은, 상기 COF용 적층판으로부터 COF용 필름 캐리어 테이프를 제조하는 방법과 같은 방법을 적용할 수 있다. 이와 같이 하여 회로가공된 배선기판 상에 전자부품이 실장되지만, 여기서 말하는 전자부품은 IC칩이나 LSI칩으로 대표되는 반도체 소자 등의 전자부품에 상기 배선기판 상의 도체회로 도통을 취하기 위한 범프를 설치한 것이 적합하고, 실장은 300℃이상에서 행해진다. 또, 전자부품이 범프를 갖는 범프 부착의 전자부품인 경우, 배선기판의 회로패턴의 일부와 전자부품의 범프가 접하도록 하여 행해진다. 본 발명의 전자장치의 제조방법에 의하면, 적층체의 절연층이 특정의 요건을 충족한 것을 사용하기 때문에 300℃이상의 고온에서의 실장을 행한 경우에도, 본 발명의 COF 적층판에 의한 효과와 같은 효과를 누릴 수 있고, 양호한 전자장치를 제조할 수 있다. 또, 본 발명의 전자장치의 제조방법에 있어서는, 준비하는 적층판이 특징의 하나이기 때문에, 적층판의 바람직하는 형태는 본 발명의 전자장치의 제조방법에 있어서도 적합하다.

도 1은, 편면 도체의 COF용 적층판의 층구조를 설명하기 위한 단면도이고, 절연층(10)과 도체(20)로 되어 있다. 절연층(10)은 열가소성 폴리이미드층(11), 비열가소성 폴리이미드층(12) 및 열가소성 폴리이미드층(13)의 3층으로 구성되어 있고, 열가소성 폴리이미드층(13)이 도체(20)와 접하고 있다.

도 2는 IC칩을 COF용 필름 캐리어 테이프에 실장하는 예를 나타내는 개념도이고, IC칩(1)의 금도금된 범프(2)가 COF용 필름 캐리어 테이프의 절연층(3) 상에 형성되어 있는 회로(4)에 접합되는 상태를 나타낸다. 이 때, 350∼400℃ 정도의 고온에서 열압착되기 때문에 압착부의 절연층(3) 두께가 당초 두께 T1에서 T2로 침입하게 된다. 이 두께의 차(T1-T2)를 가급적 작게 하는 것이 요망되고 있다.

(실시예)

이하에, 본 발명을 실시예에 의해 더욱 상세하게 설명한다.

실시예에 사용되는 약어는 다음과 같다.

PMDA : 무수 피로멜리트산

BPDA : 3,3',4,4'-비페닐테트라카르복실산 2무수물

DAPE : 4,4'-디아미노디페닐에테르

MT : 4,4-디아미노-2,2'-디메틸비페닐

BAPP : 2,2-비스(4-(4-아미노페녹시)페닐)프로판

BAPB : 4,4'-비스(4-아미노페녹시)비페닐

TPE : 1,3-비스(4-아미노페녹시)벤젠

DMAc : 디메틸아세트아미드

<실시예 1>

DMAc 425g에 MT 28.1g과 TPE 4.3g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 25.3g과 BPDA 8.5g을 이 용액에 조금씩 투입하고, 중합반응을 행하여 고점도의 비열가소성 폴리이미드 전구체 용액A를 얻었다.

마찬가지로, DMAc 425g에 BAPP 18.0g과 BAPB 24.3g을 용해시킨 후, 이 용액에 PMDA 24.5g을 투입하여 중합반응을 행하여, 고점도의 열가소성 폴리이미드 전구체 용액B를 얻었다.

다음에, 상기에서 얻어진 폴리이미드 전구체 용액B를, 두께 18㎛, 도포표면의 표면조도(Rz)가 0.9㎛인 전해동박(미츠이 킨조쿠 코우산(주) 제품 NA-VLP) 상에 이미드 전화한 후의 필름 두께가 3㎛로 되도록 바코트하였다. 그 후, 130℃에서 5분 건조하였다. 그 후, 건조한 폴리이미드층의 위에, 적층하도록 폴리이미드 전구체 용액A를 이미드 전화 후의 필름 두께가 33㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 또한 마찬가지로 하여, 이 필름의 위에 폴리이미드 전구체 용액B를 이미드 전화한 후의 두께가 4㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 다음에, 건조한 적층체를 진공항온조에 투입하여 200℃에서 30분, 300℃에서 30분, 350℃에서 30분, 370℃에서 10분 열처리를 하여, 폴리이미드층의 두께가 40㎛인 COF용 적층판을 얻었다.

여기서, 폴리이미드 전구체 용액A로부터 얻어진 비열가소성 폴리이미드A층의 300∼350℃의 열팽창계수는 30ppm/℃였다. 또, 폴리이미드 전구체 용액B로부터 얻어진 열가소성 폴리이미드B층의 300∼350℃에서의 열팽창계수는 52ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 363℃, 열팽창계수는 38ppm/℃이였다.

열팽창계수는 열기계 분석장치(TMA)를 이용하여 300∼350℃의 치수변화로부터 구하고, 유리전이온도는 동적 점탄성으로 측정하여 손실탄성율의 피크값을 유리전이온도로 하였다.

얻어진 COF용 적층판에, 60㎛ 피치의 배선패턴을 형성하여 COF 필름 캐리어 테이프로 하였다. 또한, 내측 리드부에는 주석도금을 실시하고 있다. 그 후, COF 필름 캐리어 테이프의 내측 리드부로 금범프를 갖는 IC를 실장하여, 언더필을 충전, 가열경화하였다. 실장은 플립칩 홀더「TFC-2100」시바우라 메카트로닉스(주) 제품을 사용하고, 본딩 헤드툴 온도는 420℃, 스테이지 온도는 100℃, 접합압력은 1범프당의 하중이 20gf로 되도록 행하였다.

다음에, IC를 실장한 COF 필름 캐리어 테이프의 폴리이미드면으로부터 현미경으로 관찰하여 폴리이미드층의 물결 등의 변형이 없고, 언더필과 폴리이미드 계면에 보이드가 없는 것을 확인하였다. 또, IC를 실장한 COF 필름 캐리어 테이프의 단면을 관찰하고, 도 2에 나타내는 T1-T2=T3(실장에 의한 수지 변형량)로서 내측 리드배선 침입량을 측정하고, 내측 리드의 밀착상태와 내측 리드와 범프의 접속상태를 확인하였다. 본 실시예에서는 T3은 1.0㎛이고, 내측 리드와 범프의 접속상태는 양호하였다.

<실시예 2>

DMAc 425g에 BAPP 28.1g과 TPE 13.3g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 25.4g을 이 용액에 조금씩 투입하고, 중합반을 행하여 고점도의 열가소성 폴리이미드 전구체 용액C를 얻었다.

그 후, 실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액C를 이용하여, 실시예 1과 동일한 조작을 행하여, 폴리이미드층의 두께가 C/A/C의 순서로 5㎛/30㎛/5㎛인 40㎛의 COF용 적층판을 얻었다. 열가소성 폴리이미드C층의 300∼350℃의 열팽창계수는 82ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 367℃, 300∼350℃의 열팽창계수는 45ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층의 변형 및 언더필과 폴리이미드 계면에 보이드는 없었다. 또, T3는 1.5㎛이고, 내측 리드의 밀착상태 및 내측 리드와 범프의 접속상태는 양호하였다.

<실시예 3>

실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A를, 두께 18㎛, 도포표면의 표면조도(Rz)가 0.9㎛인 전해동박(미츠이 킨조쿠 코우산(주) 제품 NA-VLP) 상에 이미드 전화한 후의 폴리이미드층 두께가 35㎛로 되도록 바코트하였다. 그 후, 130℃에서 5분 건조하였다. 그 후, 건조한 폴리이미드층의 위에, 적층하도 록 실시예 2에서 얻어진 열가소성 폴리이미드 전구체 용액C를 이미드 전화 후의 폴리이미드층 두께가 5㎛가 되도록 바코트하고, 130℃에서 5분 건조하였다. 다음에, 건조한 적층체를 진공항온조에 투입하여 200℃에서 30분, 300℃에서 30분, 350℃에서 30분, 370℃에서 10분 열처리를 하여, 폴리이미드층의 두께가 40㎛인 COF용 적층판을 얻었다.

폴리이미드층 전체의 유리전이온도는 366℃, 300∼350℃의 열팽창계수는 45ppm/℃이고, 실시예 1과 마찬가지로 해서 COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층의 변형 및 언더필과 폴리이미드 계면에 보이드는 없었다. 또, T3는 0.5㎛이고, 내측 리드의 밀착상태 및 내측 리드와 범프의 접속상태는 양호하였다.

<비교예 1>

DMAc 425g에 BAPP 43.2g을 1L의 분리할 수 있는 플라스크 중에서 교반하면서 용해시켰다. 다음에, PMDA 19.1g과 BPDA 4.5g, PMDA 24.5g을 이 용액에 조금씩 투입하고, 중합반응을 행하여 고점도의 열가소성 폴리이미드 전구체 용액D를 얻었다. 그 후, 실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액D를 이용하여, 실시예 1과 같은 조작을 행하여, 폴리이미드층의 두께가 D/A/D의 순서로 3㎛/33㎛/4㎛인 40㎛의 COF용 적층판을 얻었다. 열가소성 폴리이미드D층의 300∼350℃의 열팽창계수는 800ppm/℃이고, 폴리이미드층 전체의 유리전이온도는 323℃, 300∼350℃의 열팽창계수는 352ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 크게 물 결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 4㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.

<비교예 2>

실시예 1에서 얻어진 비열가소성 폴리이미드 전구체 용액A와 열가소성 폴리이미드 전구체 용액C를 이용하여, 실시예 1과 같은 조작을 행하여, 폴리이미드층의 두께가 C/A/C의 순서로 10㎛/20㎛/10㎛인 40㎛의 COF용 적층판을 얻었다. 폴리이미드층 전체의 유리전이온도는 367℃, 300∼350℃의 열팽창계수는 80ppm/℃였다. COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 물결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 2㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.

<비교예 3>

열가소성 폴리이미드 전구체 용액C를 D로 변경한 이외는, 실시예 3과 같은 조작을 행하여, 폴리이미드층의 두께가 40㎛의 COF용 적층판을 얻었다. 폴리이미드층 전체의 유리전이온도는 322℃, 300∼350℃의 열팽창계수는 250ppm/℃이고, 실시예 1과 마찬가지로 해서 COF 필름 캐리어 테이프로 가공하여, IC를 실장, 언더필을 충전한 결과, 폴리이미드층이 크게 물결 변형하고, 언더필과 폴리이미드 계면에 보이드가 발생하여 있었다. T3는 0.5㎛이고, 내측 리드의 밀착상태는 양호하였지만, 내측 리드와 범프의 접속상태는 불량이었다.

식(1)에 의해 계산된 z 및 그 밖의 결과를 정리하여 표 1 및 표 2에 나타낸다. 또, 각 폴리이미드층의 Tg는 폴리이미드층A : 371℃, 폴리이미드층B : 359℃, 폴리이미드층C : 365℃ 및 폴리이미드층D : 305℃이다.

본 발명에 의하면, 치수안정성, 금속배선과 절연층의 밀착성이 우수하고, 핀홀이 없으며, COF 제조를 위한 300℃이상의 고온이 가해지는 IC칩 실장공정에 있어서의 Au-Au 접합 혹은 Au-Sn 공정시에 있어서, 필름 캐리어 테이프의 열에 의한 치수변화나 변형을 억제할 수 있고, 금속배선과 IC칩의 범프에 어긋남이 없고, 금속배선의 폴리이미드층에의 침입을 방지하여, 언더필 충전도 가능한 전자부품과 필름 캐리어 테이프의 전기적 접속신뢰성을 향상시킨 COF용 적층판 및 COF 필름 캐리어 테이프를 제공할 수 있다.

Claims (7)

1. 절연층의 편면 또는 양면에 도체를 갖는 COF용 적층판에 있어서, 상기 절연층이 폴리이미드의 전구체 용액을 도체에 직접 도포하고, 이미드 전화하여 얻어지는 것이고, 비열가소성 폴리이미드층의 편면 또는 양면에 열가소성 폴리이미드층을 갖고, 하기 식(1)에 의해 계산되는 z가 20이하인 2층 이상의 폴리이미드계 수지로 이루어지는 다층 구조이고, 절연층의 유리전이온도가 350℃이상, 또한 300∼350℃의 열팽창계수가 70ppm/℃ 이하이고, 상기 도체가 두께 5∼25㎛의 범위의 금속박으로 이루어지고, 절연층과 직접 접하고 있는 도체 표면의 표면조도(Rz)가 1.0㎛이하인 것을 특징으로 하는 COF용 적층판.

   z=α×x-β×y (1)

   (여기서, α는 열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)이고, x는 열가소성 폴리이미드층 두께가 절연층 총두께에 차지하는 비율이며, β는 비열가소성 폴리이미드층의 300∼350℃의 열팽창계수(ppm/℃)이며, y는 비열가소성 폴리이미드층의 두께가 절연층 총두께에 차지하는 비율이다.)
2. 삭제
3. 삭제
4. 삭제
5. 제1항에 기재된 COF용 적층판을 가공하여 얻어지는 것을 특징으로 하는 COF용 필름 캐리어 테이프.
6. 제1항에 기재된 COF용 적층판을 회로가공하여 얻어진 배선기판 상에, 전자부품이 탑재된 것을 특징으로 하는 전자장치.
7. 제1항에 기재된 COF용 적층판을 준비하고,

   상기 적층판의 도체를 임의의 회로패턴으로 가공한 후,

   상기 회로가공된 배선기판 상에 전자부품을 300℃이상에서 실장하는 것을 특징으로 하는 전자부품이 탑재된 전자장치의 제조방법.

Images