TWI684261B - 電子模組 - Google Patents

電子模組 Download PDF

Info

Publication number
TWI684261B
TWI684261B TW108101840A TW108101840A TWI684261B TW I684261 B TWI684261 B TW I684261B TW 108101840 A TW108101840 A TW 108101840A TW 108101840 A TW108101840 A TW 108101840A TW I684261 B TWI684261 B TW I684261B
Authority
TW
Taiwan
Prior art keywords
terminal
electronic component
substrate
power
electronic
Prior art date
Application number
TW108101840A
Other languages
English (en)
Other versions
TW201933579A (zh
Inventor
池田康亮
Original Assignee
日商新電元工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新電元工業股份有限公司 filed Critical 日商新電元工業股份有限公司
Publication of TW201933579A publication Critical patent/TW201933579A/zh
Application granted granted Critical
Publication of TWI684261B publication Critical patent/TWI684261B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

本發明的電子模組，包括：第一基板11；電子元件13、23，設置在所述第一基板11的一側；封裝部90，至少將所述電子元件13、23封裝；連接端子110，與所述電子元件13、23電性連接，並且從所述封裝部90露出；以及應力緩和端子150，不與所述電子元件13、23電性連接，並且從所述封裝部90的側面露出。

Description

電子模組
本發明涉及一種電子模組，其將電子元件包含在封裝部內，並且具有與電子元件相連接的連接端子。
以往，將複數個電子元件設置在封裝樹脂中的電子模組已被普遍認知(例如參照特開2014-45157號)。目前，行業普遍要求在這種電子模組中設置更多的電子元件。
作為設置更多電子元件的手段之一，可以考慮採用將電子元件疊層的形態。此情況下，可以考慮在電子元件(第一電子元件)的一側(例如正面側)設置另一個電子元件(第二電子元件)。當不採用將電子元件疊層的形態，或是當採用將電子元件疊層後將更多的電子元件進行封裝的情況下，就會導致基板在面內方向上的尺寸變大。而一旦基板在面內方向上的尺寸變大，則可能會導致在進行熱處理工序時發生基板翹曲。
基於上述原因，為了防止基板翹曲，例如有一種方案已被提出(參照特開2016-72281號)，其是通過將形成有電路圖形的金屬電路板的厚度設置得比金屬散熱板的厚度更大，並且將金屬散熱板上與陶瓷基板相反一側的面的表面積設置得比金屬電路板上與陶瓷基板相反一側 的面的表面積更大，從而來抑制因陶瓷基板處產生的熱應力而導致陶瓷基板翹曲。另外，還有一種方案(參照WO2015/107804)，是通過利用跨設在棧部的導電構件將絕緣電路基板之間電性連接，並且通過上蓋的隔壁部對樹脂框體的棧部進行按壓，再通過棧部對絕緣電路基板的第一邊緣部進行按壓，從而來抑制絕緣基板基板翹曲。
然而，從抑制基板翹曲，特別是抑制基板邊緣部的翹曲這一觀點來說，上述兩個專利文獻中的方案所帶來的技術效果均不充分。
鑒於上述情況，本發明提供了一種電子模組，其能夠防止基板翹曲，特別是能夠防止基板邊緣部向封裝部內部翹曲。
《概念1》
本發明涉及的電子模組，包括：第一基板；電子元件，設置在所述第一基板的一側；封裝部，至少將所述電子元件封裝；連接端子，與所述電子元件電性連接，並且從所述封裝部的側面露出；以及應力緩和端子，不與所述電子元件電性連接，並且從所述封裝部的側面露出。
《概念2》
在上述《概念1》所述的電子模組中，所述連接端子具有用於對所述電子元件輸入控制訊號的控制端子，所述應力緩和端子的寬度大於所述控制端子的寬度。
《概念3》
在上述《概念1》或《概念2》所述的電子模組中，所述連接端子具有對所述電子元件提供電力的功率端子，所述應力緩和端子的寬度小於所述功率端子的的寬度。
《概念4》
在上述《概念1》至《概念3》中任意一項所述的電子模組中，所述電子元件具有：第一電子元件、以及設置在所述第一電子元件的一側的的第二電子元件，所述應力緩和端子不與所述第一電子元件以及所述第二電子元件電性連接。
《概念5》
在上述《概念4》所述的電子模組中，進一步包括：第二導體層，設置在所示第二電子元件的一側；以及第二基板，設置所述第二導體層的一側，其中，所述應力緩和端子具有：設置在所述第二導體層上的應力緩和端子基端部、至少有一部分從所述封裝部露出的應力緩和端子外側部、以及設置在所述應力緩和端子基端部與所述應力緩和端子外側部之間，並且在所述應力緩和端子基端部一側向一側彎曲的應力緩和端子彎曲部。
《概念6》
在上述《概念5》所述的電子模組中，在所述第一基板的一側，設置有不與所述第一電子元件以及所述第二電子元件電性連接的非連接導體層。
《概念7》
在上述《概念1》至《概念6》中任意一項所述的電子模組中，所述連接端子具有對第一電子元件或第二電子元件提供電力的複數個功率端子，至少一個功率端子具有：與第二導體層電性連接的功率端子基端部、至少有一部分從所述封裝部露出的功率端子外側部、以及設置在所述功率端子基端部與所述功率端子外側部之間，並且在所述功率端子基端部一側向一側彎曲的功率端子彎曲部。
《概念8》
在上述《概念1》至《概念7》中任意一項所述的電子模組中，所述連接端子具有對第一電子元件或第二電子元件提供電力的功率端子，所述應力緩和端子設置在比所述功率端子在面方向上更靠近邊緣方向外側的位置上。
《概念9》
在上述《概念1》至《概念8》中任意一項所述的電子模組中，所述連接端子具有用於對第一電子元件或第二電子元件輸入控制訊號的複數個控制端子，所述應力緩和端子在面內方向上跨越所述第一基板的第一側面或作為與所述第一側面相反一側的側面的第二側面後延伸至所述第一基板的邊緣外側，所述第一基板具有延伸在所述第一側面與所述第二側面之間的第三側面以及第四側面，所述控制端子中的至少一個在面內方向上跨越所述第一基板的所述第三側面或所述第四側面後延伸至所述第一基板的邊緣外側。
在本發明中，設置有不與電子元件電性連接的，並且從封裝部的側面露出的應力緩和端子。根據發明人實驗後的結果確認，通過設置這樣的端子，就能夠防止基板翹曲，特別是能夠防止基板邊緣部向封裝部內部翹曲。
11‧‧‧第一基板
11a‧‧‧第一基板的第一側面
11b‧‧‧第一基板的第二側面
11c‧‧‧第一基板的第三側面
11d‧‧‧第一基板的第四側面
12‧‧‧第一導體層
13‧‧‧第一電子元件
13d‧‧‧第一漏電極
13g‧‧‧第一柵電極
13s‧‧‧第一源電極
19‧‧‧第一散熱層
21‧‧‧第二基板
21a‧‧‧第二基板的第一側面
21b‧‧‧第二基板的第二側面
21c‧‧‧第二基板的第三側面
21d‧‧‧第二基板的第四側面
22‧‧‧第二導體層
23‧‧‧第二電子元件
23d‧‧‧第二漏電極
23g‧‧‧第二柵電極
23s‧‧‧第二源電極
29‧‧‧第二散熱層
50‧‧‧非連接導體層
60‧‧‧第一連接體
61‧‧‧第一頭部
61‧‧‧第一柱部
70‧‧‧第二連接體
71‧‧‧第二頭部
72‧‧‧第二柱部
90‧‧‧封裝部
91‧‧‧封裝部的第一側面
92‧‧‧封裝部的第二側面
93‧‧‧封裝部的第三側面
94‧‧‧封裝部的第四側面
95‧‧‧導電性接合劑
110‧‧‧連接端子
120‧‧‧控制端子(連接端子)
120a‧‧‧第一控制端子
120b‧‧‧第二控制端子
120c‧‧‧第三控制端子
120d‧‧‧第四控制端子
121‧‧‧控制端子基端部
122‧‧‧控制端子彎曲部
123‧‧‧控制端子外側部
130‧‧‧功率端子(連接端子)
130a‧‧‧開口部
131‧‧‧功率端子基端部
132‧‧‧功率端子彎曲部
133‧‧‧功率端子外側部
150‧‧‧應力緩和端子
151‧‧‧應力緩和端子基端部
152‧‧‧應力緩和端子彎曲部
153‧‧‧應力緩和端子外側部
圖1是可在本發明第一實施方式中使用的電子模組的平面圖，圖中沒有展示封裝部、第二基板、以及第二散熱層等。
圖2是可在本發明第一實施方式中使用的電子模組的側面圖，圖中沒有展示封裝部。
圖3是可在本發明第一實施方式中使用的電子模組的平面圖，圖中沒有展示封裝部。
圖4(a)是可在本發明第一實施方式中使用的功率端子的側面圖，圖4(b)是可在本發明第一實施方式中使用的另一形態的功率端子的側面圖。
圖5是可在本發明第一實施方式中使用的應力緩和端子的側面圖。
圖6是可在本發明第一實施方式中使用的控制端子的側面圖。
圖7是可在本發明第一實施方式中使用的電子模組的平面圖。
圖8是展示可在本發明第一實施方式中使用的第一電子元件、第一連接體、以及第二連接體等之間的關係的側截面圖。
圖9是可在本發明第一實施方式中使用的第一電子元件的平面圖。
圖10是可在本發明第一實施方式中使用的第二電子元件的平面圖。
圖11是與圖8相對應的圖，圖中展示的是可在本發明第二實施方式中使用的電子模組的側截面圖。
圖12是與圖8相對應的圖，圖中展示的是可在本發明第三實施方式中使用的電子模組的側截面圖。
第一實施方式
《構成》
在本實施方式中，“一側”指的是圖2中的上方側，“另一側”指的是圖2中的下方側。另外，將圖2中的上下方向稱為“第一方向”、紙面的表裡方向稱為“第二方向”、左右方向稱為“第三方向”。將包含第二方向以及第三方向的面內方向稱為“面內方向”，將從圖1的上方進行觀看稱為“從平面看”。
如圖8所示，電子模組具有：第一散熱層19、設置在第一散熱層19的一側的第一基板11、設置在第一基板11的一側的第一導體層12、設置在第一導體層12的一側的第一電子元件13、設置在第一電子元件13的一側的第二電子元件23、設置在第二電子元件23的一側的第二導體層22、設置在第二導體層22的一側的第二基板21、設置在第二基板21 的一側的第二散熱層29、以及由將第一電子元件13以及第二電子元件23封裝的封裝樹脂等構成的封裝部90。
第一導體層12以及第二導體層22中的雙方或是其中任意一方可以與連接端子110、應力緩和端子150相連接(參照圖1)連接端子110、應力緩和端子150的前端側可以露出於封裝部90的外部，並且能夠與控制基板等外部裝置相連接。
如圖1所示，連接端子110、應力緩和端子150可以具有：與第一電子元件13或第二電子元件23電性連接，並且從封裝部90露出的連接端子110；以及不與第一電子元件13以及第二電子元件23中的任意一個電性連接，並且從封裝部90的側面露出的應力緩和端子150。
連接端子110可以具有用於對第一電子元件13或第二電子元件23輸入控制訊號的一個或複數個控制端子120。應力緩和端子150上的任意一個部位的寬度可以大於控制端子120上寬度最大的部分。
如圖5所示，應力緩和端子150可以具有：通過導電性接合劑95間接地設置在第二導體層22上的應力緩和端子基端部151、至少有一部分從封裝部90露出的應力緩和端子外側部153、以及設置在應力緩和端子基端部151與應力緩和端子外側部153之間，並且在封裝部90內向一側或另一側彎曲的應力緩和端子彎曲部152。另外，也可以在應力緩和端子基端部151與第二導體層22之間不設置導電性接合劑95，而將應力緩和端子基端部151直接設置在第二導體層22上。
如圖4所示，功率端子130可以具有：通過導電性接合劑95間接設置在導體層12、22上的功率端子基端部131、至少有一部分從封裝 部90露出的功率端子外側部133、以及設置在功率端子基端部131與功率端子外側部133之間，並且在功率端子基端部131一側向一側或另一側彎曲的功率端子彎曲部132。在圖1所示的形態中，位於左上的功率端子130如圖4(a)所示具有：通過導電性接合劑95間接設置在第二導體層22上的功率端子基端部131、以及在功率端子基端部131一側向一側或另一側彎曲的功率端子彎曲部132。除此以外的四個功率端子130如圖4(b)所示，具有：通過導電性接合劑95間接設置在第一導體層12上的功率端子基端部131、以及在功率端子基端部131一側向另一側彎曲的功率端子彎曲部132。
控制端子120可以具有：通過導電性接合劑95間接設置在導體層12、22上的控制端子基端部121、至少有一部分從封裝部90露出的控制端子外側部123、以及設置在控制端子基端部121與控制端子外側部123之間，並且在控制端子基端部121一側向一側或另一側彎曲的控制端子彎曲部122。
控制端子120可以具有：與第一導體層12電性連接的控制端子基端部121、至少有一部分從封裝部90露出的控制端子外側部123、以及設置在控制端子基端部121與控制端子外側部123之間，並且在封裝部90內向一側彎曲的控制端子彎曲部122。
在第一基板11的一側可以設置有在進行樹脂封裝時通過模具按壓，並且不與第一電子元件13以及第二電子元件23電性連接的非連接導體層50。可以如圖2以及圖3所示，第二基板21在面方向上的大小小 於第一基板11在面方向上的大小，也可以如圖3所示，從平面看，設置在第一基板11上的非連接導體層50位於第一基板11的外側。
如圖7所示，封裝部90從平面看可以大致呈矩形。在本實施方式中，“大致呈矩形”是指具有相對的2對邊的四角形，其從平面看例如可以具有直角或帶有圓弧的角部，也可以如圖7所示，帶有傾斜的角部，還可以如圖7所示，在側面的各個部位上設置有凹部。在圖3中，第一基板11以及第二基板21從平面看各自大致呈矩形。
封裝部90可以具有：第一側面91、作為與第一側面91相反一側的側面的第二側面92、以及延伸在第一側面91與第二側面92之間的第三側面93以及第四側面94。當封裝部90從平面看大致呈長方形時，可以是：第一側面91與第二側面92相平行，第三側面93與第四側面94相平行，並且第一側面91與第二側面92的長度大致相等，第三側面93與第四側面94的長度大致相等。在本實施方式中，“大致相等”是指兩者的長度差在較長的那一方的長度的10%以內，例如長度A1與長度A2大致相等(A1
Figure 108101840-A0305-02-0011-13
A2)表示A1×0.9
Figure 108101840-A0305-02-0011-14
A2
Figure 108101840-A0305-02-0011-15
A1。在本實施方式中，雖然採用封裝部90從平面看大致呈長方形的形態來進行說明，但並不僅限於此，封裝部90從平面看也可以大致呈正方形或梯形。
應力緩和端子150可以封裝部90的第一側面91以及/或作為與第一側面91相反一側的側面的第二側面92進行設置。
控制端子120中的至少一個可以從封裝部90的第一側面91以及/或第四側面94露出於外部。
應力緩和端子150可以設置在比功率端子130在面方向上更靠近邊緣外側的位置上。在圖1所示的形態中，第一側面91一側設置有三個功率端子130，在比位於沿圖1中第二方向的最上方的功率端子130更上方一側(邊緣方向外側)的位置上設置有一個應力緩和端子150，在比位於沿圖1中第二方向的最下方的功率端子130更下方一側(邊緣方向外側)的位置上設置有一個應力緩和端子150。
如圖1所示，第一基板11與封裝部90相對應的具有：第一側面11a、第二側面11b、第三側面21c、以及第四側面11d。如圖3所示，第二基板21也同樣與封裝部90相對應的具有：第一側面21a、第二側面21b、第三側面21c、以及第四側面21d。
在圖1所示的形態中，兩個應力緩和端子150在面內方向上跨越第一側面11a後延伸至第一基板11的邊緣外側。圖1中位於右上的一個第一控制端子120a在面內方向上跨越第一基板11的第三側面11c後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第一側面91露出於外部(參照圖7)。圖1中位於左上的另一個第二控制端子120b在面內方向上跨越第一基板11的第三側面11c後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第二側面92露出於外部(參照圖7)。圖1中位於右下的另一個第三控制端子120c在面內方向上跨越第一基板11的第四側面11d後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第一側面91露出於外部(參照圖7)。圖1中位於左下的另一個第四控制端子120d在面內方向上跨越第一基板11的第四側面11d後延 伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第二側面92露出於外部(參照圖7)。
在圖1所示的形態中，七個控制端子120在面內方向上跨越第一基板11的第一側面11a後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第一側面91露出於外部(參照圖7)。另外七個控制端子120在面內方向上跨越第一基板11的第二側面11b後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第二側面92露出於外部(參照圖7)。三個功率端子130在面內方向上跨越第一基板11的第一側面11a後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第一側面91露出於外部(參照圖7)。另外兩個功率端子130在面內方向上跨越第一基板11的第二側面11b後延伸至第一基板11的邊緣外側(參照圖1)，並且從封裝部90的第二側面92露出於外部(參照圖7)。
可以在位於封裝部90的第一側面91正中間的功率端子130上設置有開口部130a，並且從平面看，非連接導體層50能夠通過功率端子130的開口部130a來辨識。通過設置這樣的開口部130a，就能夠在進行樹脂封裝時通過模具來按壓非連接導體層50。
如圖8所示，本實施方式涉及的電子模組可以具有連接體60、70。連接體60、70可以具有：設置在第一電子元件13與第二電子元件23之間的第一連接體60、以及設置在第二電子元件23的與第一連接體60相反一側的第二連接體70。
連接體60、70可以具有：頭部61、71、以及從頭部61、71向頭部61、71的厚度方向延伸的柱部62、72。在連接體60、70具有第一 連接體60以及第二連接體70的形態中，第一連接體60可以具有：第一頭部61、以及從第一頭部61向第一頭部61的厚度方向延伸的第一柱部62。另外，第二連接體70也可以具有：第二頭部71、以及從第二頭部71向第二頭部71的厚度方向延伸的第二柱部72。
第一基板11的一側可以設置有複數個第一導體層12。第一電子元件13以及第二電子元件23可以皆為或僅其中一方為開關元件或控制元件。作為開關元件可以使用MOSFET或IGBT等。第一電子元件13以及第二電子元件23可以各自由半導體元件構成，作為半導體元件的材料可以是矽、碳化矽、或是氮化鎵等。
第一電子元件13與第一連接體60之間配置有導電性接合劑95，並且第一電子元件13與第一連接體60可以通過導電性接合劑95來連接。同樣的，第一連接體60與第二電子元件23之間配置有導電性接合劑95，並且第一連接體60與第二電子元件23可以通過導電性接合劑95來連接。同樣的，第二電子元件23與第二連接體70之間配置有導電性接合劑95，並且第二電子元件23與第二連接體70可以通過導電性接合劑95來連接。
作為第一基板11以及第二基板21，可以採用陶瓷基板或絕緣樹脂層等絕緣基板。作為導電性接合劑95，除了焊錫以外，還可以採用以Ag和Cu為主成分的材料。作為第一連接體60以及第二連接體70的材料，可以採用Cu等金屬材料。作為基板11、21例如可以採用進行了電路圖形化後的金屬基板，此情況下，基板11、21可以兼為導體層12、22。
當第一電子元件13為MOSFET等開關元件的情況下，如圖8以及圖9所示，可以在第一連接體60一側的面配置第一柵電極13g以及第一源電極13s。同樣的，如圖8以及圖9所示，當第二電子元件23為MOSFET等開關元件的情況下，可以在第二連接體70一側的面配置第二柵電極23g以及第二源電極23s。此情況下，第二連接體70可以通過導電性接合劑95與第二電子元件23的第二源電極23s相連接。第一連接體60則可以通過導電性接合劑95將第一電子元件13的第一源電極13s與設置在第二電子元件23的與第二連接體70相反一側的面上的第二漏電極23d連接。第一電子元件13的與第一連接體60相反一側的面上可以設置有第一漏電極13d。如圖9所示，第一柵電極13g可以通過導電性接合劑95與連接件30相連接，該連接件30可以通過導電性接合劑95與第一導體層12相連接。如圖10所示，第二柵電極23g可以通過導電性接合劑95與連接件40相連接，該第二連接件40可以通過導電性接合劑95與第一導體層12相連接。
端子110、150與導體層12、22之間的接合不僅可以通過利用焊錫等導電性接合95的實現，還可以通過利用鐳射焊接或超聲波焊接來實現。
《作用‧效果》
接下來，將對由上述結構構成的本實施方式的作用以及效果進行說明。另外，可以將在《作用‧效果》中說明的任何形態適用於上述結構。
在本實施方式中，當採用設置有不與電子元件13、23電性連接的，並且從封裝部90的側面露出的應力緩和端子150的形態的情況 下，就能夠防止基板翹曲，特別是能夠防止基板邊緣部向封裝部內部翹曲。具體來說，只要是在第一基板11一側設置有應力緩和端子150的形態，就能夠防止第一基板11的邊緣部朝上方翹曲，並且只要是在第二基板21一側設置有應力緩和端子150的形態，就能夠防止第二基板21的邊緣部朝下方翹曲。
當採用應力緩和端子150的寬度大於控制端子120的寬度的形態的情況下，就能夠通過應力緩和端子有效地抑制基板11、21的變形。當應力緩和端子基端部151的寬度為控制端子基端部121的寬度的2倍~5倍、或進一步限定為2.5倍~4倍時，不僅能夠在節省面內方向上的空間，還有利於有效地抑制基板11、21的變形。
當採用應力緩和端子150的寬度小於功率端子130的寬度的形態的情況下，就能夠節省用於不發揮電氣功能的應力緩和端子150所需的面內方向上的空間。另外，也不僅限於此形態，也可以是應力緩和端子150的寬度與功率端子130的寬度相同、或是應力緩和端子150的寬度大於功率端子130的寬度。不過，在此形態下，仍然有需要留意保留不發揮電氣功能的應力緩和端子150所需的面內方向上的空間。作為一例，當應力緩和端子基端部151的寬度為功率端子基端部131的寬度的1/5倍~1/15倍、或者進一步限定為1/10倍~1/14倍時，不僅能夠在節省面內方向上的空間，還有利於有效地抑制基板11、21的變形。
如圖5所示，當採用應力緩和端子150可以具有：直接地或間接地設置在第二導體層22上的應力緩和端子基端部151、至少有一部分從封裝部90露出的應力緩和端子外側部153、以及設置在應力緩和端子基 端部151與應力緩和端子外側部153之間，並且在封裝部90內向一側彎曲的應力緩和端子彎曲部152的形態的情況下，不僅能夠通過應力緩和端子150所進行的散熱來防止第二基板21的變形，還能夠通過來自於應力緩和端子150的物理力量來防止第二基板21的變形。
如圖1所示，當在第一基板11的一側設置有不與第一電子元件13以及第二電子元件23電性連接的非連接導體層50時，由於能夠通過模具來按壓非連接導體層50，因此能夠防止第一基板11的翹曲。特別是，如前述般當採用在第二基板21一側設置有應力緩和端子150的同時，在第一基板11的一側設置有非連接導體層50的形態的情況下，就能夠同時防止第一基板11以及第二基板21變形。
如圖4所示，當採用功率端子130具有：與第二導體層22電性連接的功率端子基端部131、至少有一部分從封裝部90露出的功率端子外側部133、以及設置在功率端子基端部131與功率端子外側部133之間，並且在功率端子基端部131一側向一側彎曲的功率端子彎曲部132的形態的情況下，就能夠通過來自於功率端子130的物理力量來防止第二基板21的變形。
如圖1所示，當採用應力緩和端子150設置在比功率端子130在面方向上更靠近邊緣外側的位置上的形態的情況下，能夠提升邊緣方向外側的散熱效率，並且還能夠防止位於易產生變形的邊緣方向外側處的基板11、21翹曲。另外，雖然在驅動時會因功率端子130而產生熱量，但通過像這樣將應力緩和端子150設置在比功率端子130在面方向上更靠 近邊緣外側的位置上，就能夠期待使來自功率端子130的熱量逃散至邊緣外側。
當採用控制端子120中的至少一個在面內方向上跨越第一基板11的第三側面11c或第四側面11d後延伸至第一基板11的邊緣外側的形態的情況下，能夠通過該控制端子120來提升散熱效率，並且還能夠防止位於易產生變形的邊緣方向外側處的基板11、21翹曲。由於在圖1所示的形態中四個控制端子120a~120d分別被設置在第一基板11的四個角落處，因此能夠更加均衡地提高散熱效率。
可以在功率端子130的數量較多的側面設置複數個應力緩和端子150從而來均衡地進行散熱。在圖1所示的形態中，雖然在封裝部90的第一側面91一側(第一基板11的第一側面11a一側)設置有三個功率端子130，在第二側面92一側(第一基板11的第二側面11b一側)設置有兩個功率端子130，但在設置有三個功率端子130的側面(圖1中的第一側面91)一側仍然存在容易引發基板11、21變形的可能性。因此，通過在容易引發變形的某第一側面91一側(第二基板21的第一側面21a一側)設置兩個應力緩和端子150，就能夠防止基板11、21變形，另一方面，也可以在設置有兩個功率端子130的第二側面91一側(第二基板21的第二側面21b一側)設置一個應力緩和端子150。另外，在功率端子130的數量較多的側面設置複數個應力緩和端子150的形態中，可以在功率端子130的數量較少的側面不設置應力緩和端子150，也可以在圖1中的第二側面91一側(第二基板21的第二側面21b一側)不設置應力緩和端子150。
第二實施方式
接下來，對本發明的第二實施方式進行說明。
雖然在第一實施方式中，採用了在第一電子元件13的一側設置有第二電子元件23的疊層結構，並且設置有連接體60、70，但本發明並不僅限於此，也可以不設置連接體60、70。另外，本實施方式能夠採用上述第一實施方式中已進行說明的任何一種形態。與第一實施方式相同的構件在本實施方式中使用同一符號來進行說明。
本實施方式與第一實施方式一樣，能夠獲得設置應力緩和端子150後的效果。作為一例，當採用具有：通過導電性接合劑95設置在第二導體層22上的應力緩和端子基端部151、至少有一部分從封裝部90露出的應力緩和端子外側部153、以及設置在應力緩和端子基端部151與應力緩和端子外側部153之間，並且在應力緩和端子基端部151一側向一側彎曲的應力緩和端子彎曲部152的形態的情況下，不僅能夠通過應力緩和端子150所進行的散熱來防止第二基板21的變形，還能夠通過來自於應力緩和端子150的物理力量來防止第二基板21的變形。
第三實施方式
接下來，對本發明的第三實施方式進行說明。
雖然在第一實施方式中，採用了在第一電子元件13的一側設置有第二電子元件23的疊層結構，並且設置有連接體60、70，但在本實施方式中，未採用該疊層結構，而是採用了僅設置第一電子元件13而不設置第二電子元件23的形態，並且，也沒有設置第二基板21。在本實施方式中，應力緩和端子150與第一導體層12相連接。另外，本實施方式 同樣能夠採用上述各實施方式中已做說明的任何一種形態。與上述各實施方式相同的構件在本實施方式中使用同一符號來進行說明。
本實施方式與第一實施方式一樣，能夠獲得設置應力緩和端子150後的效果，並且能夠通過應力緩和端子150所進行的散熱來防止第二基板21的變形。另外，在本實施方式中，應力緩和端子基端部151通過導電性接合劑95(在圖12中未圖示)設置在第一導體層12上。
上述各實施方式、變形例中的記載以及附圖中公開的圖示僅為用於說明申請專利範圍中記載的發明的一例，因此申請專利範圍中記載的發明不受上述實施方式或圖式中公開的內容所限定。本申請最初的申請專利範圍中的記載僅僅是一個示例，可以根據說明書、圖式等的記載對申請專利範圍中的記載進行適宜的變更。
11‧‧‧第一基板
11a‧‧‧第一基板的第一側面
11b‧‧‧第一基板的第二側面
11c‧‧‧第一基板的第三側面
11d‧‧‧第一基板的第四側面
50‧‧‧非連接導體層
110‧‧‧連接端子
120‧‧‧控制端子(連接端子)
120a‧‧‧第一控制端子
120b‧‧‧第二控制端子
120c‧‧‧第三控制端子
120d‧‧‧第四控制端子
130‧‧‧功率端子(連接端子)

Claims (8)

  1. 一種電子模組，其中，包括：一第一基板；一電子元件，設置在該第一基板的一側；一封裝部，至少將該電子元件封裝；一連接端子，與該電子元件電性連接，並且從該封裝部的側面露出；以及一應力緩和端子，不與該電子元件電性連接，並且從該封裝部的側面露出，其中，該連接端子具有用於對該電子元件輸入控制訊號的一控制端子，該應力緩和端子的寬度大於該控制端子的寬度。
  2. 一種電子模組，其中，包括：一第一基板；一電子元件，設置在該第一基板的一側；一封裝部，至少將該電子元件封裝；一連接端子，與該電子元件電性連接，並且從該封裝部的側面露出；以及一應力緩和端子，不與該電子元件電性連接，並且從該封裝部的側面露出，其中，該連接端子具有用於對該電子元件提供電力的一功率端子，該應力緩和端子的寬度小於該功率端子的寬度。
  3. 根據申請專利範圍第1或2項所述的電子模組，其中：該電子元件具有：一第一電子元件以及設置在該第一電子元件的一側的一第二電子元件，該應力緩和端子不與該第一電子元件以及該第二電子元件電性連接。
  4. 一種電子模組，其中，包括：一第一基板；一電子元件，設置在該第一基板的一側，所述電子元件具有：一第一電子元件、以及設置在該第一電子元件的一側的的一第二電子元件；一封裝部，至少將該電子元件封裝；一連接端子，與該電子元件電性連接，並且從該封裝部的側面露出；一應力緩和端子，不與該電子元件電性連接，並且從該封裝部的側面露出；一第二導體層，設置在該第二電子元件的一側；以及一第二基板，設置在該第二導體層的一側，該應力緩和端子不與該第一電子元件以及該第二電子元件電性連接，該應力緩和端子具有：設置在該第二導體層上的一應力緩和端子基端部、至少有一部分從該封裝部露出的一應力緩和端子外側部、以及設置在該應力緩和端子基端部與該應力緩和端子外側部之間，並且在該應力緩和端子基端部一側向一側彎曲的一應力緩和端子彎曲部。
  5. 根據申請專利範圍第4項所述的電子模組，其中：在該第一基板的一側，設置有不與該第一電子元件以及該第二電子元件電性連接的一非連接導體層。
  6. 根據申請專利範圍第1、2或4項中任意一項所述的電子模組，其中：該連接端子具有對該電子元件的一第一電子元件或該電子元件的一第二電子元件提供電力的複數個功率端子，至少一個功率端子具有：與一第二導體層電性連接的一功率端子基端部、至少有一部分從該封裝部露出的一功率端子外側部、以及設置在該功率端子基端部與該功率端子外側部之間，並且在該功率端子基端部一側向一側彎曲的一功率端子彎曲部。
  7. 根據申請專利範圍第3至5項中任意一項所述的電子模組，其中：該連接端子具有對該第一電子元件或該第二電子元件提供電力的一功率端子，該應力緩和端子設置在比該功率端子在面方向上更靠近邊緣方向外側的位置上。
  8. 根據申請專利範圍第3至5項中任意一項所述的電子模組，其中：該連接端子具有用於對該第一電子元件或該第二電子元件輸入控制訊號的複數個控制端子，該應力緩和端子在面內方向上跨越該第一基板的一第一側面或作為與該第一側面相反一側的側面的一第二側面後延伸至該第一基板的邊緣外側，該第一基板具有延伸在該第一側面與該第二側面之間的一第三側面以及一第四側面， 該控制端子中的至少一個在面內方向上跨越該第一基板的該第三側面或該第四側面後延伸至該第一基板的邊緣外側。
TW108101840A 2018-01-17 2019-01-17 電子模組 TWI684261B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2018/001168 WO2019142257A1 (ja) 2018-01-17 2018-01-17 電子モジュール
??PCT/JP2018/001168 2018-01-17
WOPCT/JP2018/001168 2018-01-17

Publications (2)

Publication Number Publication Date
TW201933579A TW201933579A (zh) 2019-08-16
TWI684261B true TWI684261B (zh) 2020-02-01

Family

ID=67302080

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101840A TWI684261B (zh) 2018-01-17 2019-01-17 電子模組

Country Status (6)

Country Link
US (1) US11309250B2 (zh)
JP (1) JP6594556B1 (zh)
CN (1) CN111602241B (zh)
NL (1) NL2022346B1 (zh)
TW (1) TWI684261B (zh)
WO (1) WO2019142257A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
US20100140786A1 (en) * 2008-12-05 2010-06-10 Fairchild Korea Semiconductor Ltd. Semiconductor power module package having external bonding area
JP2014165425A (ja) * 2013-02-27 2014-09-08 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016174908A1 (ja) * 2015-04-28 2016-11-03 株式会社 村田製作所 パワーモジュール
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199552A (ja) 1990-11-28 1992-07-20 Mitsubishi Electric Corp Ｉｃパッケージ
JPH10242368A (ja) * 1997-02-25 1998-09-11 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
JP4207133B2 (ja) 2006-02-15 2009-01-14 富士電機デバイステクノロジー株式会社 樹脂封止形半導体装置
US7957158B2 (en) 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
JP5028968B2 (ja) * 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
CN201298966Y (zh) * 2008-10-24 2009-08-26 华晶科技股份有限公司 表面黏着件
CN102208382B (zh) * 2010-03-29 2013-05-22 广达电脑股份有限公司 具有侧边接脚的集成电路封装元件
JP5749468B2 (ja) 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
WO2012137685A1 (ja) * 2011-04-01 2012-10-11 富士電機株式会社 半導体装置およびその製造方法
JP2013258321A (ja) * 2012-06-13 2013-12-26 Fuji Electric Co Ltd 半導体装置
JP2014045157A (ja) 2012-08-29 2014-03-13 Hitachi Automotive Systems Ltd パワー半導体モジュール
DE112013007214T5 (de) 2013-07-04 2016-04-28 Mitsubishi Electric Corporation Halbleitervorrichtung-Herstellungsverfahren und Halbleitervorrichtung
EP3007219B1 (en) 2014-01-17 2020-02-12 Fuji Electric Co., Ltd. Semiconductor module
JP6341822B2 (ja) 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
JP6689708B2 (ja) * 2016-08-10 2020-04-28 ルネサスエレクトロニクス株式会社 電子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
US20100140786A1 (en) * 2008-12-05 2010-06-10 Fairchild Korea Semiconductor Ltd. Semiconductor power module package having external bonding area
JP2014165425A (ja) * 2013-02-27 2014-09-08 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
WO2016174908A1 (ja) * 2015-04-28 2016-11-03 株式会社 村田製作所 パワーモジュール
CN107527892A (zh) * 2016-06-22 2017-12-29 富士电机株式会社 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
NL2022346B1 (en) 2019-09-30
WO2019142257A1 (ja) 2019-07-25
JP6594556B1 (ja) 2019-10-23
US11309250B2 (en) 2022-04-19
NL2022346A (en) 2019-07-25
CN111602241A (zh) 2020-08-28
TW201933579A (zh) 2019-08-16
CN111602241B (zh) 2023-09-15
JPWO2019142257A1 (ja) 2020-01-23
US20210091004A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US7687903B2 (en) Power module and method of fabricating the same
CN107305875A (zh) 双向半导体封装件
TWI704858B (zh) 電子模組
TWI684261B (zh) 電子模組
TWI683373B (zh) 電子模組
TWI680555B (zh) 電子模組
WO2020095614A1 (ja) リードフレーム配線構造及び半導体モジュール
JP6511584B2 (ja) チップモジュールの製造方法
US20090057916A1 (en) Semiconductor package and apparatus using the same
JP6999707B2 (ja) 電子モジュール
TWI681533B (zh) 電子模組
TWI680561B (zh) 電子模組
TWI700790B (zh) 電子模組
JP7018459B2 (ja) 電子モジュール
CN112368829B (zh) 电子模块
WO2019142254A1 (ja) 電子モジュール
US20150333041A1 (en) Semiconductor device and manufacturing method therefor
JP2004146706A (ja) 半導体装置
TW202322317A (zh) 多晶片封裝結構
KR20030060436A (ko) 방열용 금속범프를 포함한 반도체 칩 패키지 적층 모듈
KR20120000247A (ko) 스택 패키지
JP2008072067A (ja) 半導体装置
JP2006269565A (ja) 半導体装置およびその製造方法