JPS616848A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JPS616848A JPS616848A JP12678784A JP12678784A JPS616848A JP S616848 A JPS616848 A JP S616848A JP 12678784 A JP12678784 A JP 12678784A JP 12678784 A JP12678784 A JP 12678784A JP S616848 A JPS616848 A JP S616848A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- lead
- wiring
- bonding
- uniform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は配線基板に関し、特に、フィルムキャリヤ半導
体装置を実装するに好適な薄型の配線基板に関する。
体装置を実装するに好適な薄型の配線基板に関する。
（従来技術）
これまで、キースイッチや、薄型キャパシタや抵抗体を
実装する端子金有するフィルム状、又は薄型のプリント
配線基板では；開孔部周囲にフィルムキャリヤ半導体装
置を接続する端子を形成したものが実用化されておらず
、超薄型の電子部品の実現が困難であった。、 又、他
の方法の薄型電子部品としては、フィルムオンフレーム
（ＦＯＦ）と称する技術開発がなされているが、フィル
ム上への半導体チップの接着から７レームの形成及び配
線の形成等を蒸着やホトレジスト処理やメッキ処理等で
行い、生産工程が複雑で、工業的レベルでの実用化が困
難であった。
実装する端子金有するフィルム状、又は薄型のプリント
配線基板では；開孔部周囲にフィルムキャリヤ半導体装
置を接続する端子を形成したものが実用化されておらず
、超薄型の電子部品の実現が困難であった。、 又、他
の方法の薄型電子部品としては、フィルムオンフレーム
（ＦＯＦ）と称する技術開発がなされているが、フィル
ム上への半導体チップの接着から７レームの形成及び配
線の形成等を蒸着やホトレジスト処理やメッキ処理等で
行い、生産工程が複雑で、工業的レベルでの実用化が困
難であった。
（本発明の目的）
本発明の目的は、薄型プリント配線基板又はフィルム状
７レキシプル基板で両面配線を行った場合に、信頼性の
高いフィルムキャリヤ半導体装置の実装を可能にするた
めの新構造の配線基板を提供することにある。
７レキシプル基板で両面配線を行った場合に、信頼性の
高いフィルムキャリヤ半導体装置の実装を可能にするた
めの新構造の配線基板を提供することにある。
（発明の構成）
本発明の配線基板は、フィルムキャリヤ半導体装＠全実
装する開孔部を有し、該フィルムキャリヤ半導体装置の
リードを接続すべき端子が、前記開孔部周囲に設けられ
ている配線基板において、前記リードと端子を接続すべ
き領域内では配線層及び配線基板材を含めてほぼ一定の
厚さであることにより構成される。
装する開孔部を有し、該フィルムキャリヤ半導体装置の
リードを接続すべき端子が、前記開孔部周囲に設けられ
ている配線基板において、前記リードと端子を接続すべ
き領域内では配線層及び配線基板材を含めてほぼ一定の
厚さであることにより構成される。
（作用）
フィルムキャリヤ半導体装置をフレキシブル基板の開孔
部周辺端子に接続するには一括熱圧着する接続方式が適
しているが、７レキシプル基板の端子部が均一の高さを
有していないと、多リードを有するフィルムキャリヤ半
導体装置の各々に負荷される荷重や熱が均一にならなく
なり、接続不良を起し信頼性の劣る半導体装置しか得ら
れないことになると考えられる。
部周辺端子に接続するには一括熱圧着する接続方式が適
しているが、７レキシプル基板の端子部が均一の高さを
有していないと、多リードを有するフィルムキャリヤ半
導体装置の各々に負荷される荷重や熱が均一にならなく
なり、接続不良を起し信頼性の劣る半導体装置しか得ら
れないことになると考えられる。
第１３図は、従来の両面フレキシブル配線基板の上面図
で、第１４図は第１３図のＡ人′部の断面図である。図
に示すように、貫通開口部２の周辺に端子リード３が設
けられている。該端子り一ド３の設けられている他面に
は配線リード４が設けられている。この配線リード４は
、フィルムキャリヤ半導体を接続する領域５（２点鎖線
部）の内に含まれているので、基板Ａ−Ａ’部の断面で
は、第１４図に示す如き状態となっている。
で、第１４図は第１３図のＡ人′部の断面図である。図
に示すように、貫通開口部２の周辺に端子リード３が設
けられている。該端子り一ド３の設けられている他面に
は配線リード４が設けられている。この配線リード４は
、フィルムキャリヤ半導体を接続する領域５（２点鎖線
部）の内に含まれているので、基板Ａ−Ａ’部の断面で
は、第１４図に示す如き状態となっている。
このような状態の基板１にフィルムキャリヤリード７を
有する半導体装置６を配置すると第１５図のようになる
。９の状態でＡ−Ａ’部部面面おけるギヤングボンディ
ング状態が第１６図、第１７図に示しである。
有する半導体装置６を配置すると第１５図のようになる
。９の状態でＡ−Ａ’部部面面おけるギヤングボンディ
ング状態が第１６図、第１７図に示しである。
第１７図に示したように、配線リード４の端部において
、基板１は屈曲し、ヒーター圧力治具９及びステージ８
による接着作用は、一部のリード７と、リード３にしか
効果がない現象を起す。この接続状態の良否ｆ リード
の引張りテストにより評価した結果が第１８図に示しで
ある。第１８図から明らかなように正常な強度の４０ｇ
ｒ以上のものと、１０ｇｒ未満の極めて強度不足のもの
が現われてくることが判った。従ってこのような現象の
発生しない両面配線基板の開発がフィルムキャリヤ半導
体装置搭載の薄型電子部品の完成には必要であることが
判った。特に基板開孔部の高さの不均一が関係深いこと
が判ったので、本発明では前記基板開孔周囲の高さを均
一にして、フィルムキャリヤリードのフレキシブル基板
への接続条件を均一とし、フィルムキャリヤリードと、
それぞれのリードに対応するフレキシブル基板の電極端
子の信頼性の高い接続を得るようにしたものである。
、基板１は屈曲し、ヒーター圧力治具９及びステージ８
による接着作用は、一部のリード７と、リード３にしか
効果がない現象を起す。この接続状態の良否ｆ リード
の引張りテストにより評価した結果が第１８図に示しで
ある。第１８図から明らかなように正常な強度の４０ｇ
ｒ以上のものと、１０ｇｒ未満の極めて強度不足のもの
が現われてくることが判った。従ってこのような現象の
発生しない両面配線基板の開発がフィルムキャリヤ半導
体装置搭載の薄型電子部品の完成には必要であることが
判った。特に基板開孔部の高さの不均一が関係深いこと
が判ったので、本発明では前記基板開孔周囲の高さを均
一にして、フィルムキャリヤリードのフレキシブル基板
への接続条件を均一とし、フィルムキャリヤリードと、
それぞれのリードに対応するフレキシブル基板の電極端
子の信頼性の高い接続を得るようにしたものである。
（実施例）
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図、第２図は本発明の第１の実施例の上面図訃よび
下面図をそれぞれ示す。本実施例は０．１−厚のガラス
エポキシ基板にＣｕ リード層を両面に形成したもので
ある。図において、１１は１０■角の開孔部１２金有す
る０、 １ ＋ｍ厚のガラスエポキシ基板で、１３は約
２０μ倶厚のＣｕ ＩＪ−ドで３００μ情幅でパター
ン形成されている。２０はエポキシ系ソルダーレジスト
膜 （２０′ の境界部の外側が該当するが図面では取
除いた状態を表示した）で、約２０μ倶厚で前記Ｃｕパ
ターン會カバーしているコート部である。コート部２０
のない部分はボンディングリード端子１３と電気接触端
子部であるが、これらのリード部はＮｉ とＡｕ メ
ッキが施こされている。特に、第２図の一点鎖線１５内
はボンディング領域であり基板厚とリード厚の総厚が殆
んど一定になるように設計することにより安定したボン
ディング性を得るようになっている。実際には基板厚と
Ｃｕ厚、ソルダーレジスト厚を含めて、各リード１３の
ところで±５μｍとなりほぼ均一の厚さになっている。
下面図をそれぞれ示す。本実施例は０．１−厚のガラス
エポキシ基板にＣｕ リード層を両面に形成したもので
ある。図において、１１は１０■角の開孔部１２金有す
る０、 １ ＋ｍ厚のガラスエポキシ基板で、１３は約
２０μ倶厚のＣｕ ＩＪ−ドで３００μ情幅でパター
ン形成されている。２０はエポキシ系ソルダーレジスト
膜 （２０′ の境界部の外側が該当するが図面では取
除いた状態を表示した）で、約２０μ倶厚で前記Ｃｕパ
ターン會カバーしているコート部である。コート部２０
のない部分はボンディングリード端子１３と電気接触端
子部であるが、これらのリード部はＮｉ とＡｕ メ
ッキが施こされている。特に、第２図の一点鎖線１５内
はボンディング領域であり基板厚とリード厚の総厚が殆
んど一定になるように設計することにより安定したボン
ディング性を得るようになっている。実際には基板厚と
Ｃｕ厚、ソルダーレジスト厚を含めて、各リード１３の
ところで±５μｍとなりほぼ均一の厚さになっている。
Ｂ−Ｂ’部での断面構造が第３図に示しである。又、第
４図にはボンディング状態を示す。これからも明らかな
ように、領域１５内には、ボンディング時の均一な荷重
の付加に対して均一な荷重が各リード１３及び１７に加
わるようになっている。１７はフィルムキャリヤの８ｎ
メツキを０．５μ常施した３５μ淋厚のＣｕ リード
である。１３はあらかじめＮｉ メッキ、Ａｕメッキ
がそれぞれ４μｍ０．５μ常施こされているので加熱ヒ
ーター１９とステージ１８とで加圧すれば容易にＡｕ−
８ｎ共晶合金ができて接合される。各リードが均一な加
熱加圧を受けたため、その接合部の強度は、第５図に示
すような分布を示す。これからも明らかなように２０ｇ
ｒを割るような低接合強度の接合はなく、信頼性の高い
薄型電子装置が得られた。
４図にはボンディング状態を示す。これからも明らかな
ように、領域１５内には、ボンディング時の均一な荷重
の付加に対して均一な荷重が各リード１３及び１７に加
わるようになっている。１７はフィルムキャリヤの８ｎ
メツキを０．５μ常施した３５μ淋厚のＣｕ リード
である。１３はあらかじめＮｉ メッキ、Ａｕメッキ
がそれぞれ４μｍ０．５μ常施こされているので加熱ヒ
ーター１９とステージ１８とで加圧すれば容易にＡｕ−
８ｎ共晶合金ができて接合される。各リードが均一な加
熱加圧を受けたため、その接合部の強度は、第５図に示
すような分布を示す。これからも明らかなように２０ｇ
ｒを割るような低接合強度の接合はなく、信頼性の高い
薄型電子装置が得られた。
第６図は本発明の第２の実施例の下面図であり、また第
７図は第６図のＣ−Ｃｒ面の断面図である。
７図は第６図のＣ−Ｃｒ面の断面図である。
第６図、第７図において、２１は７レキシプル基板、２
２は開孔部、２３は端子リード、３１．３１′。
２は開孔部、２３は端子リード、３１．３１′。
３２．３２’は何れも裏面パターンであり、貫通孔すな
わち開孔部の周辺のボンディング領域に属する部分内に
均−高さと、弾性維持と均−加熱性を保持するためのＣ
ｕ層マットである配線基板パターンである。
わち開孔部の周辺のボンディング領域に属する部分内に
均−高さと、弾性維持と均−加熱性を保持するためのＣ
ｕ層マットである配線基板パターンである。
Ｃｕ層マット３１．３１’、３２．３２’ Ｕ開孔部周
辺の接合リードの設けられている反対面に枠状に設けら
れているが、３１．３１’、３２．３２’は図示のよう
に各辺に分けて設けて設けられている。
辺の接合リードの設けられている反対面に枠状に設けら
れているが、３１．３１’、３２．３２’は図示のよう
に各辺に分けて設けて設けられている。
なお、本実施例に使用したＣｕ層マットは１５μ惧〜４
５μ等厚の銅箔を使用し均一に設けた。また第７図に示
す２１のフレキシブル基板はガラス繊維入りのトリアジ
ンシートで板厚は０．１５ｍであるが、両面のＣｕ層は
接着剤を使って貼り付ける場合と、それを使用しないで
熱圧接で行うものがあるが何れも本発明に使用可能であ
る。
５μ等厚の銅箔を使用し均一に設けた。また第７図に示
す２１のフレキシブル基板はガラス繊維入りのトリアジ
ンシートで板厚は０．１５ｍであるが、両面のＣｕ層は
接着剤を使って貼り付ける場合と、それを使用しないで
熱圧接で行うものがあるが何れも本発明に使用可能であ
る。
本実施例の配線基板はリードと端子を接続すべき領域内
では、配線層及び配線基板材金倉めて、はぼ一定厚さで
あるので第１の実施例と同様均一強固な接続が可能であ
る。しかも上記条件を満足するＣｕ層マット３１．３１
’、３２．．３２’が設けられているので、加熱、加圧
時の基板温度の均一化による安定した接合とＣｕ層の塑
性変形の吸収による基板ノリの縮小に対し効果全発揮で
きる。
では、配線層及び配線基板材金倉めて、はぼ一定厚さで
あるので第１の実施例と同様均一強固な接続が可能であ
る。しかも上記条件を満足するＣｕ層マット３１．３１
’、３２．．３２’が設けられているので、加熱、加圧
時の基板温度の均一化による安定した接合とＣｕ層の塑
性変形の吸収による基板ノリの縮小に対し効果全発揮で
きる。
第８図は本発明の第３の実施例の下面図である。
第８図においては、必要なテストパッドを除きソルダー
レジスト５０で被覆するが図面ではソルダーレジストｔ
＝除いた状態を表示している。第８図に示す本実施例は
第２の実施例の変形で開孔部４２の周辺のボンディング
領域に属する部分内に均−高さと、弾性維持と、均−加
熱性を保持するためのＣｕ層マット４３全有している。
レジスト５０で被覆するが図面ではソルダーレジストｔ
＝除いた状態を表示している。第８図に示す本実施例は
第２の実施例の変形で開孔部４２の周辺のボンディング
領域に属する部分内に均−高さと、弾性維持と、均−加
熱性を保持するためのＣｕ層マット４３全有している。
この場合のＣｕ層マット４３は完全に枠状に継って形成
されている点が第２の実施例と異なるのみで第２ｏ″実
施例と同様の効果を発揮することが出来る。
されている点が第２の実施例と異なるのみで第２ｏ″実
施例と同様の効果を発揮することが出来る。
第９図は本発明の第４の実施例の下面図であり、第１０
図は第９図のＤ−Ｄ’面断面図、第１１図は第９図のＥ
−Ｅ’面断面図である。これらの図に示す本実施例は第
２の実施例の他の変形である。第９図に示すように、開
孔部５２０周辺のボンディング領域に属する部分５５内
に、均−高さと、弾性維持と、均−加熱性を保持するた
めのＣｕ層マツトロ２．６２’、 ６３．６３’が形成
されている。
図は第９図のＤ−Ｄ’面断面図、第１１図は第９図のＥ
−Ｅ’面断面図である。これらの図に示す本実施例は第
２の実施例の他の変形である。第９図に示すように、開
孔部５２０周辺のボンディング領域に属する部分５５内
に、均−高さと、弾性維持と、均−加熱性を保持するた
めのＣｕ層マツトロ２．６２’、 ６３．６３’が形成
されている。
これらのＣｕ層マットは第２．第３の実施例と異なり部
分的にスリットが形成されている。上記４辺のＣｕ層マ
ットのうち６２．６２’のものは第１０図の断面図に示
すように端子リード５３に対応した数だけＣｕ層マツト
ロ２′がスリットが形成されてフレキシブル基板５１０
両面に端子リードに対象的に形成されＣｕ層マツトロ２
′の方が端子ソード５３より幅広に形成されている。ま
た、他の辺に形成されたＣｕ層マツ）６３．６３’は第
１１図に示すようにＣｕ層、マットにスリットが形成さ
れていることは同じであるがＣｕ層マット１箇に対し端
子リード５３は２箇の割合に形成きれている。本実施例
に於ても第２．第３の実施例と同様の効果を発揮するこ
とが出来る。なお第１０図、第１１図に用いた基板は０
．１２５ｍ厚のポリイミドシートである。
分的にスリットが形成されている。上記４辺のＣｕ層マ
ットのうち６２．６２’のものは第１０図の断面図に示
すように端子リード５３に対応した数だけＣｕ層マツト
ロ２′がスリットが形成されてフレキシブル基板５１０
両面に端子リードに対象的に形成されＣｕ層マツトロ２
′の方が端子ソード５３より幅広に形成されている。ま
た、他の辺に形成されたＣｕ層マツ）６３．６３’は第
１１図に示すようにＣｕ層、マットにスリットが形成さ
れていることは同じであるがＣｕ層マット１箇に対し端
子リード５３は２箇の割合に形成きれている。本実施例
に於ても第２．第３の実施例と同様の効果を発揮するこ
とが出来る。なお第１０図、第１１図に用いた基板は０
．１２５ｍ厚のポリイミドシートである。
なお、第２．第３．第４の実施例の配線基板の端子リー
ドにフィルムキャリヤ半導体装置のリードをボンディン
グし、引張し強度試験を実施した結果を第１２図に示し
た。図より明らかなようにＣｕ層マントが設けられてい
ない第１の実施例の結果に比較して、加熱、加圧時の基
板温度の均一化による安定した接合とＣｕ層の塑性変形
の吸収による基板ソリの縮小に効果があり、低接合強度
のものは発生しないことが判明した。
ドにフィルムキャリヤ半導体装置のリードをボンディン
グし、引張し強度試験を実施した結果を第１２図に示し
た。図より明らかなようにＣｕ層マントが設けられてい
ない第１の実施例の結果に比較して、加熱、加圧時の基
板温度の均一化による安定した接合とＣｕ層の塑性変形
の吸収による基板ソリの縮小に効果があり、低接合強度
のものは発生しないことが判明した。
以上実施例で示したように、フィルムキャリヤ半導体装
置を実装するフレキシブル基板の接合リード部の基板全
体の厚さは出来るだけ均一であることが必要であり、こ
れを可能にするには、半導体装置を配置すべき部分に開
孔部を設け、該開孔部周辺の接合領域内には片面に端子
リードを設けるだけか、あるいは端子リードのない面に
は枠状金属マット層を設ければ良いことが判明した。
置を実装するフレキシブル基板の接合リード部の基板全
体の厚さは出来るだけ均一であることが必要であり、こ
れを可能にするには、半導体装置を配置すべき部分に開
孔部を設け、該開孔部周辺の接合領域内には片面に端子
リードを設けるだけか、あるいは端子リードのない面に
は枠状金属マット層を設ければ良いことが判明した。
−また、この枠状金属マット層は、Ｃｕに限定されるも
のでな（Ａｌ’ｐＮｉあるいは表面がＡｕメッキ、Ａｇ
メッキ、Ｓｎ メッキ、半田メッキ、Ｎｉメッキ等が施
こされていてもよく、またソルダーレジストで均一にカ
バーされていても良いことは明らかである。
のでな（Ａｌ’ｐＮｉあるいは表面がＡｕメッキ、Ａｇ
メッキ、Ｓｎ メッキ、半田メッキ、Ｎｉメッキ等が施
こされていてもよく、またソルダーレジストで均一にカ
バーされていても良いことは明らかである。
また、第６図に示したように、Ｃｕマット層部は、ある
電気端子やグランド端子あるいはフローティング端子で
も良いことは明らかである。
電気端子やグランド端子あるいはフローティング端子で
も良いことは明らかである。
更に、金属マット層は片面のみの配線基板に設けた場合
でも効果があることは明らかである。
でも効果があることは明らかである。
（発明の効果）
以上説明したとおり本発明によれば、薄型プリント配線
基板又はフィルム状７レキシプル基板で両面配線を行っ
た場合に、信頼性の高いフィルムキャリヤ半導体装置の
実装を可能にできるという効果が得られる。
基板又はフィルム状７レキシプル基板で両面配線を行っ
た場合に、信頼性の高いフィルムキャリヤ半導体装置の
実装を可能にできるという効果が得られる。
第１図は本発明の第１の実施例の上面図、第２図は第１
図の下面図、第３図は第２図のＢ−Ｂ面断面図、第４図
は第１の実施例のボンディング状態を示す図、第５図は
第１の実施例のボンディング後のリード引張り強度特性
図、第６図、第７図は本発明の第２の実施例の下面図及
びｃ−ｃ’面断図、第８図は本発明の第３の実施例の下
面図、第９図〜第１１図は本発明の第４の実施例の下面
図及びＤ−Ｄ’面、Ｅ−Ｅ′面断面図、第１２図は本発
明の第２〜第４の実施例のボンディング後の引張り強度
特性図、第１３図、第１４図は従来の配線基板の上面図
及びＡ−Ａ’面断面図、第１５図は第１３図の配線基板
にフィルムキャリヤ半導体装置を組立てたものの上面図
、第１６図、第１７図は従来の配線基板へのボンディン
グ状態を示す図、第１８図は従来の配線基板のボンディ
ング後のリードの引張り強度特性図である。 １．１１．２１．５１・・・・・・フレキシブル基板、
２．１２．２２．４２．５２・・・−開孔部、３．１３
゜２３．５３・・・・・・端子リード、４．１４．３１
．３１’。 ３２．３２’、４３．６２．６２’、６３．６３’。 ・・・・・・裏面パターン、５，１５．５５・・・・・
・リード接続領域、６・・・−・・半導体装置、７．１
７・・・・・・フィルムキャリヤ半導体装置のリード、
８．１８・・・・・・ステージ、９．１９・・・・・・
ヒーター圧力治具、１０゜２０．５０・・・・・・ソル
ダーレジスト、３３・・・・・・Ｃｕ層マットのスリッ
ト、２０′・・・・・・ソルダーレジスト境界部。 讐 ／ 聞 ￥ ２ 利 第３ 拐 猶４−回 θ ２θ ｌρ Δρ Ｐρ３１ Ｊ
’ｒ ’／ ｆ云 メ虻 （ぴｒ）業、Ｓ制 ３２′ ％ｌ 可 峯 ７ 頂 竿 ８ Ｖ 察、。剥 茅 ／／ 口 ρ ２ρ ４−Ｏ〆θ ８θ ／ρρ
Ｊｌ ｙ＆ ’／ ｊ’ｆ、 Ａ （ｙと）察／２
舅 茅縛ダ ￥パ旧 楽／に回
図の下面図、第３図は第２図のＢ−Ｂ面断面図、第４図
は第１の実施例のボンディング状態を示す図、第５図は
第１の実施例のボンディング後のリード引張り強度特性
図、第６図、第７図は本発明の第２の実施例の下面図及
びｃ−ｃ’面断図、第８図は本発明の第３の実施例の下
面図、第９図〜第１１図は本発明の第４の実施例の下面
図及びＤ−Ｄ’面、Ｅ−Ｅ′面断面図、第１２図は本発
明の第２〜第４の実施例のボンディング後の引張り強度
特性図、第１３図、第１４図は従来の配線基板の上面図
及びＡ−Ａ’面断面図、第１５図は第１３図の配線基板
にフィルムキャリヤ半導体装置を組立てたものの上面図
、第１６図、第１７図は従来の配線基板へのボンディン
グ状態を示す図、第１８図は従来の配線基板のボンディ
ング後のリードの引張り強度特性図である。 １．１１．２１．５１・・・・・・フレキシブル基板、
２．１２．２２．４２．５２・・・−開孔部、３．１３
゜２３．５３・・・・・・端子リード、４．１４．３１
．３１’。 ３２．３２’、４３．６２．６２’、６３．６３’。 ・・・・・・裏面パターン、５，１５．５５・・・・・
・リード接続領域、６・・・−・・半導体装置、７．１
７・・・・・・フィルムキャリヤ半導体装置のリード、
８．１８・・・・・・ステージ、９．１９・・・・・・
ヒーター圧力治具、１０゜２０．５０・・・・・・ソル
ダーレジスト、３３・・・・・・Ｃｕ層マットのスリッ
ト、２０′・・・・・・ソルダーレジスト境界部。 讐 ／ 聞 ￥ ２ 利 第３ 拐 猶４−回 θ ２θ ｌρ Δρ Ｐρ３１ Ｊ
’ｒ ’／ ｆ云 メ虻 （ぴｒ）業、Ｓ制 ３２′ ％ｌ 可 峯 ７ 頂 竿 ８ Ｖ 察、。剥 茅 ／／ 口 ρ ２ρ ４−Ｏ〆θ ８θ ／ρρ
Ｊｌ ｙ＆ ’／ ｊ’ｆ、 Ａ （ｙと）察／２
舅 茅縛ダ ￥パ旧 楽／に回
Claims (3)
- （１）フィルムキャリヤ半導体装置を実装する開孔部を
有し、該フィルムキャリヤ半導体装置のリードを接続す
べき端子が、前記開孔部周囲に設けられている配線基板
において、前記リードと端子を接続すべき領域内では、
配線層及び、配線基板材を含めてほぼ一定の厚さである
ことを特徴とする配線基板。 - （２）開孔部周囲の接続領域内のうちで、接続端子を有
していない基板面には、隔離パターン層部や、配線層部
を有していない特許請求の範囲第（１）項記載の配線基
板。 - （３）接続端子を有していない基板面の開孔部周囲の接
続領域内に、隔離パターン枠層や配線枠層を有している
特許請求の範囲第（１）項記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12678784A JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12678784A JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS616848A true JPS616848A (ja) | 1986-01-13 |
| JPH0423836B2 JPH0423836B2 (ja) | 1992-04-23 |
Family
ID=14943924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12678784A Granted JPS616848A (ja) | 1984-06-20 | 1984-06-20 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616848A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
| EP1970686A2 (en) | 2007-03-14 | 2008-09-17 | Nagano Keiki Co., Ltd. | Pressure sensor and manufacturing method of said sensor |
| WO2010007916A1 (ja) * | 2008-07-16 | 2010-01-21 | シャープ株式会社 | 半導体装置および表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420350U (ja) * | 1977-07-13 | 1979-02-09 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51123172A (en) * | 1975-04-18 | 1976-10-27 | Takenaka Komuten Co Ltd | Measuring method of direction velocity and pressure of mind and their disturbance etc. |
-
1984
- 1984-06-20 JP JP12678784A patent/JPS616848A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5420350U (ja) * | 1977-07-13 | 1979-02-09 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004093183A1 (ja) * | 1995-03-17 | 2004-10-28 | Atsushi Hino | フィルムキャリアおよびこれを用いた半導体装置 |
| EP1970686A2 (en) | 2007-03-14 | 2008-09-17 | Nagano Keiki Co., Ltd. | Pressure sensor and manufacturing method of said sensor |
| WO2010007916A1 (ja) * | 2008-07-16 | 2010-01-21 | シャープ株式会社 | 半導体装置および表示装置 |
| JP2010027706A (ja) * | 2008-07-16 | 2010-02-04 | Sharp Corp | 半導体装置および表示装置 |
| US8344486B2 (en) | 2008-07-16 | 2013-01-01 | Sharp Kabushiki Kaisha | Semiconductor device and display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0423836B2 (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525414B2 (en) | Semiconductor device including a wiring board and semiconductor elements mounted thereon | |
| US6124151A (en) | Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication | |
| US6281581B1 (en) | Substrate structure for improving attachment reliability of semiconductor chips and modules | |
| US6016013A (en) | Semiconductor device mounting structure | |
| KR100242486B1 (ko) | 집적 회로를 볼들에 의해 다른 기판에 접속하는 기판 및 그 방법 | |
| JPS616848A (ja) | 配線基板 | |
| JPH02163950A (ja) | 半導体装置の実装体およびその実装方法 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JP4260766B2 (ja) | 半導体装置 | |
| JPH03209793A (ja) | ガラス基板の半田接続構造 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH0510365Y2 (ja) | ||
| JPH08288632A (ja) | 半田キャリア及びプリント配線板の製造方法 | |
| JPH05226385A (ja) | 半導体装置の実装方法 | |
| JPS60126856A (ja) | 半導体装置の組立方法 | |
| JPH0436115Y2 (ja) | ||
| JPH0368147A (ja) | 可撓性回路基板の接続パッド構造 | |
| JPH1117060A (ja) | Ｂｇａ型半導体装置 | |
| JP2005260266A (ja) | 半導体装置の製造方法 | |
| JPS59143336A (ja) | Ｉｃチツプのパツケ−ジ方法 | |
| JPH11274334A (ja) | 半導体装置 | |
| JP2006013533A (ja) | 半導体装置 | |
| JPH02121360A (ja) | 電子部品搭載用基板 | |
| JPH02304945A (ja) | 半導体素子の実装方法 |