JPH0368147A - 可撓性回路基板の接続パッド構造 - Google Patents

可撓性回路基板の接続パッド構造

Info

Publication number
JPH0368147A
JPH0368147A JP1203200A JP20320089A JPH0368147A JP H0368147 A JPH0368147 A JP H0368147A JP 1203200 A JP1203200 A JP 1203200A JP 20320089 A JP20320089 A JP 20320089A JP H0368147 A JPH0368147 A JP H0368147A
Authority
JP
Japan
Prior art keywords
connection pad
flexible
layer
circuit board
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1203200A
Other languages
English (en)
Inventor
Chikafumi Omachi
大町 親文
Yasuyuki Tanaka
康行 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP1203200A priority Critical patent/JPH0368147A/ja
Publication of JPH0368147A publication Critical patent/JPH0368147A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、絶縁ペースフィルムと導電層との間に接着層
の介在しない無接着剤可撓性導電板を用いてチップ部品
の為の好適なワイヤボンディングを可能にする可撓性回
路基板の接続パッド構造に関する。
「従来技術とその問題点J 可撓性回路基板のある種の形態に於いては各種のチップ
部品を搭載できるような接続パッドを備えたちのが漸増
的に使用されており、このような可撓性回路基板は第2
図の如く、適宜な樹脂フィルム部材からなる絶縁ペース
フィルム1に接着層2を介して銅箔等で形成した適数個
の接続パッド3を所要の回路配線パターンと共に配設し
、この接続バッド3とチップ部品とを接続ワイヤを介し
てボンディング手段で接続することにより、チップ部品
を可撓性回路基板に搭載できるようにしたものである。
斯かる接続パッド3を備えた可撓性回路基板を製作する
には、仕様に応じた可撓性fll横積層板用意した上、
この可撓性銅張積層板に対するフォトエツチング手法で
不要な銅箔領域を接着層2の上から除去することによっ
て、所要の回路配線バクーンと一緒にワイヤボンディン
グ用接続パッド3を形成するちのである。従って、斯か
る構造の可撓性回路基板では、接続パッド3は接着層2
を介して絶縁ペースフィルムl上に形成されることとな
るが、例えばL S Iチップ等の高密度チップ部品を
搭載するような用途の場合、それに対応したワイヤボン
ディング用接続パッド3の大きさも0.1 ma+X 
O,2mm程度と極めて微小なものとなる。
このような高密度ワイヤボンディング手段によりチップ
部品と微小な接続パッド3との間の接続を行う場合、こ
れらの微小な接続パッド3は接着層2上に配装されてい
る為、その接着層2がワイヤボンディングエネルギーを
吸収して第3図の如く接続ワイヤ4の部位に該当する接
着層2の領域が接続パッド3の部分と共に圧縮変形、熱
変形を生じて所期のボンディング強度が得られず、従っ
て高機能・高密度チップ部品の実装は到底達成できない
ものとなる。
「発明の目的及び構成」 本発明は、絶縁ペースフィルムと導電層とをその間に接
着層の介在なしに接合した無接着可撓性銅張板等の可撓
性導電板を用いて絶縁ペースフィルム上に所要の微細な
接続パッドを構成することにより、高密度ワイヤボンデ
ィングを好適に可能とする耐熱性の高い且つ圧縮変形性
を格段に改善した可撓性回路基板の接続パッド構造を提
供するものである。
その為に、本発明では、絶縁ペースフィルムに接着層の
介在なしに被着された導電層を備え、該導電層により所
要の回路配線パターンと共にワイヤボンディング用接続
パッドを形成すべく構成したものである。斯かる接続パ
ッドにはボンディング性を良好に高め得るように更に一
種若しくはそれ以上のメツキ層を設けることも任意であ
って、これにより微細なワイヤボンディング用接続パッ
ドに対してLSIチップ等の高機能・高密度なチップ部
品を高いボンディング強度を以って搭載することが可能
となる。
「実 施 例」 以下、図示の実施例を参照しながら本発明を更に詳述す
る。第】図は本発明に従って構成された可撓性回路基板
の接続パッド構造の概念的な要部断面構成図であって、
好ましくはポリイミドフィルム等のイミド系ポリマーで
構成した絶縁ペースフィルム5に無接着剤状態でワイヤ
ボンディング用接続パッド6を直接的に形成するように
構成したものである。斯かる可撓性回路基板の接続パッ
ド構造を得るには、先ず、ポリイミドフィルムの如きイ
ミド系ポリマーからなる可撓性絶縁フィルム基材の少な
くとも一方面に接着剤層を介在させることなく銅箔等の
導電層を−様に被着した可撓性導電板を用意する。この
ような可撓性導電板は、所要の厚さの銅箔等の導電層に
対する絶縁フィルム基材の為の部材のキャスティング手
段や或いは斯かる絶縁フィルム基材に対する導電部材の
スパッタリング法又はイオン蒸着法で所要の厚さの導電
層を形成すると共に所望に応じて更にその導電層に銅等
の電気メツキ層を適宜厚付けして得ることも出来る。
次いで、斯かる可撓性導電板の導電層に感光性フォトレ
ジスト層を−様な厚さで形成した後、これらに対する露
光・現像処理により所要のレジストパターンを形成した
段階でフォトエツチング法等の常法によるパターンニン
グ処理工程に移行することにより、第1図の如き微細な
ワイヤボンディング用接続パッド6を接着剤層なしに絶
縁ペースフィルム5上に直接的に配設することが出来る
−例として、接続パッド6を0.1 mmX 0.2 
mmの大きさに形成し、この接続パッド6に4um厚さ
のニッケル下地メツキを施し、更にその上に1.5LL
m厚さに金メツキしたものに金線を用いてボンディイン
グしたところ、6,1gのボンディング強度が得られた
。比較の為に同様な接続パッドを従来の可撓性銅張積層
板を用いて形成し、これにボンディイングを試みたが、
接着剤の変形が発生してボンディング不可能であった。
「発明の効果」 本発明は、以上のとおり、絶縁ペースフィルムと導電層
との間に接着剤層を介在させることなく接合した無接着
可撓性銅張板等の可撓性導電板を用いて絶縁ペースフィ
ルム上にワイヤボンディングの為の所要の微細な接続パ
ッドを構成したので、高機能・高密度なチップ部品を高
い強度でワイヤボンディングする用途に好適な高耐熱性
であって圧縮変形性を格段に改善し得る可撓性回路基板
の接続パッド構造を構成して、この種の用途に好適に対
応可能な可撓性回路基板を提供できる。
【図面の簡単な説明】
第1図は本発明による可撓性回路基板の接続パッド構造
の概念的な要部断面構成図、 第2図は接着層を有する従来構造による可撓性回路基板
の接続パッド構造の同様な要部断面構成図、そして、 第3図は従来のパッド構造の問題点を説明する為の図で
ある。 1 : 2 ・ 3 : 4 = 5 = 6 : 絶縁ペースフィルム 接     着     層 接  続  パ  ッ  ド 接  続  ワ  イ  ヤ 絶縁ペースフィルム 接  続  パ  ッ  ド 接続パッド 1 絶縁ペースフィルム

Claims (1)

    【特許請求の範囲】
  1.  絶縁ペースフィルムに接着層の介在なしに被着された
    導電層を備え、該導電層により所要の回路配線パターン
    と共にワイヤボンディング用接続パッドを形成すべく構
    成したことを特徴とする可撓性回路基板の接続パッド構
    造。
JP1203200A 1989-08-05 1989-08-05 可撓性回路基板の接続パッド構造 Pending JPH0368147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1203200A JPH0368147A (ja) 1989-08-05 1989-08-05 可撓性回路基板の接続パッド構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1203200A JPH0368147A (ja) 1989-08-05 1989-08-05 可撓性回路基板の接続パッド構造

Publications (1)

Publication Number Publication Date
JPH0368147A true JPH0368147A (ja) 1991-03-25

Family

ID=16470125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1203200A Pending JPH0368147A (ja) 1989-08-05 1989-08-05 可撓性回路基板の接続パッド構造

Country Status (1)

Country Link
JP (1) JPH0368147A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715164A (zh) * 2012-09-29 2014-04-09 富葵精密组件(深圳)有限公司 柔性电路板及芯片封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737843A (en) * 1980-08-19 1982-03-02 Nec Corp Manufacture of semiconductor device
JPS57145997A (en) * 1981-03-03 1982-09-09 Matsushita Electric Ind Co Ltd Formation of metallic film on film
JPS5982783A (ja) * 1982-11-02 1984-05-12 宇部興産株式会社 フレキシブル印刷回路用基板
JPS62179732A (ja) * 1986-02-03 1987-08-06 Minolta Camera Co Ltd フレキシブルプリント配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5737843A (en) * 1980-08-19 1982-03-02 Nec Corp Manufacture of semiconductor device
JPS57145997A (en) * 1981-03-03 1982-09-09 Matsushita Electric Ind Co Ltd Formation of metallic film on film
JPS5982783A (ja) * 1982-11-02 1984-05-12 宇部興産株式会社 フレキシブル印刷回路用基板
JPS62179732A (ja) * 1986-02-03 1987-08-06 Minolta Camera Co Ltd フレキシブルプリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715164A (zh) * 2012-09-29 2014-04-09 富葵精密组件(深圳)有限公司 柔性电路板及芯片封装结构

Similar Documents

Publication Publication Date Title
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US6258449B1 (en) Low-thermal expansion circuit board and multilayer circuit board
JPH1154927A (ja) 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
KR19990030122A (ko) 다층 배선 기판 및 이의 제조 방법
JP3197540B2 (ja) 基板素片、及びフレキシブル基板
JPS59198790A (ja) プリント配線基板
JPH0368147A (ja) 可撓性回路基板の接続パッド構造
JPS60216573A (ja) フレキシブル印刷配線板の製造方法
JP2619164B2 (ja) プリント配線板の製造方法
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH0423836B2 (ja)
JP2002094241A (ja) ビルドアッププリント配線板
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
JP4770095B2 (ja) 多層配線基板の製造方法
JPH04276686A (ja) 多層金属ベース基板
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JPH0574943B2 (ja)
JPH0385741A (ja) 半導体装置の製造方法
JP3429743B2 (ja) 配線基板
JPH03285382A (ja) プリント配線基板
JPH05235547A (ja) 薄膜基板の配線構造
JPH03297159A (ja) 半導体装置
JPH04352486A (ja) 多層プリント回路基板
JPH07273464A (ja) Ic搭載用プリント配線板の製造方法
JPH03272189A (ja) 金属ベース基板