KR100732022B1 - 다층 리드 프레임 및 이를 사용한 반도체 장치 - Google Patents

다층 리드 프레임 및 이를 사용한 반도체 장치 Download PDF

Info

Publication number
KR100732022B1
KR100732022B1 KR1020010021721A KR20010021721A KR100732022B1 KR 100732022 B1 KR100732022 B1 KR 100732022B1 KR 1020010021721 A KR1020010021721 A KR 1020010021721A KR 20010021721 A KR20010021721 A KR 20010021721A KR 100732022 B1 KR100732022 B1 KR 100732022B1
Authority
KR
South Korea
Prior art keywords
lead frame
semiconductor device
heat spreader
semiconductor element
lead
Prior art date
Application number
KR1020010021721A
Other languages
English (en)
Other versions
KR20010107549A (ko
Inventor
오카베토시유키
우에마쯔에쯔오
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20010107549A publication Critical patent/KR20010107549A/ko
Application granted granted Critical
Publication of KR100732022B1 publication Critical patent/KR100732022B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 히트 스프레더(heat spreader)를 구비하는 동시에, 종래보다도 경량화되며, 종래보다도 제조 시간을 단축시킬 수 있는 리드 프레임 및 이를 사용한 반도체 장치를 제공하는 것을 과제로 한다.
본 발명은, 히트 스프레더(403)와 내측 리드(402)를 적층하여 이루어진 다층 리드 프레임(408)에 있어서, 내측 리드(402)의 선단으로 향하는 중도부에 히트 스프레더(403)의 반도체 소자 탑재면에 대하여 상하방향으로 굴곡된 절곡부(402b)를 설치하고, 상기 내측 리드(402)의 선단부를 히트 스프레더(403)의 반도체 소자 탑재면의 테두리 부분에 접착시킨 것을 특징으로 하는 다층 리드 프레임(402)이다.
반도체 장치, 리드 프레임

Description

다층 리드 프레임 및 이를 사용한 반도체 장치{MULTILAYER LEAD FRAME AND SEMICONDUCTOR DEVICE USING THE SAME}
도 1은 본원 발명자가 발견한 문제점에 대해서 설명하기 위한 비교예의 반도체 장치의 단면도.
도 2는 본 발명의 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 평면도.
도 3은 도 2의 A-B 단면도.
도 4는 본 발명의 다른 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 5는 본 발명의 또 다른 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 6은 본 발명의 또 다른 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 7 내지 도 13은 도 3에 나타낸 본 발명의 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치의 제조 방법의 각 공정을 차례로 나타내는 단면도.
도 14는 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 평면도.
도 15는 도 14의 A-B 단면도.
도 16은 다른 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 17은 또 다른 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 18은 종래예에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도.
도 19 및 도 20은 종래예에 따른 리드 프레임의 제조 공정에 대해서 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명
101, 201, 301, 401, 501, 601, 701, 801, 901, 1001 : 반도체 장치
102, 202, 302, 402, 802, 902, 1002 : 리드
102a, 202a, 302a, 402a, 802a : 내측 리드
102b, 202b, 302b, 402c, 802b : 외측 리드
102c, 202c, 302c, 402d, 802c : 납땜부
102d, 202d, 302d, 402e, 802d : 상승부
103, 303, 403 : 히트 스프레더(heat spreader)
202f, 802f : 다이 패드(die pad)
104, 203, 304, 404, 803 : 반도체 소자
105, 204, 305, 405, 804 : 금선(金線)
106, 205, 306, 406, 805 : 몰드 수지
107, 307, 407 : 양면 접착 테이프
108, 308, 408, 602 : 다층 리드 프레임
109, 409, 806 : 실장(實裝) 기판
110, 410 : 리드 프레임
111, 412 : 4련(連) 다층 리드 프레임
202e, 802e : 서포트 바(support bar)
402b, 802g : 절곡부(折曲部)
407a : 양면 접착 테이프의 개구부
411 : 히트 스프레더가 형성된 구리 스트립(strip)
411a : 구리 스트립에 형성된 서포트부재
411b : 구리 스트립의 프레임
본 발명은 리드 프레임(lead frame) 및 상기 리드 프레임을 사용한 반도체 장치에 관한 것으로, 보다 상세하게는, 히트 스프레더(heat spreader)를 구비한 리드 프레임 및 상기 리드 프레임을 사용한 반도체 장치에 관한 것이다.
종래, LSI 등의 반도체 소자와 리드 프레임을 와이어 본딩(wire bonding)하고, 그들을 수지 봉입(封入)하여 이루어진 반도체 장치가 널리 사용되었다. 이 종 래예에 따른 반도체 장치 및 이에 사용되는 리드 프레임의 단면도를 도 18에 나타낸다.
도 18에 나타낸 종래예에 따른 반도체 장치(101)는, 히트 스프레더(103)와 리드(102)가 양면 접착 테이프(107)를 개재시켜 적층된 2층의 다층 리드 프레임(108)을 사용하고 있다. 그리고, 히트 스프레더(103) 상에는 반도체 소자(104)가 다이 어태치 페이스트(die attach paste) 등의 접착제(도시 생략)에 의해 접착되어 있다.
또한, 이 반도체 소자(104)의 전극 단자(도시 생략)의 각각은 금선(金線)(105, 105, ...)에 의해 내측 리드(102a, 102a, ...)의 각각의 선단부에 와이어 본딩되어 있다. 이들 반도체 소자(104), 금선(105, 105, ...), 및 내측 리드(102a, 102a, ...)의 각각은 몰드 수지(106)에 의해 수지 밀봉되어, 그들이 외기(外氣)와 접촉하는 것이 방지되고 있다.
또한, 도시한 바와 같이, 히트 스프레더(103)의 반도체 소자 탑재면과는 반대쪽 면은 수지 밀봉되지 않고 외부에 노출되어 있다. 이와 같이 외부에 노출시킴으로써, 반도체 소자(104)에서 발생하는 열의 방열 효과가 높아지고 있다.
그리고, 내측 리드(102a)에 이어지는 외측 리드(102b)는 L자 형상으로 절곡(折曲)되어, 납땜부(102c)와 상승부(102d)가 형성되어 있다. 이들 중에서 납땜부(102c)는 마더보드(motherboard) 등의 실장 기판(109)과 납땜이 실행되는 부분이고, 그에 의해 반도체 장치(101)와 실장 기판(109)이 전기적이면서 기계적으로 접속된다.
이 종래예에 따른 다층 리드 프레임(108)은 도 19 및 도 20에 나타낸 제조 공정에 의해 제조된다. 도 19 및 도 20은 종래예에 따른 다층 리드 프레임(108)의 제조 공정에 대해서 나타내는 평면도이다.
다층 리드 프레임(108)을 제조하기 위해서는, 먼저 도 19에 나타낸 바와 같이, 리드(102, 102, ...)가 형성된 리드 프레임(110)을 준비한다. 이 리드 프레임(110)에는 4개의 반도체 장치(101)(도 18 참조)에 대응하는 리드(102, 102, ...)가 형성되어 있기 때문에, 상기 리드 프레임(11O)은 4련의 리드 프레임이라고 불린다.
또한, 이것과 함께, 양면 접착 테이프(107, 107, ...)와 히트 스프레더(103, 103, ...)를 각각 4개씩 준비한다. 도 19에 나타낸 바와 같이, 이 히트 스프레더(103, 103, ...)는 4개의 반도체 장치(101)의 각각에 대응하여 개별적으로 준비된다.
그리고, 이와 같이 준비한 후는, 양면 접착 테이프(107, 107, ...)에 의해 히트 스프레더(103, 103, ...)를 리드 프레임(110)에 1개씩 접착시킨다. 이것에 의해, 도 20에 나타낸 4련의 다층 리드 프레임(111)이 완성된다. 도시한 바와 같이, 이 4련의 다층 리드 프레임(111)에는 4개의 다층 리드 프레임(108, 108, ...)이 형성되어 있다.
여기서 다시 도 18을 참조한다. 도 18에 나타낸 다층 리드 프레임(108) 중에서 리드(102)는 구리 스트립(copper strip)을 프레스 가공하여 형성되는 것이고, 그의 두께는 약 0.15㎜ 정도이다. 한편, 히트 스프레더(103)는 도 19에 나타낸 바 와 같이 리드(102)와는 별도로 제작되는 것이고, 그의 두께는 외측 리드(102b)의 상승부(102d)의 길이와 대략 동일하다. 구체적으로는, 그의 두께는 약 2㎜ 정도이다.
그러나, 이와 같이 두꺼운 히트 스프레더(103)를 사용하면, 다층 리드 프레임(108)의 중량이 무거워지기 때문에, 반도체 장치(101) 전체의 중량도 무거워진다. 이것은 반도체 장치(101)의 경량화의 장해로 된다.
또한, 이 다층 리드 프레임(108)을 제조할 때에는, 도 19에 나타낸 바와 같이 히트 스프레더(103, 103, ...)가 리드 프레임(110)에 1개씩 접착된다.
그러나, 이와 같이 히트 스프레더(103, 103, ...)를 1개씩 접착시키는 것으로는, 다층 리드 프레임(108)의 제조 시간이 길어져, 상기 다층 리드 프레임(108)의 제조 비용이 상승하게 된다. 이것은 다층 리드 프레임(108)을 사용한 반도체 장치(101)의 제조 비용의 상승을 야기시킨다.
본 발명은 히트 스프레더를 구비하는 동시에, 종래보다도 경량화되며, 종래보다도 제조 시간을 단축시킬 수 있는 리드 프레임 및 이를 사용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명에 의하면, 히트 스프레더와 내측 리드를 적층시켜 이루어진 다층 리드 프레임에 있어서, 상기 내측 리드의 선단으로 향하는 중도부에 상기 히트 스프레더의 반도체 소자 탑재면에 대하여 상하방향으로 굴곡된 절곡부를 설치하고, 상기 내측 리드의 선단부를 상기 히트 스프레더의 반도체 소자 탑재면의 테두리 부분에 접착시킨 것을 특징으로 하는 다층 리드 프레임이 제공된다.
또한, 본 발명에 의하면, 상기의 다층 리드 프레임에 반도체 소자가 탑재되고, 상기 반도체 소자와 상기 내측 리드가 전기적으로 접속되는 동시에, 상기 히트 스프레더의 상기 반도체 소자 탑재면의 반대면이 노출되도록 상기 내측 리드, 상기 반도체 소자, 및 상기 히트 스프레더의 각각이 수지 밀봉된 것을 특징으로 하는 반도체 장치도 제공된다.
또한, 상기 반도체 소자의 탑재면 테두리 부분에 상기 내측 리드의 표면 일부가 노출되어 상기 노출된 표면이 상기 반도체 소자의 외부 접속 단자로 되고, 상기 반도체 소자의 외주로부터 상기 다층 리드 프레임의 외측 리드가 돌출되지 않는 것을 특징으로 하는 반도체 장치도 제공된다.
본 발명에 따른 리드 프레임에 의하면, 상기 리드 프레임은 히트 스프레더와 내측 리드를 적층시켜 이루어진 다층 리드 프레임이다. 그리고, 내측 리드에는 그의 선단으로 향하는 중도부에 히트 스프레더의 반도체 소자 탑재면에 대하여 상하방향으로 굴곡된 절곡부가 설치되고, 상기 내측 리드의 선단부가 히트 스프레더의 반도체 소자 탑재면의 테두리 부분에 접착된다.
이러한 절곡부를 내측 리드에 설치함으로써, 상기 절곡부의 휨 깊이 분 만큼 히트 스프레더의 두께가 얇아지기 때문에, 히트 스프레더의 중량이 경량화된다. 이에 의해, 본 발명에 따른 리드 프레임 및 이를 구비한 반도체 장치의 중량이 경량화된다.
또한, 히트 스프레더의 두께가 얇아지기 때문에, 구리 스트립 등의 금속 스트립을 프레스 가공함으로써 상기 히트 스프레더를 제작할 수 있게 된다. 이 프레스 가공에 의하면, 상기 금속 스트립에 복수의 히트 스프레더가 형성된다. 그리고, 상기 복수의 히트 스프레더가 형성된 금속 스트립과 내측 리드가 형성된 금속 스트립을 적층시킴으로써, 내측 리드가 형성된 금속 스트립에 복수의 히트 스프레더가 동시에 적층된다. 따라서, 본 발명에 따른 리드 프레임에서는, 그의 제조 시간이 종래보다도 단축된다.
또한, 본 발명에 따른 반도체 장치에 의하면, 상기한 다층 리드 프레임에 반도체 소자가 탑재되고, 이 반도체 소자와 내측 리드가 전기적으로 접속된다. 그리고, 히트 스프레더의 반도체 소자 탑재면의 반대면이 노출되도록 내측 리드, 반도체 소자, 및 히트 스프레더의 각각이 수지 밀봉된다. 또한, 이 반도체 장치에 있어서는, 그의 실장면 테두리 부분에 내측 리드 표면의 일부가 노출되고, 이와 같이 노출된 표면이 상기 반도체 장치의 외부 접속 단자로 된다. 그리고, 이 반도체 장치의 외주로부터는 외측 리드가 돌출되지 않는다.
이것에 의하면, 외측 리드가 외주로부터 돌출되는 반도체 장치와 비교하여, 그의 실장 면적이 작아지기 때문에, 본 발명에 따른 반도체 장치는 고밀도로 실장 기판에 실장된다.
(1) 발명에 도달하기까지의 경위에 대한 설명
본원 발명자는 상기한 종래예의 문제점을 감안하여, 먼저 도 1a 및 도 1b에 그의 단면이 도시되는 리드 프레임 및 이를 사용한 반도체 장치를 생각했다.
도 1a에 나타낸 반도체 장치(201)는 다이 패드(die pad)(202f), 내측 리드(202a, 202a, ...) 및 외측 리드(202b, 202b, ...)의 각각이 단일의 구리 스트립을 프레스 가공하여 형성되는 이른바 단층 리드 프레임(202)을 사용하고 있다.
여기서, 단층 리드 프레임에서의 다이 패드는 다층 리드 프레임에서의 히트 스프레더에 상당하는 것이고, 히트 스프레더와 동일하게 반도체 소자를 탑재하는 기능을 갖는 것이다.
이 다이 패드(202f)는 프레스 가공 시에 아래쪽(실장면 측)으로 향하여 휨 가공되고, 서포트 바(support bar)(202e, 202e, ...)에 의해 리드 프레임(202)의 테두리 부분에 지지되어 있다.
또한, 다이 패드(202f) 상에는 다이 어태치 페이스트 등의 접착제(도시 생략)에 의해 반도체 장치(203)가 접착된다. 반도체 장치(203)의 전극 단자(도시 생략)와 내측 리드(202a, 202a, ...)는 금선(204, 204, ...)에 의해 와이어 본딩된다. 그리고, 다이 패드(202f)의 반도체 소자 탑재면, 반도체 소자(203), 금선(204, 204, ...), 및 내측 리드(202a, 202a, ...)의 각각은 몰드 수지(205)에 의해 수지 밀봉되어 있다.
또한, 내측 리드(202a)에 이어지는 외측 리드(202b)에는 납땜부(202c)와 상승부(202d)가 형성되어 있으나, 이들은 종래예에 따른 반도체 장치에서의 것과 동일하기 때문에, 그의 설명을 생략한다.
한편, 도 1b에 나타낸 반도체 장치(301)는, 리드(302, 302, ...)와 히트 스 프레더(303)가 양면 접착 테이프(307)를 개재시켜 적층된 2층의 다층 리드 프레임(308)을 사용하고 있다. 이 중에서 리드(302) 및 히트 스프레더(303)는 각각 다른 구리 스트립을 프레스 가공하여 형성되는 것이다. 특히, 히트 스프레더(303)는 프레스 가공에 의해 오목부가 형성된 구리 스트립으로 이루어진 것이고, 상기 오목부의 저부(底部)에는 다이 어태치 페이스트 등의 접착제(도시 생략)에 의해 반도체 장치(304)가 접착되어 있다.
반도체 장치(304)의 각각의 전극 단자(도시 생략)와 내측 리드(302a, 302a, ...)는 금선(305, 305, ...)에 의해 와이어 본딩된다. 그리고, 히트 스프레더(303)의 반도체 소자 탑재면, 반도체 소자(304), 금선(305, 305, ...), 및 내측 리드(302a, 302a, ...)의 각각은 몰드 수지(306)에 의해 수지 밀봉되어 있다.
또한, 내측 리드(302a)에 이어지는 외측 리드(302b)에는 납땜부(302c)와 상승부(302d)가 형성되어 있으나, 이들은 종래예에 따른 반도체 장치 및 도 1a에 나타낸 반도체 장치(201)에서의 것과 동일하기 때문에, 그의 설명을 생략한다.
여기서, 상기한 반도체 장치(201, 301)에 있어서, 다이 패드(202f) 및 히트 스프레더(303)는 구리 스트립을 프레스 가공하여 이루어진 것이기 때문에, 그의 두께를 종래예에서의 히트 스프레더(103)(도 18 참조)의 두께보다도 얇게 할 수 있다. 이것에 의해, 다이 패드(202f) 및 히트 스프레더(303)의 중량이 가벼워지기 때문에, 이들 단층 리드 프레임(202) 및 다층 리드 프레임(308)의 중량도 종래보다도 가벼워진다.
그러나, 반도체 장치(201, 301)에 있어서는, 다이 패드(202f) 및 히트 스프 레더(303)의 두께를 얇게 한만큼 금선(204, 204, ... 및 305, 305, ...)의 길이가 종래보다도 길어지게 된다. 이와 같이 금선이 길어지면, 금선의 비용이 상승하여, 반도체 장치의 비용이 상승한다는 새로운 문제가 생기게 된다.
이 점을 감안하여 본원 발명자는 후술하는 바와 같은 리드 프레임 및 이를 사용한 반도체 장치를 발명했다.
(2) 본 발명의 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대한 설명.
본 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 도 2 및 도 3을 참조하면서 설명한다. 도 2는 본 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 평면도이다. 그리고, 도 3은 도 2의 A-B 단면도이다.
도 2에 나타낸 본 실시형태에 따른 반도체 장치(401)는, 외측 리드(402c, 402c, ...)가 반도체 장치의 4변으로부터 돌출되는 이른바 QFP(Quad-Flat-Package) 타입의 반도체 장치이다. 이 반도체 장치(401)는 도 3에 나타낸 마더보드 등의 실장 기판(409) 상에 실장되는 것이다.
그리고, 도 3에 나타낸 바와 같이, 이 반도체 장치(401)는 리드(402, 402, ...)의 내측 리드(402a, 402a, ...) 각각의 선단부가 양면 접착 테이프(407)에 의해 히트 스프레더(403)의 반도체 소자 탑재면의 테두리 부분에 접착된 2층의 다층 리드 프레임(408)을 사용하고 있다.
그리고, 이 다층 리드 프레임(408)의 외측 리드(402c, 402c, ...)에는 납땜 부(402d)와 상승부(402e)가 형성되어 있다. 이들은 종래예에 따른 반도체 장치에서의 것과 동일하기 때문에, 그의 설명을 생략한다.
또한, 히트 스프레더(403)에 주목하면, 상기 반도체 소자 탑재면에는 다이 어태치 페이스트 등의 접착제(도시 생략)에 의해 반도체 소자(404)가 접착되어 있다. 한편, 상기 반도체 소자 탑재면은 반대쪽 면이 수지 밀봉되지 않고 외부에 노출되어 있다. 따라서, 반도체 소자(404)에서 발생한 열은 히트 스프레더(403)를 통하여 외부로 신속하게 방열된다.
상기 히트 스프레더(403) 상에 접착된 반도체 소자(404)의 전극 단자의 각각은 금선(405, 405, ...)에 의해 내측 리드(402a, 402a, ...)의 각각의 선단부와 와이어 본딩되어 있다. 이것에 의해, 리드(402, 402, ...)와 반도체 소자(404)가 전기적으로 접속되게 된다. 그리고, 이들 반도체 소자(404), 금선(405, 405, ...), 내측 리드(402a, 402a, ...), 및 히트 스프레더(403)의 반도체 소자 탑재면은 몰드 수지(406)에 의해 수지 밀봉되어 있다.
그런데, 내측 리드(402a, 402a, ...)에 주목하면, 상기 내측 리드(402a, 402a, ...)의 선단으로 향하는 중도부에는 히트 스프레더(403)의 반도체 소자 탑재면으로 향하여 굴곡된 절곡부(402b, 402b, ...)가 설치되어 있다.
여기서, 이와 같이 절곡부(402b, 402b, ...)를 설치함으로써, 히트 스프레더(403)의 두께를 종래보다도 얇게 할 수 있음에 주목해야 한다. 즉, 종래에 있어서는, 도 18로부터 알 수 있듯이, 히트 스프레더(103)의 두께는 반도체 장치(101)의 실장면으로부터 내측 리드(102a)까지의 수직방향의 거리와 대략 동일한 것이다. 상기와 동일하게, 본 실시형태에 있어서도, 도 3으로부터 알 수 있듯이, 히트 스프레더(403)의 두께는 반도체 장치(401)의 실장면으로부터 내측 리드(402a)의 선단부까지의 수직방향의 거리와 대략 동일한 것이다. 그러나, 본 실시형태에 있어서는, 상기의 절곡부(402b, 402b, ...)에 의해, 내측 리드(402a, 402a, ...)의 선단부와 반도체 장치(401) 실장면과의 수직방향의 거리가 종래보다도 짧아진다. 구체적으로는, 절곡부(402b, 402b, ...)의 휨 깊이만큼 그의 거리가 종래보다도 짧아진다. 그리고, 이와 같이 짧아진 분만큼, 즉, 절곡부(402b, 402b, ...)의 휨 깊이와 대략 동일한 분만큼 히트 스프레더(403)의 두께가 종래보다도 얇아진다.
본 실시형태에 있어서는, 반도체 장치(401)의 두께를 2㎜로 하고, 이 절곡부(402b)의 휨 깊이를 약 0.4㎜ 정도로 했다. 그리고, 이 경우는 히트 스프레더(403)의 두께를 약 0.2㎜ 정도로 할 수 있었다. 이 두께는 종래예의 두께(약 2.0㎜)에 비하여 훨씬 얇은 것이다.
따라서, 히트 스프레더(403)의 중량은 종래예의 히트 스프레더(103)(도 18 참조)의 중량과 비교하여 훨씬 가벼워진다. 이것에 의해, 다층 리드 프레임(408)의 중량이 가벼워져, 상기 다층 리드 프레임(408)을 사용한 반도체 장치(401)를 종래에 비하여 경량화할 수 있다.
또한, 이 절곡부(402b, 402b, ...)에 의해, 상기 절곡부(402b, 402b, ...)가 없는 경우에 비하여 내측 리드(402a, 402a, ...)의 선단과 반도체 소자(404)와의 거리가 짧아지는 것에 주목해야 한다. 이 점은 도 1a 및 도 1b에 나타낸 반도체 장치(201, 301)와 본 실시형태에 따른 반도체 장치(401)를 비교하면 명확하다.
도 1a 및 도 1b의 각각에 나타낸 단층 리드 프레임(202) 및 다층 리드 프레임(308)은 상기한 절곡부(402b)를 구비하고 있지 않다. 따라서, 내측 리드의 선단과 반도체 소자와의 거리는 히트 스프레더(202f, 303)의 두께를 종래보다도 얇게 한 분만큼 길어진다.
이것에 대하여, 본 실시형태에 따른 반도체 장치(401)에 있어서는, 상기한 단층 리드 프레임(202) 및 다층 리드 프레임(308)과 비교하여 절곡부(402b, 402b, ...)의 휨 깊이만큼 내측 리드(402a)의 선단과 반도체 소자(404)와의 거리를 짧게 할 수 있다.
이것에 의해, 본 실시형태에 있어서는, 반도체 장치(201, 301)와 비교하여 금선(405)의 길이를 짧게 할 수 있어, 금선의 비용이 상승한다는 문제가 생기지 않는다.
또한, 다층 리드 프레임에 있어서는, 단층 리드 프레임과 비교하여 히트 스프레더의 면적을 크게 할 수 있다는 것에 주목해야 한다. 즉, 단층 리드 프레임에 있어서는, 리드와 다이 패드가 동일한 구리 스트립을 프레스 가공함으로써 형성되기 때문에, 각각의 내측 리드의 선단부로 둘러싸인 영역에 다이 패드가 형성된다. 따라서, 이 영역의 면적보다도 큰 면적의 다이 패드를 단층 리드 프레임에서는 형성할 수 없다. 한편, 도 3에 나타낸 바와 같이, 다층 리드 프레임(408)에 있어서, 리드(402, 402, ...)와 히트 스프레더(403)는 각각 별도의 부재로 이루어진 것이다. 후술하는 바와 같이, 이들 리드(402, 402, ...)와 히트 스프레더(403)는 각각 별도의 구리 스트립을 프레스 가공하여 제작되는 것이다. 따라서, 다층 리드 프레 임에 있어서는, 단층 리드 프레임에 나타나는 바와 같은 히트 스프레더(다이 패드)의 면적 제한이 없다.
따라서, 본 실시형태에 있어서는, 히트 스프레더(403)의 두께를 종래보다도 얇게 하여도, 상기 히트 스프레더(403) 면적을 원하는 만큼 크게 함으로써, 히트 스프레더(403)의 열 용량이 작아지는 것을 어느 정도 방지할 수 있다. 이것은 소비전력이 큰 LSI 등을 반도체 소자(404)로서 사용할 경우에 유용하다.
또한, 반도체 장치(401)와 동일하게, 도 4 내지 도 6에 나타낸 리드 프레임 및 이를 사용한 반도체 장치에서도 상기한 것과 동일한 작용 및 효과가 나타난다. 도 4 내지 도 6은 본 실시형태에 따른 다른 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도이다. 도 4 내지 도 6에 있어서는, 도 2 및 도 3에 나타낸 것과 동일한 구성부재에는 그것과 동일한 참조부호를 첨부하여, 이하에서는 그의 설명을 생략한다.
먼저, 도 4에 나타낸 반도체 장치(501)는, 도 3에 나타낸 반도체 장치(401)에서 외측 리드(402c)보다도 내측에 있는 부분을 상하로 반전(反轉)시키고, 실장면과는 반대쪽 면에 히트 스프레더(403)가 노출되도록 한 것이다. 이러한 구성으로 함으로써, 반도체 장치(401)와 비교하여 히트 스프레더(403)의 방열 효과가 한층 더 높아진다.
그리고, 도 5에 나타낸 반도체 장치(601)는 상기의 반도체 장치(401, 501)와 달리, 외측 리드가 형성되지 않은 다층 리드 프레임(602)을 사용하고 있다. 이 다층 리드 프레임(602)은 리드(402, 402, ...)와 히트 스프레더(403)를 양면 접착 테 이프(407)에 의해 접착시켜 이루어진 것이다.
또한, 반도체 장치(601)에 있어서는, 내측 리드(402a, 402a, ...) 표면의 일부가 상기 반도체 장치의 실장면의 테두리 부분에 노출되어 있다. 이와 같이 노출되어 있는 부분의 내측 리드(402a, 402a, ...)는 마더보드 등의 실장 기판(409)에 납땜되고, 그에 의해 반도체 장치(601)와 실장 기판(409)이 전기적이면서 기계적으로 접속된다. 환언하면, 표면이 노출되어 있는 부분의 내측 리드(402a, 402a, ...)는 반도체 장치(601)의 외부 접속 단자로서 기능하는 것이다.
이와 같이, 반도체 장치(601)에 있어서는, 그의 외주로부터 외측 리드가 돌출되어 있지 않기 때문에, 그의 사이즈를 작게 할 수 있다. 따라서, 반도체 장치(401, 501)와 비교하여 그의 실장 면적을 작게 할 수 있어, 실장 기판(409) 상에 고밀도로 반도체 장치(601)를 실장할 수 있다.
이 반도체 장치(601)와 동일하게, 도 6에 나타낸 반도체 장치(701)도 실장 기판(409) 상에 고밀도로 실장할 수 있다. 이 반도체 장치(701)도 도 5에 나타낸 반도체 장치(601)의 절곡부(402b)보다도 내측에 있는 부분을 상하로 반전시킨 구조로 되어 있다. 따라서, 이 반도체 장치(701)는 그의 실장면과는 반대쪽 면에 히트 스프레더(403)가 노출되는 구조로 되어 있다. 이것에 의해, 반도체 장치(601)와 비교하여 히트 스프레더(403)의 방열 효과를 한층 더 높일 수 있다.
(3) 본 발명의 일 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치의 제조 방법에 대한 설명
다음으로, 도 3에서 설명한 다층 리드 프레임(408) 및 이를 사용한 반도체 장치의 제조 방법에 대해서 도 7 내지 도 13을 참조하면서 설명한다. 도 7 내지 도 13은 본 실시형태에 따른 리드 프레임 및 이를 사용한 반도체 장치의 제조 방법에 대해서 나타내는 평면도이다.
먼저, 도 7에 나타낸 바와 같이, 내측 리드(402a, 402a, ...)의 각각의 선단이 연결된 상태에 있는 리드 프레임(410)을 준비한다. 도시한 바와 같이, 4개의 반도체 장치(401)(도 2 참조)에 대응하는 리드가 상기 리드 프레임(410)에 형성되어 있기 때문에, 상기 리드 프레임(410)은 4련 리드 프레임이다. 이러한 리드 프레임(410)은 구리 스트립을 프레스 가공함으로써 제작된다.
다음으로, 도 8에 나타낸 바와 같이, 이 리드 프레임(410)을 프레스 가공하고, 내측 리드(402a, 402a, ...)의 각각에 절곡부(402b, 402b, ...)를 형성한다.
이어서, 도 9에 나타낸 바와 같이, 절곡부(402b, 402b, ...)가 형성된 4련 리드 프레임(410) 이외에 4개의 양면 접착 테이프(407, 407, ...)를 준비한다. 이 양면 접착 테이프(407, 407, ...)의 각각에는 반도체 소자(404)(도 3 참조)가 수용되는 정도의 개구부(407a, 407a, ...)가 개구되어 있다.
이어서, 도 10에 나타낸 바와 같이, 이 양면 접착 테이프(407, 407, ...)의 각각을 내측 리드(402a, 402a, ...)의 선단에 접착시킨다.
다음으로, 도 11에 나타낸 바와 같이, 프레스 가공에 의해 선단이 연결된 상태에 있는 내측 리드(402a, 402a, ...)의 각각의 선단을 분리시킨다. 여기서, 상기와 같이 내측 리드(402a, 402a, ...)를 양면 접착 테이프(407, 407, ...)로 고정시키고 나서 내측 리드(402a, 402a, ...)의 선단을 분리시킴으로써, 상기 선단끼리 가 접촉하는 것을 방지할 수 있는 것에 주목해야 한다.
또한, 도 9 및 도 10에 나타낸 공정에 있어서는, 개구부(407a, 407a, ...)가 개구된 양면 접착 테이프(407, 407, ...)를 사용했으나, 본 발명이 이것에 한정되지는 않으며, 개구부가 개구되지 않은 양면 접착 테이프를 사용할 수도 있다. 이 경우, 도 11에 나타낸 공정에 있어서, 내측 리드(402a, 402a, ...)의 선단을 분리시킬 때, 양면 접착 테이프에 개구부가 동시에 개구된다.
이어서, 도 12에 나타낸 바와 같이, 이 4련 리드 프레임(410) 이외에 4개의 히트 스프레더(403, 403, ...)가 형성된 구리 스트립(411)을 준비한다. 이 히트 스프레더(403, 403, ...)는 프레스 가공에 의한 구리 스트립(411)에 형성되는 것이다. 그리고, 이 히트 스프레더(403, 403, ...)는 상기 프레스 가공 시에 동시에 형성되는 서포트부재(41la, 41la, ...)에 의해 구리 스트립(411)의 프레임(411b)에 지지되어 있다.
그리고, 이 4련 리드 프레임(410)과 구리 스트립(411)을 적층시킨다. 이것에 의해, 양면 접착 테이프(407, 407, ...)(도 11 참조)를 개재시켜 히트 스프레더(403, 403, ...)가 내측 리드(402a, 402a, ...)(도 11 참조)의 선단에 접착된다.
여기서, 히트 스프레더(403, 403, ...)의 각각이 도 12와 같이 연결된 상태에 있는 구리 스트립(411)을 프레스 가공에 의해 제작할 수 있는 것은, 히트 스프레더(403, 403, ...)의 두께를 종래보다도 얇게 할 수 있었기 때문인 것에 주목해야 한다. 즉, 종래에 있어서는, 히트 스프레더(103, 103, ...)(도 18 참조)의 두 께가 약 2㎜이고, 이 두께로는 히트 스프레더(103, 103, ...)의 각각이 연결된 것을 프레스 가공에 의해 제작하는 것이 매우 곤란하다. 이것에 대하여, 본 실시형태에 있어서는, 히트 스프레더(403, 403, ...)의 두께는 약 0.2㎜ 정도로 얇고, 이 두께에서는 상기의 프레스 가공을 용이하게 행하는 것이 가능해진다.
이와 같이 4련 리드 프레임(410)과 구리 스트립(411)을 적층시킨 후, 히트 스프레더(403, 403, ...)를 서포트부재(41la, 41la, ...)로부터 절곡 등에 의해 분리시켜, 도 13에 나타낸 4련 다층 리드 프레임(412)이 완성된다. 도시한 바와 같이, 이 4련 다층 리드 프레임(412)에는 4개의 다층 리드 프레임(408)이 형성되어 있다.
이 후는, 공지의 기술에 의해, 반도체 소자 탑재, 와이어 본딩, 수지 밀봉 등이 실행되고, 도 2 및 도 3에 나타낸 반도체 장치(401) 또는 도 4에 나타낸 반도체 장치(501)가 완성된다.
또한, 도 5에 나타낸 반도체 장치(601)가 구비하는 다층 리드 프레임(602) 및 도 6에 나타낸 반도체 장치(701)가 구비하는 다층 리드 프레임(702)도 이것과 동일하게 제조된다.
상술한 다층 리드 프레임(408)의 제조 방법에 의하면, 4개의 히트 스프레더(403, 403, ...)가 형성되어 있는 구리 스트립(411)과 리드 프레임(410)을 접착시키기 때문에, 4개의 히트 스프레더(403, 403, ...)가 리드 프레임(410)에 한 번에 접착된다. 따라서, 히트 스프레더(103, 103, ...)(도 19 참조)가 리드 프레임(110)에 1개씩 접착되는 종래예와 비교하여 다층 리드 프레임(408)의 제조 시간 을 단축시킬 수 있다. 구체적으로는, 본원 발명자의 조사 결과에 의하면, 다층 리드 프레임(408)의 제조 시간이 종래예의 1/3로 되었다. 이것에 의해, 다층 리드 프레임(408)의 제조 비용이 종래보다도 저렴해지기 때문에, 반도체 장치(401, 501)의 제조 비용도 종래보다 저렴해진다. 상기와 동일하게, 다층 리드 프레임(602)(도 5 참조) 및 다층 리드 프레임(702)(도 6 참조)의 제조 비용도 종래보다 저렴해져, 그것을 사용한 반도체 장치(601, 701)의 제조 비용도 종래보다 저렴해진다.
또한, 본 실시형태에 있어서는, 4련의 다층 리드 프레임(412)의 제조 방법을 예로 들어 설명했으나, 본 발명이 이것에 한정되는 것은 아니다. 즉, 4련의 다층 리드 프레임(412)을 대신하여 임의의 연수(連數)의 다층 리드 프레임을 사용하여도, 상기한 것과 동일한 작용 및 효과가 나타난다.
(4) 비교예로서의 단층 리드 프레임 및 이를 사용한 반도체 장치에 대한 설명
다음으로, 비교예로서 단층 리드 프레임 및 이를 사용한 반도체 장치에 대해서 도 14 및 도 15를 참조하면서 설명한다.
이 비교예는 복수의 구리 스트립으로 제작하는 본 발명의 다층 리드 프레임과 달리, 단일의 구리 스트립으로 제작하는 단층 리드 프레임이다. 따라서, 다이 패드, 즉, 히트 스프레더로서 이용할 수 있는 구리 스트립의 부위가 방사상으로 배열된 내측 리드의 선단으로 둘러싸인 내측의 부위에 한정되기 때문에, 히트 스프레더의 면적이 한정된다는 결점이 있다. 즉, 히트 스프레더의 두께를 종래보다도 얇게 한 것에 의한 열 용량의 감소를 본 발명에서는 히트 스프레더 면적을 상기 내측 의 부위보다도 크게 함으로써 보충할 수 있으나, 비교예에서는 히트 스프레더 면적이 상기 내측의 부위에 한정되기 때문에 보충할 수 없다.
도 14는 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 평면도이다. 그리고, 도 15는 도 14의 A-B 단면도이다.
도 14에 나타낸 비교예의 반도체 장치(801)는, 외측 리드(802b, 802b, ...)가 반도체 장치의 4변으로부터 돌출되는 QFP 타입의 반도체 장치이다. 이 반도체 장치(801)는 도 15에 나타낸 마더보드 등의 실장 기판(806) 상에 실장되는 것이다.
본 발명의 반도체 장치(401, 501, 601, 701)와 비교예의 반도체 장치(801)와의 상이점은, 반도체 장치(401, 501, 601, 701)는 다층 리드 프레임을 구비하고 있는 것에 대하여, 이 반도체 장치(801)는 단층 리드 프레임을 구비하고 있는 점이다.
즉, 도 15에 나타낸 리드 프레임(802)은, 다이 패드(802f), 내측 리드(802a, 802a, ...), 및 외측 리드(802b, 802b, ...)의 각각이 단일의 구리 스트립을 프레스 가공하여 형성되는 단층 리드 프레임이다. 이들 중에서 다이 패드(802f)는 프레스 가공 시에 아래쪽(실장면)으로 휨 가공되고, 프레스 가공 시에 동시에 형성되는 서포트 바(802e, 802e, ...)에 의해 단층 리드 프레임(802)의 테두리 부분에 지지되어 있다.
여기서, 이 다이 패드(802f)가 형성되는 구리 스트립의 두께는 약 0.2㎜ 정도이고, 이것은 종래예에 따른 반도체 장치(101)(도 18 참조)가 구비하는 히트 스프레더(103)의 두께에 비하여 훨씬 얇은 것이다. 따라서, 다이 패드(802f)의 중량 이 종래에 비하여 훨씬 가벼워지기 때문에, 반도체 장치(801)의 중량도 종래보다 가벼워진다.
또한, 이 다이 패드(802f)는 다층 리드 프레임의 경우와 달리, 구리 스트립을 프레스 가공함으로써 내측 리드(802a, 802a, ...) 또는 외측 리드(802b, 802b, ...)와 동시에 제작되는 것이다. 따라서, 단층 리드 프레임(802)의 제조 공정에 있어서는, 내측 리드(802a, 802a, ...)에 다이 패드(802f)를 접착시키는 공정이 불필요해진다. 이것에 의해, 단층 리드 프레임(802)의 제조 시간을 종래보다도 단축시킬 수 있기 때문에, 상기 단층 리드 프레임(802)의 제조 비용을 종래보다도 저렴하게 할 수 있다. 이것에 의해, 단층 리드 프레임(802)을 사용한 반도체 장치(801)의 제조 비용도 종래보다 저렴하게 할 수 있다.
또한, 다이 패드(802f) 상에는 다이 어태치 페이스트 등의 접착제(도시 생략)에 의해 반도체 소자(803)가 접착되어 있다. 그리고, 이 반도체 소자(803)의 전극 단자의 각각은 금선(804, 804, ...)에 의해 내측 리드(802a, 802a, ...)의 각각에 와이어 본딩되어 있다. 이것에 의해, 리드(802, 802, ...)와 반도체 소자(803)가 전기적으로 접속되게 된다.
그리고, 다이 패드(802f)의 반도체 소자 탑재면, 반도체 소자(803), 금선(804, 804, ...), 및 내측 리드(802a, 802a, ...)의 각각은 몰드 수지(805)에 의해 수지 밀봉되어 있다. 다이 패드(802f)의 반도체 소자 탑재면과는 반대쪽 면은 상기 몰드 수지(805)에 의해 덮여 있지 않고, 외부에 노출되어 있다. 이것에 의해, 반도체 소자(803)에서 발생하는 열이 다이 패드(802f)를 통하여 외부로 신속 하게 방열된다.
또한, 내측 리드(802a)에 이어지는 외측 리드(802b)에는 납땜부(802c)와 상승부(802d)가 형성되어 있으나, 이들은 종래예에 따른 반도체 장치에서의 것과 동일하기 때문에, 그의 설명을 생략한다.
여기서, 내측 리드(802a)에 주목하면, 상기 내측 리드(802a)의 선단으로 향하는 중도부에는 다이 패드(802f)의 반도체 소자 탑재면으로 향하여 굴곡된 절곡부(802g)가 설치되어 있다.
따라서, 본 발명의 실시형태에서 설명한 바와 같이, 절곡부(802g)가 없는 경우에 비하여 내측 리드(802a)와 반도체 소자(803)와의 거리가 짧아진다. 따라서, 이 반도체 장치(801)에 있어서는, 다이 패드(802f)의 두께가 상기와 같이 얇아도 금선(804, 804, ...)의 길이를 길게 할 필요가 없기 때문에, 금선(804, 804, ...)의 비용이 상승한다는 문제가 생기지 않는다.
또한, 반도체 장치(801)와 동일하게, 도 16에 나타낸 반도체 장치에서도 상기한 것과 동일한 작용 및 효과가 나타난다. 도 16은 다른 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도이다. 도 16에서는, 도 14 및 도 15에 나타낸 것과 동일한 구성부재에는 그것과 동일한 참조부호를 첨부하고, 이하에서는 그의 설명을 생략한다.
도 16에 나타낸 반도체 장치(901)가 상술한 반도체 장치(801)와 상이한 점은 다음과 같다.
먼저, 반도체 장치(901)에 있어서는, 외측 리드가 형성되지 않은 단층 리드 프레임(902)을 사용하고 있다. 이 단층 리드 프레임(902)은 구리 스트립을 프레스 가공하여 형성된 내측 리드(802a, 802a, ...), 다이 패드(802f), 및 서포트 바(802e, 802e, ...)로 구성된다.
또한, 반도체 장치(901)에 있어서는, 내측 리드(802a, 802a, ...)의 표면 일부가 상기 반도체 장치(901)의 실장면의 테두리 부분에 노출되어 있다. 이와 같이 노출되어 있는 부분의 내측 리드(802a, 802a, ...)는 마더보드 등의 실장 기판(806)에 납땜되고, 그에 의해 반도체 장치(901)와 실장 기판(806)이 전기적이면서 기계적으로 접속된다. 환언하면, 표면이 노출되어 있는 부분의 내측 리드(802a, 802a, ...)는 반도체 장치(901)의 외부 접속 단자로서 기능을 한다.
이와 같이, 반도체 장치(901)에 있어서는, 그의 외주로부터 외측 리드가 돌출되어 있지 않기 때문에, 그의 사이즈를 작게 할 수 있다. 따라서, 반도체 장치(801)와 비교하여 그의 실장 면적을 작게 할 수 있어, 실장 기판(806) 상에 고밀도로 반도체 장치(901)를 실장할 수 있다.
또한, 이 반도체 장치(901)와 동일하게, 도 17에 나타낸 반도체 장치(1001)에서도 실장 면적을 작게 할 수 있다. 도 17은 또 다른 비교예의 리드 프레임 및 이를 사용한 반도체 장치에 대해서 나타내는 단면도이다.
이 반도체 장치(1001)는 다이 패드(802f)와 내측 리드(802a, 802a, ...)가 구리 스트립을 프레스 가공하여 형성된 단층 리드 프레임(1002)을 구비하고 있다. 이 중에서 다이 패드(802f)는 상기 프레스 가공 시에 동시에 형성되는 서포트 바(802e, 802e, ...)에 의해 단층 리드 프레임(1002)의 테두리 부분에 지지되어 있다.
그리고, 다이 패드(802f)의 반도체 소자 탑재면에는 다이 어태치 페이스트 등의 접착제(도시 생략)에 의해 반도체 소자(803)가 접착되어 있다. 이 반도체 소자(803)의 전극 단자(도시 생략)의 각각은 금선(804, 804, ...)에 의해 내측 리드(802a, 802a, ...)의 선단부에 와이어 본딩되어 있다. 그리고, 이들 내측 리드(802a, 802a, ...), 다이 패드(802f), 서포트 바(802e, 802e, ...), 반도체 소자(803), 및 금선(804, 804, ...)의 각각은 몰드 수지(805)에 의해 수지 밀봉되어 있다.
이 반도체 장치(1001)가 상기 반도체 장치(901)와 상이한 점은 다음과 같다. 즉, 반도체 장치(901)에 있어서는, 그의 실장면과는 반대쪽 면에 다이 패드(802f)가 노출되어 있다. 이것에 대하여, 반도체 장치(1001)에 있어서는, 그의 실장면에 다이 패드(802f)가 노출되어 있다.
또한, 반도체 장치(1001)의 내측 리드(802a)의 선단으로 향하는 중도부에는 반도체 장치(1001)의 실장면으로부터 다이 패드(802f)의 반도체 소자 탑재면의 위쪽으로 향하여 굴곡된 절곡부(802g)가 형성되어 있다. 이 절곡부(802g)에 의해, 내측 리드(802a, 802a, ...)의 선단과 반도체 소자(1001)와의 거리를 짧게 할 수 있다. 따라서, 이 반도체 장치(1001)에 있어서도, 금선(804, 804, ...)의 길이가 길어진다는 문제가 생기지 않는다.
또한, 다이 패드(802f)는 두께가 약 0.2㎜ 정도인 구리 스트립을 프레스 가공하여 이루어진 것이기 때문에, 그의 두께가 종래보다도 얇은 것으로 된다. 이것에 의해, 다이 패드(802f)의 중량을 종래보다도 가볍게 할 수 있기 때문에, 반도체 장치(1001)의 중량도 종래보다 가볍게 할 수 있다.
또한, 상기한 바와 같이, 다이 패드(802f)와 내측 리드(802a, 802a, ...)는 구리 스트립을 프레스 가공함으로써 동시에 제작되는 것이다. 따라서, 단층 리드 프레임(1002)의 제조 공정에 있어서, 다이 패드(802f)와 내측 리드(802a, 802a, ...)를 접착시키는 공정이 불필요하기 때문에, 그의 제조 시간을 종래보다도 단축시킬 수 있다. 이것에 의해, 단층 리드 프레임(1002)의 제조 비용을 종래보다도 저렴하게 할 수 있어, 상기 단층 리드 프레임(1002)을 사용한 반도체 장치(1001)의 제조 비용도 종래보다 저렴하게 할 수 있다.
이와 같이, 비교예에서도 본 발명과 공통되는 이점을 일부 얻을 수 있으나, 상술한 바와 같이, 히트 스프레더의 두께를 종래보다도 얇게 한 것에 의한 열용량의 감소를 본 발명에서는 히트 스프레더 면적의 증가에 의해 보충할 수 있으나, 비교예에서는 히트 스프레더 면적이 한정되기 때문에 보충할 수 없다는 결점이 있다.
상술한 바와 같이, 본 발명에 따른 다층 리드 프레임에 의하면, 상기 절곡부를 내측 리드에 설치함으로써, 히트 스프레더의 두께를 종래보다도 얇게 할 수 있다. 이것에 의해, 히트 스프레더의 중량이 경량화되기 때문에, 리드 프레임 및 상기 리드 프레임을 구비한 반도체 장치도 경량화할 수 있다.
또한, 이와 같이 히트 스프레더의 두께를 얇게 할 수 있기 때문에, 구리 스트립 등의 금속 스트립을 프레스 가공함으로써 상기 히트 스프레더를 제작할 수 있게 된다. 이 프레스 가공에 의하면, 복수의 히트 스프레더가 형성된 금속 스트립 을 제작할 수 있다. 그리고, 상기 금속 스트립과 내측 리드가 형성된 금속 스트립을 적층시킴으로써, 복수의 히트 스프레더를 동시에 적층시킬 수 있게 된다. 이것에 의해, 본 발명에 따른 리드 프레임의 제조 시간을 종래보다도 단축시킬 수 있다.
또한, 상기한 내측 리드의 절곡부에 의해, 상기 내측 리드의 선단부와 반도체 소자와의 거리가 길어지지 않는다. 따라서, 상기와 같이 히트 스프레더의 두께를 얇게 하여도, 내측 리드와 반도체 소자를 전기적으로 접속하는 금선의 길이를 길게 할 필요가 없다.
그리고, 본 발명에 따른 반도체 장치에 의하면, 상기한 리드 프레임을 구비하고, 그의 외주로부터 외측 리드가 돌출되지 않으며, 실장면의 테두리 부분에 노출되는 내측 리드가 외부 접속 단자로 된다. 따라서, 외측 리드가 외주로부터 돌출되는 반도체 장치에 비하여 그의 실장 면적이 작아지기 때문에, 실장 기판에 고밀도로 본 발명에 따른 반도체 장치를 실장할 수 있다.

Claims (3)

  1. 히트 스프레더와 내측 리드를 적층하여 이루어진 다층 리드 프레임에 있어서,
    상기 내측 리드의 선단으로 향하는 중도부에, 상기 히트 스프레더의 반도체 소자 탑재면에 대하여 상하방향으로 굴곡된 절곡부를 설치하고, 상기 내측 리드의 선단부를 상기 히트 스프레더의 반도체 소자 탑재면의 테두리 부분에 접착시킨 것을 특징으로 하는 다층 리드 프레임.
  2. 청구항 1에 기재된 상기 다층 리드 프레임에 반도체 소자가 탑재되고,
    상기 반도체 소자와 상기 내측 리드가 전기적으로 접속되는 동시에,
    상기 히트 스프레더의 상기 반도체 소자 탑재면의 반대면이 노출되도록 상기 내측 리드, 상기 반도체 소자, 및 상기 히트 스프레더의 각각이 수지 밀봉된 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 반도체 소자의 탑재면 테두리 부분에 상기 내측 리드의 표면 일부가 노출되어 상기 노출된 표면이 상기 반도체 소자의 외부 접속 단자로 되고, 상기 반도체 소자의 외주로부터 상기 다층 리드 프레임의 외측 리드가 돌출되지 않는 것을 특징으로 하는 반도체 장치.
KR1020010021721A 2000-05-26 2001-04-23 다층 리드 프레임 및 이를 사용한 반도체 장치 KR100732022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-156165 2000-05-26
JP2000156165A JP2001339029A (ja) 2000-05-26 2000-05-26 多層リードフレーム及びこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR20010107549A KR20010107549A (ko) 2001-12-07
KR100732022B1 true KR100732022B1 (ko) 2007-06-27

Family

ID=18660992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010021721A KR100732022B1 (ko) 2000-05-26 2001-04-23 다층 리드 프레임 및 이를 사용한 반도체 장치

Country Status (3)

Country Link
JP (1) JP2001339029A (ko)
KR (1) KR100732022B1 (ko)
TW (1) TW483139B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100621555B1 (ko) * 2004-02-04 2006-09-14 삼성전자주식회사 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JP6211956B2 (ja) * 2014-03-10 2017-10-11 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
CN117157755A (zh) * 2021-04-01 2023-12-01 罗姆股份有限公司 半导体器件和半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053631A (ko) * 1995-12-15 1997-07-31 문정환 반도체 다핀 패키지 및 그 제조방법
KR970077540A (ko) * 1996-05-17 1997-12-12 문정환 칩 사이즈 패키지의 제조방법
KR19980014930A (ko) * 1996-08-17 1998-05-25 김광호 이층다이패드 구조를 갖는 리드 프레임을 이용한 트랜지스터 패키지
KR19980027862A (ko) * 1996-10-18 1998-07-15 김광호 더미 접착부를 갖는 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053631A (ko) * 1995-12-15 1997-07-31 문정환 반도체 다핀 패키지 및 그 제조방법
KR970077540A (ko) * 1996-05-17 1997-12-12 문정환 칩 사이즈 패키지의 제조방법
KR19980014930A (ko) * 1996-08-17 1998-05-25 김광호 이층다이패드 구조를 갖는 리드 프레임을 이용한 트랜지스터 패키지
KR19980027862A (ko) * 1996-10-18 1998-07-15 김광호 더미 접착부를 갖는 리드 온 칩(lead on chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Also Published As

Publication number Publication date
KR20010107549A (ko) 2001-12-07
JP2001339029A (ja) 2001-12-07
TW483139B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
KR100298162B1 (ko) 수지봉지형반도체장치
US5157475A (en) Semiconductor device having a particular conductive lead structure
US5646831A (en) Electrically enhanced power quad flat pack arrangement
JP3189703B2 (ja) 半導体装置及びその製造方法
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP2005051130A (ja) リードレスパッケージ型半導体装置とその製造方法
JPH0448767A (ja) 樹脂封止型半導体装置
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US20220157700A1 (en) Two sided bondable lead frame
JP2007012895A (ja) 回路装置およびその製造方法
JP2002208664A (ja) リードフレームの製造方法および半導体装置
KR100732022B1 (ko) 다층 리드 프레임 및 이를 사용한 반도체 장치
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
JPH07147359A (ja) 表面実装型半導体装置
JP2533011B2 (ja) 表面実装型半導体装置
JP4651218B2 (ja) 半導体装置の製造方法
JPH08139216A (ja) 半導体装置用パッケージ
JP2002164496A (ja) 半導体装置およびその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2008060562A (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2009141229A (ja) 半導体装置およびその製造方法
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
JP2005142284A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 12