JP2001339029A - 多層リードフレーム及びこれを用いた半導体装置 - Google Patents

多層リードフレーム及びこれを用いた半導体装置

Info

Publication number
JP2001339029A
JP2001339029A JP2000156165A JP2000156165A JP2001339029A JP 2001339029 A JP2001339029 A JP 2001339029A JP 2000156165 A JP2000156165 A JP 2000156165A JP 2000156165 A JP2000156165 A JP 2000156165A JP 2001339029 A JP2001339029 A JP 2001339029A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
heat spreader
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000156165A
Other languages
English (en)
Inventor
Toshiyuki Okabe
敏幸 岡部
Etsuo Uematsu
悦夫 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2000156165A priority Critical patent/JP2001339029A/ja
Priority to TW090109266A priority patent/TW483139B/zh
Priority to KR1020010021721A priority patent/KR100732022B1/ko
Publication of JP2001339029A publication Critical patent/JP2001339029A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ヒートスプレッダを備えると共に、従来より
も軽量化され、かつ従来よりも製造時間を短くすること
ができるリードフレーム、及びこれ用いた半導体装置を
提供すること。 【解決手段】 ヒートスプレッダ４０３とインナーリー
ド４０２とを積層して成る多層リードフレーム４０８に
おいて、インナーリード４０２の先端に向かう中途部
に、ヒートスプレッダ４０３の半導体素子搭載面に対し
て上下方向に屈曲した折り曲げ部４０２ｂを設け、該イ
ンナーリード４０２の先端部をヒートスプレッダ４０３
の半導体素子搭載面の周縁部に接着したことを特徴とす
る多層リードフレーム４０２による。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
及び該リードフレームを用いた半導体装置に関し、より
詳細には、ヒートスプレッダを備えたリードフレーム、
及び該リードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】従来、ＬＳＩ等の半導体素子とリードフ
レームとをワイヤボンディングし、それらを樹脂封入し
て成る半導体装置が広く用いられている。この従来例に
係る半導体装置、及びこれに用いられるリードフレーム
の断面図を図１８に示す。図１８に示される従来例に係
る半導体装置１０１は、ヒートスプレッダ１０３とリー
ド１０２とが両面接着テープ１０７を介して積層された
２層の多層リードフレーム１０８を用いている。そし
て、ヒートスプレッダ１０３上には、半導体素子１０４
がダイアッタッチペースト等の接着剤（図示せず）によ
り接着されている。
【０００３】また、この半導体素子１０４の電極端子
（図示せず）の各々は、金線１０５、１０５、・・・に
より、インナーリード１０２ａ、１０２ａ、・・・の各
々の先端部にワイヤボンディングされている。これら半
導体素子１０４、金線１０５、１０５、・・・、及びイ
ンナーリード１０２ａ、１０２ａ、・・・の各々は、モ
ールド樹脂１０６により樹脂封止され、それらが外気に
触れることが防がれている。
【０００４】また、図示の如く、ヒートスプレッダ１０
３の半導体素子搭載面とは反対側の面は、樹脂封止され
ずに外部に露出している。このように外部に露出させる
ことで、半導体素子１０４で発生する熱の放熱効果が高
められている。そして、インナーリード１０２ａに続く
アウターリード１０２ｂは、Ｌ字状に折り曲げられ、は
んだ付け部１０２ｃと立ち上がり部１０２ｄとが形成さ
れている。これらのうち、はんだ付け部１０２ｃは、マ
ザーボード等の実装基板１０９とはんだ付けが行なわれ
る部分であり、それにより、半導体装置１０１と実装基
板１０９とが電気的かつ機械的に接続される。
【０００５】この従来例に係る多層リードフレーム１０
８は、図１９及び図２０に示される製造工程により製造
される。図１９及び図２０は、従来例に係る多層リード
フレーム１０８の製造工程について示す平面図である。
多層リードフレーム１０８を製造するには、まず図１９
に示すように、リード１０２、１０２、・・・が形成さ
れたリードフレーム１１０を用意する。このリードフレ
ーム１１０には、４個の半導体装置１０１（図１８参
照）に対応するリード１０２、１０２、・・・が形成さ
れているので、該リードフレーム１１０は４連のリード
フレームと称される。
【０００６】また、これと共に、両面接着テープ１０
７、１０７、・・・と、ヒートスプレッダ１０３、１０
３、・・・とをそれぞれ４個ずつ用意する。図１９に示
されるように、このヒートスプレッダ１０３、１０３、
・・・は、４個の半導体装置１０１のそれぞれに対応し
て個別に用意される。そして、このように用意した後
は、両面接着テープ１０７、１０７、・・・により、ヒ
ートスプレッダ１０３、１０３、・・・をリードフレー
ム１１０に一つずつ接着していく。これにより、図２０
に示される４連の多層リードフレーム１１１が完成す
る。図示の如く、この４連の多層リードフレーム１１１
には、４つの多層リードフレーム１０８、１０８、・・
・が形成されている。
【０００７】
【発明が解決しようとする課題】ここで再び図１８を参
照する。図１８に示される多層リードフレーム１０８の
うち、リード１０２は、銅条をプレス加工して形成され
るものであり、その厚みは約０．１５ｍｍ程度である。
一方、ヒートスプレッダ１０３は、図１９に示したよう
にリード１０２とは別に作製されるものであり、その厚
みはアウターリード１０２ｂの立ち上がり部１０２ｄの
長さとほぼ同じである。具体的には、その厚みは約２ｍ
ｍ程度である。
【０００８】しかしながら、このように厚いヒートスプ
レッダ１０３を用いると、多層リードフレーム１０８の
重量が重くなるので、半導体装置１０１全体の重量も重
くなる。このことは、半導体装置１０１の軽量化の妨げ
となる。更に、この多層リードフレーム１０８を製造す
る際には、図１９に示したように、ヒートスプレッダ１
０３、１０３、・・・がリードフレーム１１０に一つず
つ接着される。
【０００９】しかしながら、このようにヒートスプレッ
ダ１０３、１０３、・・・を一つずつ接着するのでは、
多層リードフレーム１０８の製造時間が長くなり、該多
層リードフレーム１０８の製造コストが上昇してしま
う。このことは、多層リードフレーム１０８を用いた半
導体装置１０１の製造コストの上昇を引き起こす。本発
明は、係る従来例の問題点に鑑みて創作されたものであ
り、ヒートスプレッダを備えると共に、従来よりも軽量
化され、かつ従来よりも製造時間を短くすることができ
るリードフレーム、及びこれ用いた半導体装置を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】上記した課題は、第１の
発明である、ヒートスプレッダとインナーリードとを積
層して成る多層リードフレームにおいて、前記インナー
リードの先端に向かう中途部に、前記ヒートスプレッダ
の半導体素子搭載面に対して上下方向に屈曲した折り曲
げ部を設け、該インナーリードの先端部を前記ヒートス
プレッダの半導体素子搭載面の周縁部に接着したことを
特徴とする多層リードフレームによって解決する。
【００１１】又は、第２の発明である、第１の発明に記
載の多層リードフレームに半導体素子が搭載され、前記
半導体素子と前記インナーリードとが電気的に接続され
ると共に、前記ヒートスプレッダの前記半導体素子搭載
面の反対面が露出するように、前記インナーリード、前
記半導体素子、及び前記ヒートスプレッダのそれぞれが
樹脂封止されたことを特徴とする半導体装置によって解
決する。
【００１２】又は、第３の発明である、前記半導体装置
の実装面周縁部に前記インナーリードの表面の一部が露
出して該露出した表面が前記半導体装置の外部接続端子
となり、前記半導体装置の外周から前記多層リードフレ
ームのアウターリードが突出しないことを特徴とする第
２の発明に記載の半導体装置によって解決する。次に、
本発明の作用について説明する。
【００１３】本発明に係るリードフレームによると、該
リードフレームは、ヒートスプレッダとインナーリード
とを積層して成る多層リードフレームである。そして、
インナーリードには、その先端に向かう中途部に、ヒー
トスプレッダの半導体素子搭載面に対して上下方向に屈
曲した折り曲げ部が設けられ、該インナーリードの先端
部がヒートスプレッダの半導体素子搭載面の周縁部に接
着される。
【００１４】このような折り曲げ部をインナーリードに
設けることにより、該折り曲げ部の曲げの深さの分だけ
ヒートスプレッダの厚みが薄くなるので、ヒートスプレ
ッダの重量が軽量化される。これにより、本発明に係る
リードフレーム、及びこれを備えた半導体装置の重量が
軽量化される。更に、ヒートスプレッダの厚みが薄くな
るので、銅条等の金属条をプレス加工することによりこ
のヒートスプレッダを作製することができるようにな
る。このプレス加工によると、上記の金属条に複数のヒ
ートスプレッダが形成される。そして、この複数のヒー
トスプレッダが形成された金属条と、インナーリードが
形成された金属条とを積層することにより、インナーリ
ードが形成された金属条に複数のヒートスプレッダが同
時に積層される。そのため、本発明に係るリードフレー
ムでは、その製造時間が従来よりも短縮される。
【００１５】また、本発明に係る半導体装置によると、
上記した多層リードフレームに半導体素子が搭載され、
この半導体素子とインナーリードとが電気的に接続され
る。そして、ヒートスプレッダの半導体素子搭載面の反
対面が露出するように、インナーリード、半導体素子、
及びヒートスプレッダのそれぞれが樹脂封止される。更
に、この半導体装置においては、その実装面周縁部にイ
ンナーリードの表面の一部が露出し、このように露出し
た表面がこの半導体装置の外部接続端子となる。そし
て、この半導体装置の外周からは、アウターリードが突
出しない。
【００１６】これによると、アウターリードが外周から
突出する半導体装置に比べて、その実装面積が小さくな
るので、本発明に係る半導体装置は、高密度で実装基板
に実装される。
【００１７】
【発明の実施の形態】（１）発明に至るまでの経緯につ
いての説明 本願発明者は、上記した従来例の問題点に鑑み、まず図
１（ａ）及び（ｂ）にその断面が示されるリードフレー
ム、及びこれを用いた半導体装置を考えた。図１（ａ）
に示される半導体装置２０１は、ダイパッド２０２ｆ、
インナーリード２０２ａ、２０２ａ、・・・及びアウタ
ーリード２０２ｂ、２０２ｂ、・・・のそれぞれが、銅
条をプレス加工して形成されるいわゆる単層リードフレ
ーム２０２を用いている。
【００１８】ここで、単層リードフレームにおけるダイ
パッドは、多層リードフレームにおけるヒートスプレッ
ダに相当するものであり、ヒートスプレッダと同様に、
半導体素子を搭載する機能を有するものである。このダ
イパッド２０２ｆは、プレス加工の際に下方（実装面
側）に向かって曲げ加工され、サポートバー２０２ｅ、
２０２ｅ、・・・によりリードフレーム２０２の周縁部
に支持されている。
【００１９】また、ダイパッド２０２ｆ上には、ダイア
タッチペースト等の接着剤（図示せず）により半導体素
子２０３が接着される。半導体素子２０３の電極端子
（図示せず）とインナーリード２０２ａ、２０２ａ、・
・・とは、金線２０４、２０４、・・・によりワイヤボ
ンディングされる。そして、ダイパッド２０２ｆの半導
体素子搭載面、半導体素子２０３、金線２０４、２０
４、・・・、及びインナーリード２０２ａ、２０２ａ、
・・・のそれぞれは、モールド樹脂２０５により樹脂封
止されている。
【００２０】なお、インナーリード２０２ａに続くアウ
ターリード２０２ｂには、はんだ付け部２０２ｃと立ち
上がり部２０２ｄが形成されているが、これらは従来例
に係る半導体装置におけるのと同様であるので、その説
明は省略する。一方、図１（ｂ）に示される半導体装置
３０１は、リード３０２、３０２、・・・とヒートスプ
レッダ３０３とが両面接着テープ３０７を介して積層さ
れた２層の多層リードフレーム３０８を用いている。こ
のうち、リード３０２及びヒートスプレッダ３０３は、
それぞれ別の銅条をプレス加工して形成されるものであ
る。特に、ヒートスプレッダ３０３は、プレス加工によ
って凹部が形成された銅条から成るものであり、該凹部
の底部には、ダイアタッチテープ等の接着剤（図示せ
ず）により半導体素子３０４が接着されている。
【００２１】半導体素子３０４の各々の電極端子（図示
せず）とインナーリード３０２ａ、３０２ａ、・・・と
は、金線３０５、３０５、・・・によりワイヤボンディ
ングされる。そして、ヒートスプレッダ３０３の半導体
素子搭載面、半導体素子３０４、金線３０５、３０５、
・・・、及びインナーリード３０２ａ、３０２ａ、・・
・のそれぞれは、モールド樹脂３０６により樹脂封止さ
れている。
【００２２】なお、インナーリード３０２ａに続くアウ
ターリード３０２ｂには、はんだ付け部３０２ｃと立ち
上がり部３０２ｄが形成されているが、これらは従来例
に係る半導体装置、及び図１（ａ）に示される半導体装
置２０１におけるのと同様であるので、その説明は省略
する。ここで、上記した半導体装置２０１及び３０１の
いずれにおいても、ダイパッド２０２ｆ、及びヒートス
プレッダ３０３は銅条をプレス加工して成るものである
ので、その厚みを従来例におけるヒートスプレッダ１０
３（図１３参照）の厚みよりも薄くすることができる。
これにより、ダイパッド２０２ｆ、及びヒートスプレッ
ダ３０３の重量が軽くなるので、これら単層リードフレ
ーム２０２、及び多層リードフレーム３０８の重量も従
来よりも軽くなる。
【００２３】しかしながら、半導体装置２０１及び３０
１においては、ダイパッド２０２ｆ、及びヒートスプレ
ッダ３０３の厚みを薄くした分だけ、金線２０４、２０
４、・・・及び３０５、３０５、・・・の長さが従来よ
りも長くなってしまう。このように金線が長くなると、
金線のコストが高くなり、半導体装置のコストが高くな
るという新たな問題が生じてしまう。
【００２４】この点に鑑み、本願発明者は、以下に説明
するようなリードフレーム、及びこれを用いた半導体装
置を発明した。 （２）本発明の第１の実施の形態に係るリードフレー
ム、及びこれを用いた半導体装置についての説明 本実施形態に係るリードフレーム、及びこれを用いた半
導体装置について、図２及び図３を参照しながら説明す
る。図２は、本実施形態に係るリードフレーム、及びこ
れを用いた半導体装置について示す平面図である。そし
て、図３は、図２のＡ−Ｂ断面図である。
【００２５】図２に示される本実施形態に係る半導体装
置４０１は、アウターリード４０２ｃ、４０２ｃ、・・
・が半導体装置の４辺から突出するいわゆるＱＦＰ（Ｑ
ｕａｄ−Ｆｌａｔ−Ｐａｃｋａｇｅ）タイプの半導体装
置である。この半導体装置４０１は、図３に示されるマ
ザーボード等の実装基板４０９上に実装されるものであ
る。
【００２６】そして、図３に示されるように、この半導
体装置４０１は、リード４０２、４０２、・・・のイン
ナーリード４０２ａ、４０２ａ、・・・のそれぞれの先
端部が、両面接着テープ４０７によりヒートスプレッダ
４０３の半導体素子搭載面の周縁部に接着された２層の
多層リードフレーム４０８を用いている。そして、この
多層リードフレーム４０８のアウターリード４０２ｃ、
４０２ｃ、・・・には、はんだ付け部４０２ｄと立ち上
がり部４０２ｅとが形成されている。これらは従来例に
係る半導体装置におけるのと同様であるので、その説明
は省略する。
【００２７】また、ヒートスプレッダ４０３に着目する
と、その半導体素子搭載面には、ダイアッタッチペース
ト等の接着剤（図示せず）により半導体素子４０４が接
着されている。一方、その半導体素子搭載面とは反対側
の面は、樹脂封止されずに外部に露出している。従っ
て、半導体素子４０４で発生した熱は、ヒートスプレッ
ダ４０３を通じて外部に速やかに放熱される。
【００２８】このヒートスプレッダ４０３上に接着され
た半導体素子４０４の電極端子の各々は、金線４０５、
４０５、・・・により、インナーリード４０２ａ、４０
２ａ、・・・のそれぞれの先端部とワイヤボンディング
されている。これにより、リード４０２、４０２、・・
・と半導体素子４０４とが電気的に接続されることにな
る。そして、これら半導体素子４０４、金線４０５、４
０５、・・・、インナーリード４０２ａ、４０２ａ、・
・・、及びヒートスプレッダ４０３の半導体素子搭載面
は、モールド樹脂４０６により樹脂封止されている。
【００２９】ところで、インナーリード４０２ａ、４０
２ａ、・・・に着目すると、該インナーリード４０２
ａ、４０２ａ、・・・の先端に向かう中途部には、ヒー
トスプレッダ４０３の半導体素子搭載面に向かって屈曲
した折り曲げ部４０２ｂ、４０２ｂ、・・・が設けられ
ている。ここで、このように折り曲げ部４０２ｂ、４０
２ｂ、・・・を設けたことにより、ヒートスプレッダ４
０３の厚みを従来よりも薄くできることに注意された
い。すなわち、従来においては、図１８から分かるよう
に、ヒートスプレッダ１０３の厚みは、半導体装置１０
１の実装面からインナーリード１０２ａまでの垂直方向
の距離に概略等しいものである。同様に、本実施形態に
おいても、図３から分かるように、ヒートスプレッダ４
０３の厚みは、半導体装置４０１の実装面からインナー
リード４０２ａの先端部までの垂直方向の距離に概略等
しいものである。しかしながら、本実施形態において
は、上記の折り曲げ部４０２ｂ、４０２ｂ、・・・によ
り、インナーリード４０２ａ、４０２ａ、・・・の先端
部と半導体装置４０１の実装面との垂直方向の距離が従
来よりも短くなる。具体的には、折り曲げ部４０２ｂ、
４０２ｂ、・・・の曲げの深さの分だけ、その距離が従
来よりも短くなる。そして、このように短くなった分だ
け、すなわち折り曲げ部４０２ｂ、４０２ｂ、・・・の
曲げの深さに概略等しい分だけ、ヒートスプレッダ４０
３の厚みが従来よりも薄くなる。
【００３０】本実施形態においては、半導体装置４０１
の厚みを２ｍｍとし、この折り曲げ部４０２ｂの曲げの
深さを約０．４ｍｍ程度にした。そして、この場合、ヒ
ートスプレッダ４０３の厚みを約０．２ｍｍ程度にする
ことができた。この厚みは、従来例の厚み（約２．０ｍ
ｍ）に比べて格段に薄いものである。そのため、ヒート
スプレッダ４０３の重量は、従来例のヒートスプレッダ
１０３（図１８参照）の重量と比較して格段に軽くな
る。これにより、多層リードフレーム４０８の重量が軽
くなり、該多層リードフレーム４０８を用いた半導体装
置４０１を従来に比べて軽量化することができる。
【００３１】更に、この折り曲げ部４０２ｂ、４０２
ｂ、・・・により、該折り曲げ部４０２ｂ、４０２ｂ、
・・・が無い場合と比べて、インナーリード４０２ａ、
４０２ａ、・・・の先端と半導体素子４０４との距離が
短くなることに注意されたい。この点は、図１（ａ）及
び（ｂ）に示される半導体装置２０１及び３０１と、本
実施形態に係る半導体装置４０１とを比較すれば明らか
である。
【００３２】図１（ａ）及び（ｂ）のそれぞれに示され
る単層リードフレーム２０２、及び多層リードフレーム
３０８は、上記した折り曲げ部４０２ｂを備えていな
い。そのため、インナーリードの先端と半導体素子との
距離は、ヒートスプレッダ２０２ｆ及び３０３の厚みを
従来よりも薄くした分だけ長くなる。これに対し、本実
施形態に係る半導体装置４０１においては、上記した単
層リードフレーム２０２、及び多層リードフレーム３０
８と比較して、折り曲げ部４０２ｂ、４０２ｂ、・・・
の曲げの深さの分だけインナーリード４０２ａの先端と
半導体素子４０４との距離を短くすることができる。
【００３３】これにより、本実施形態においては、半導
体装置２０１及び３０１と比較して金線４０５の長さを
短くすることができ、金線のコストが高くなるという問
題が生じない。なお、多層リードフレームにおいては、
単層リードフレームと比較して、ヒートスプレッダの面
積を大きくすることができるということに注意された
い。すなわち、単層リードフレームにおいては、リード
とダイパッドとが同一の銅条をプレス加工することによ
り形成されるので、各々のインナーリードの先端部で囲
まれる領域にダイパッドが形成される。そのため、この
領域の面積よりも大きい面積のダイパッドを単層リード
フレームでは形成することができない。一方、図３に示
されるように、多層リードフレーム４０８においては、
リード４０２、４０２、・・・とヒートスプレッダ４０
３とは別々の部材から成るものである。後述するよう
に、これらリード４０２、４０２、・・・とヒートスプ
レッダ４０３とは、別々の銅条をプレス加工して作製さ
れるものである。そのため、多層リードフレームにおい
ては、単層リードフレームに見られるようなヒートスプ
レッダ（ダイパッド）の面積の制限が無い。
【００３４】従って、本実施形態においては、ヒートス
プレッダ４０３の厚みを従来よりも薄くしても、該ヒー
トスプレッダ４０３面積を所望に大きくすることによ
り、ヒートスプレッダ４０３の熱容量が小さくなるのを
ある程度防ぐことができる。このことは、消費電力の大
きいＬＳＩ等を半導体素子４０４として用いる場合に有
用である。
【００３５】なお、半導体装置４０１と同様に、図４乃
至図６に示されるリードフレーム、及びこれを用いた半
導体装置でも上記したのと同様の作用、及び効果が奏さ
れる。図４乃至図６は、本実施形態に係る他のリードフ
レーム、及びこれを用いた半導体装置について示す断面
図である。図４乃至図６においては、図２及び図３に示
されるのと同様の構成部材にはそれと同様の参照符号を
付し、以下においてはその説明を省略する。
【００３６】まず、図４に示される半導体装置５０１
は、図３に示される半導体装置４０１においてアウター
リード４０２ｃよりも内側にある部分を上下に反転し、
実装面とは反対側の面にヒートスプレッダ４０３が露出
するようにしたものである。このような構成にすること
により、半導体装置４０１と比較して、ヒートスプレッ
ダ４０３の放熱効果が一層高められる。
【００３７】そして、図５に示される半導体装置６０１
は、上記の半導体装置４０１、及び５０１と異なり、ア
ウターリードが形成されていない多層リードフレーム６
０２を用いている。この多層リードフレーム６０２は、
リード４０２、４０２、・・・とヒートスプレッダ４０
３とを両面接着テープ４０７で接着して成るものであ
る。
【００３８】更に、半導体装置６０１においては、イン
ナーリード４０２ａ、４０２ａ、・・・の表面の一部
が、該半導体装置の実装面の周縁部に露出している。こ
のように露出している部分のインナーリード４０２ａ、
４０２ａ、・・・は、マザーボード等の実装基板４０９
にはんだ付けされ、それにより半導体装置６０１と実装
基板４０９とが電気的かつ機械的に接続される。換言す
ると、表面が露出している部分のインナーリード４０２
ａ、４０２ａ、・・・は、半導体装置６０１の外部接続
端子として機能するものである。
【００３９】このように、半導体装置６０１において
は、その外周からアウターリードが突出していないの
で、そのサイズを小さくすることができる。そのため、
半導体装置４０１及び５０１と比較して、その実装面積
が小さくでき、実装基板４０９上に高密度で半導体装置
６０１を実装することができる。この半導体装置６０１
と同様に、図６に示される半導体装置７０１も、実装基
板４０９上に高密度に実装することができる。この半導
体装置７０１は、図５に示される半導体装置６０１の折
れ曲がり部４０２ｂよりも内側にある部分を上下に反転
させた構造となっている。そのため、この半導体装置７
０１は、その実装面とは反対側の面にヒートスプレッダ
４０３が露出する構造となっている。これにより、半導
体装置６０１と比較して、ヒートスプレッダ４０３の放
熱効果が一層高められる。
【００４０】（３）本発明の第１の実施の形態に係るリ
ードフレーム、及びこれを用いた半導体装置の製造方法
についての説明 次に、上で説明した多層リードフレーム４０８、及びこ
れを用いた半導体装置の製造方法について、図７乃至図
１３を参照しながら説明する。図７乃至図１３は、本実
施形態に係るリードフレーム、及びこれを用いた半導体
装置の製造方法について示す平面図である。
【００４１】まず最初に、図７に示すように、インナー
リード４０２ａ、４０２ａ、・・・のそれぞれの先端が
つながった状態にあるリードフレーム４１０を用意す
る。図示の如く、４個の半導体装置４０１（図２参照）
に対応するリードがこのリードフレーム４１０に形成さ
れているので、該リードフレーム４１０は４連リードフ
レームである。このようなリードフレーム４１０は、銅
条をプレス加工することにより作製される。
【００４２】次に、図８に示すように、このリードフレ
ーム４１０をプレス加工し、インナーリード４０２ａ、
４０２ａ、・・・のそれぞれに折り曲げ部４０２ｂ、４
０２ｂ、・・・を形成する。次いで、図９に示すよう
に、折り曲げ部４０２ｂ、４０２ｂ、・・・が形成され
た４連リードフレーム４１０の他に、４個の両面接着テ
ープ４０７、４０７、・・・を用意する。この両面接着
テープ４０７、４０７、・・・のそれぞれには、半導体
素子４０４（図３参照）が収まる程度の開口部４０７
ａ、４０７ａ、・・・が開口されている。
【００４３】続いて、図１０に示すように、この両面接
着テープ４０７、４０７、・・・のそれぞれを、インナ
ーリード４０２ａ、４０２ａ、・・・の先端に接着す
る。次に、図１１に示すように、プレス加工により、先
端がつながった状態にあるインナーリード４０２ａ、４
０２ａ、・・・のそれぞれの先端を切り離す。ここで、
上のようにインナーリード４０２ａ、４０２ａ、・・・
を両面接着テープ４０７、４０７、・・・で固定してか
らインナーリード４０２ａ、４０２ａ、・・・の先端を
切り離すことにより、該先端同士が接触するのを防ぐこ
とができることに注意されたい。
【００４４】なお、図９及び図１０に示される工程にお
いては、開口部４０７ａ、４０７ａ、・・・が開口され
た両面接着テープ４０７、４０７、・・・を用いたが、
本発明はこれに限られるものではなく、開口部が開口さ
れていない両面接着テープを用いても良い。この場合、
図１１に示される工程において、インナーリード４０２
ａ、４０２ａ、・・・の先端を切り離す際、両面接着テ
ープに開口部が同時に開口される。
【００４５】次いで、図１２に示すように、この４連リ
ードフレーム４１０の他に、４個のヒートスプレッダ４
０３、４０３、・・・が形成された銅条４１１を用意す
る。このヒートスプレッダ４０３、４０３、・・・は、
プレス加工により銅条４１１に形成されるものである。
そして、このヒートスプレッダ４０３、４０３、・・・
は、このプレス加工時に同時に形成されるサポート部材
４１１ａ、４１１ａ、・・・により、銅条４１１の枠体
４１１ｂに支持されている。
【００４６】そして、この４連リードフレーム４１０と
銅条４１１とを積層する。これにより、両面接着テープ
４０７、４０７、・・・（図１１参照）を介して、ヒー
トスプレッダ４０３、４０３、・・・がインナーリード
４０２ａ、４０２ａ、・・・（図１１参照）の先端に接
着される。ここで、ヒートスプレッダ４０３、４０３、
・・・の各々が図１２のようにつながった状態にある銅
条４１１をプレス加工で作製できるのは、ヒートスプレ
ッダ４０３、４０３、・・・の厚みを従来よりも薄くす
ることができたためであることに注意されたい。すなわ
ち、従来においては、ヒートスプレッダ１０３、１０
３、・・・（図１８参照）の厚みが約２ｍｍあり、この
厚みでは、ヒートスプレッダ１０３、１０３、・・・の
各々がつながったものをプレス加工で作製するのは甚だ
困難である。これに対し、本実施形態においては、ヒー
トスプレッダ４０３、４０３、・・・の厚みは約０．２
ｍｍ程度と薄く、この厚みでは上記のプレス加工を容易
に行なうことが可能となる。
【００４７】このように４連リードフレーム４１０と銅
条４１１とを積層した後、ヒートスプレッダ４０３、４
０３、・・・をサポート部材４１１ａ、４１１ａ、・・
・から切り離し、図１３に示される４連多層リードフレ
ーム４１２が完成する。図示の如く、この４連多層リー
ドフレーム４１２には、４個の多層リードフレーム４０
８が形成されている。
【００４８】この後は、公知の技術により、半導体素子
搭載、ワイヤボンディング、樹脂封止等が行なわれ、図
２及び図３に示される半導体装置４０１や、図４に示さ
れる半導体装置５０１が完成する。なお、図５に示され
る半導体装置６０１が備える多層リードフレーム６０
２、及び図６に示される半導体装置７０１が備える多層
リードフレーム７０２も、これと同様に製造される。
【００４９】以上説明した多層リードフレーム４０８の
製造方法によると、４個のヒートスプレッダ４０３、４
０３、・・・が形成されている銅条４１１と、リードフ
レーム４１０とを接着するので、４個のヒートスプレッ
ダ４０３、４０３、・・・がリードフレーム４１０に一
度に接着される。そのため、ヒートスプレッダ１０３、
１０３、・・・（図１９参照）がリードフレーム１１０
に一つずつ接着される従来例と比較して、多層リードフ
レーム４０８の製造時間を短縮することができる。具体
的には、本願発明者の調査結果によると、多層リードフ
レーム４０８の製造時間が従来例の約１／３となった。
これにより、多層リードフレーム４０８の製造コストが
従来よりも安くなるので、半導体装置４０１及び５０１
の製造コストも従来よりも安くなる。同様に、多層リー
ドフレーム６０２（図５参照）及び多層リードフレーム
７０２（図６参照）の製造コストも従来より安くなり、
それを用いた半導体装置６０１及び７０１の製造コスト
も従来よりも安くなる。
【００５０】なお、本実施形態においては、４連の多層
リードフレーム４１２の製造方法を例にして説明した
が、本発明はこれに限られるものではない。すなわち、
４連の多層リードフレーム４１２に代えて、任意の連数
の多層リードフレームを用いても、上記したのと同様の
作用、効果が奏される。 （４）本発明の第２の実施の形態に係るリードフレー
ム、及びこれを用いた半導体装置についての説明 次に、本発明の第２の実施の形態に係るリードフレー
ム、及びこれを用いた半導体装置について、図１４及び
図１５を参照しながら説明する。
【００５１】図１４は、本実施形態に係るリードフレー
ム、及びこれを用いた半導体装置について示す平面図で
ある。そして、図１５は、図１４のＡ−Ｂ断面図であ
る。図１４に示される本実施形態に係る半導体装置８０
１は、アウターリード８０２ｂ、８０２ｂ、・・・が半
導体装置の４辺から突出するＱＦＰタイプの半導体装置
である。この半導体装置８０１は、図１５に示されるマ
ザーボード等の実装基板８０６上に実装されるものであ
る。
【００５２】第１の実施の形態に係る半導体装置４０
１、５０１、６０１、及び７０１と、この半導体装置８
０１との相違点は、半導体装置４０１、５０１、６０
１、及び７０１は多層リードフレームを備えているのに
対し、この半導体装置８０１は単層リードフレームを備
えている点である。すなわち、図１５に示されるリード
フレーム８０２は、ダイパッド８０２ｆ、インナーリー
ド８０２ａ、８０２ａ、・・・、及びアウターリード８
０２ｂ、８０２ｂ、・・・のそれぞれが、銅条をプレス
加工して形成される単層リードフレームである。これら
のうち、ダイパッド８０２ｆは、プレス加工の際に下方
（実装面）に曲げ加工され、プレス加工時に同時に形成
されるサポートバー８０２ｅ、８０２ｅ、・・・によ
り、単層リードフレーム８０２の周縁部に支持されてい
る。
【００５３】ここで、このダイパッド８０２ｆが形成さ
れる銅条の厚みは約０．２ｍｍ程度であり、これは従来
例に係る半導体装置１０１（図１８参照）が備えるヒー
トスプレッダ１０３の厚みに比べて格段に薄いものであ
る。そのため、ダイパッド８０２ｆの重量が従来に比べ
て格段に軽くなるので、半導体装置８０１の重量も従来
よりも軽くなる。
【００５４】更に、このダイパッド８０２ｆは、多層リ
ードフレームの場合と異なり、銅条をプレス加工するこ
とにより、インナーリード８０２ａ、８０２ａ、・・・
やアウターリード８０２ｂ、８０２ｂ、・・・と同時に
作製されるものである。そのため、単層リードフレーム
８０２の製造工程においては、インナーリード８０２
ａ、８０２ａ、・・・にダイパッド８０２ｆを接着する
工程が不要となる。これにより、単層リードフレーム８
０２の製造時間を従来よりも短縮することができるの
で、該単層リードフレーム８０２の製造コストを従来よ
りも安くすることができる。これにより、単層リードフ
レーム８０２を用いた半導体装置８０１の製造コストも
従来よりも安くすることができる。
【００５５】また、ダイパッド８０２ｆの上には、ダイ
アッタッチペースト等の接着剤（図示せず）により、半
導体素子８０３が接着されている。そして、この半導体
素子８０３の電極端子の各々は、金線８０４、８０４、
・・・によりインナーリード８０２ａ、８０２ａ、・・
・のそれぞれにワイヤボンディングされている。これに
より、リード８０２、８０２、・・・と半導体素子８０
３とが電気的に接続されることになる。
【００５６】そして、ダイパッド８０２ｆの半導体素子
搭載面、半導体素子８０３、金線８０４、８０４、・・
・、及びインナーリード８０２ａ、８０２ａ、・・・の
それぞれは、モールド樹脂８０５により樹脂封止されて
いる。ダイパッド８０２ｆの半導体素子搭載面とは反対
側の面は、このモールド樹脂８０５により覆われておら
ず、外部に露出している。これにより、半導体素子８０
３において発生する熱が、ダイパッド８０２ｆを通じて
外部に速やかに放熱される。
【００５７】なお、インナーリード８０２ａに続くアウ
ターリード８０２ｂには、はんだ付け部８０２ｃと立ち
上がり部８０２ｄが形成されているが、これらは従来例
に係る半導体装置におけるのと同様であるので、その説
明は省略する。ここで、インナーリード８０２ａに着目
すると、該インナーリード８０２ａの先端に向かう中途
部には、ダイパッド８０２ｆの半導体素子搭載面に向か
って屈曲した折り曲げ部８０２ｇが設けられている。
【００５８】そのため、第１の実施の形態で説明したよ
うに、折り曲げ部８０２ｇが無い場合に比べて、インナ
ーリード８０２ａと半導体素子８０３との距離が短くな
る。従って、この半導体装置８０１においては、ダイパ
ッド８０２ｆの厚みが上のように薄くても金線８０４、
８０４、・・・の長さを長くする必要が無いので、金線
８０４、８０４、・・・のコストが高くなるという問題
が生じない。
【００５９】なお、半導体装置８０１と同様に、図１６
に示される半導体装置でも上記したのと同様の作用、及
び効果が奏される。図１６は、本実施形態に係る他のリ
ードフレーム、及びこれを用いた半導体装置について示
す断面図である。図１６では、図１４及び図１５に示さ
れるのと同様の構成部材にはそれと同様の参照符号を付
し、以下においてはその説明を省略する。
【００６０】図１６に示される半導体装置９０１が上で
説明した半導体装置８０１と異なる点は次の通りであ
る。まず、半導体装置９０１においては、アウターリー
ドが形成されていない単層リードフレーム９０２を用い
ている。この単層リードフレーム９０２は、銅条をプレ
ス加工して形成されたインナーリード８０２ａ、８０２
ａ、・・・、ダイパッド８０２ｆ、及びサポートバー８
０２ｅ、８０２ｅ、・・・により構成されるものであ
る。
【００６１】更に、半導体装置９０１においては、イン
ナーリード８０２ａ、８０２ａ、・・・の表面の一部
が、該半導体装置９０１の実装面の周縁部に露出してい
る。このように露出している部分のインナーリード８０
２ａ、８０２ａ、・・・は、マザーボード等の実装基板
８０６にはんだ付けされ、それにより半導体装置９０１
と実装基板８０６とが電気的かつ機械的に接続される。
換言すると、表面が露出している部分のインナーリード
８０２ａ、８０２ａ、・・・は、半導体装置９０１の外
部接続端子として機能する。
【００６２】このように、半導体装置９０１において
は、その外周からアウターリードが突出していないの
で、そのサイズを小さくすることができる。そのため、
半導体装置８０１と比較して、その実装面積が小さくで
き、実装基板８０６上に高密度で半導体装置９０１を実
装することができる。なお、この半導体装置９０１と同
様に、図１７に示される半導体装置１００１でも実装面
積を小さくすることができる。図１７は、本実施形態に
係る別のリードフレーム、及びこれを用いた半導体装置
について示す断面図である。
【００６３】この半導体装置１００１は、ダイパッド８
０２ｆとインナーリード８０２ａ、８０２ａ、・・・と
が銅条をプレス加工して形成された単層リードフレーム
１００２を備えている。このうち、ダイパッド８０２ｆ
は、このプレス加工の際に同時に形成されるサポートバ
ー８０２ｅ、８０２ｅ、・・・により、単層リードフレ
ーム１００２の周縁部に支持されている。
【００６４】そして、ダイパッド８０２ｆの半導体素子
搭載面には、ダイアタッチペースト等の接着剤（図示せ
ず）により半導体素子８０３が接着されている。この半
導体素子８０３の電極端子（図示せず）の各々は、金線
８０４、８０４、・・・によりインナーリード８０２
ａ、８０２ａ、・・・の先端部にワイヤボンディングさ
れている。そして、これらインナーリード８０２ａ、８
０２ａ、・・・、ダイパッド８０２ｆ、サポートバー８
０２ｅ、８０２ｅ、・・・、半導体素子８０３、及び金
線８０４、８０４、・・・のそれぞれは、モールド樹脂
８０５により樹脂封止されている。
【００６５】この半導体装置１００１が先の半導体装置
９０１と異なる点は次の通りである。すなわち、半導体
装置９０１においては、その実装面とは反対側の面にダ
イパッド８０２ｆが露出している。これに対し、半導体
装置１００１においては、その実装面にダイパッド８０
２ｆが露出している。更に、半導体装置１００１のイン
ナーリード８０２ａの先端に向かう中途部には、半導体
装置１００１の実装面からダイパッド８０２ｆの半導体
素子搭載面の上方に向かって屈曲した折り曲げ部８０２
ｇが形成されている。この折り曲げ部８０２ｇにより、
インナーリード８０２ａ、８０２ａ、・・・の先端と半
導体素子１００１との距離を短くすることができる。そ
のため、この半導体装置１００１においても、金線８０
４、８０４、・・・の長さが長くなるという問題が生じ
ない。
【００６６】また、ダイパッド８０２ｆは、厚みが約
０．２ｍｍ程度の銅条をプレス加工して成るものである
から、その厚みが従来よりも薄いものとなる。これによ
り、ダイパッド８０２ｆの重量を従来よりも軽くするこ
とができるので、半導体装置１００１の重量も従来より
も軽くすることができる。更に、上記したように、ダイ
パッド８０２ｆとインナーリード８０２ａ、８０２ａ、
・・・とは銅条をプレス加工することにより同時に作製
されるものである。そのため、単層リードフレーム１０
０２の製造工程において、ダイパッド８０２ｆとインナ
ーリード８０２ａ、８０２ａ、・・・とを接着する工程
が不要なので、その製造時間を従来よりも短縮すること
ができる。これにより、単層リードフレーム１００２の
製造コストを従来よりも安くすることができ、該単層リ
ードフレーム１００２を用いた半導体装置１００１の製
造コストも従来よりも安くすることができる。
【００６７】
【発明の効果】以上説明したように、本発明に係るリー
ドフレームによると、上記の折り曲げ部をインナーリー
ドに設けることにより、ヒートスプレッダの厚みを従来
よりも薄くすることができる。これにより、ヒートスプ
レッダの重量が軽量化されるので、リードフレーム、及
び該リードフレームを備えた半導体装置も軽量化するこ
とができる。
【００６８】更に、このようにヒートスプレッダの厚み
が薄くすることができるので、銅条等の金属条をプレス
加工することにより該ヒートスプレッダを作製すること
ができるようになる。このプレス加工によると、複数の
ヒートスプレッダが形成された金属条を作成することが
できる。そして、この金属条と、インナーリードが形成
された金属条とを積層することにより、複数のヒートス
プレッダを同時に積層することができるようになる。こ
れにより、本発明に係るリードフレームの製造時間を従
来よりも短縮させることができる。
【００６９】また、上記したインナーリードの折り曲げ
部により、該インナーリードの先端部と半導体素子との
距離が長くなることが無い。そのため、上のようにヒー
トスプレッダの厚みを薄くしても、インナーリードと半
導体素子とを電気的に接続する金線の長さを長くする必
要が無い。そして、本発明に係る半導体装置によると、
上記したリードフレームを備え、かつその外周からアウ
ターリードが突出せず、実装面の周縁部に露出するイン
ナーリードが外部接続端子となる。そのため、アウター
リードが外周から突出する半導体装置に比べてその実装
面積が小さくなるので、実装基板に高密度で本発明に係
る半導体装置を実装することができる。
【図面の簡単な説明】
【図１】本願発明者の見出した問題点について説明する
ための本実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施の形態に係るリードフレー
ム、及びこれを用いた半導体装置について示す平面図で
ある。
【図３】図２のＡ−Ｂ断面図である。
【図４】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置について示す断面
図（その１）である。
【図５】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置について示す断面
図（その２）である。
【図６】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置について示す断面
図（その３）である。
【図７】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置の製造方法につい
て示す断面図（その１）である。
【図８】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置の製造方法につい
て示す断面図（その２）である。
【図９】本発明の第１の実施の形態に係る他のリードフ
レーム、及びこれを用いた半導体装置の製造方法につい
て示す断面図（その３）である。
【図１０】本発明の第１の実施の形態に係る他のリード
フレーム、及びこれを用いた半導体装置の製造方法につ
いて示す断面図（その４）である。
【図１１】本発明の第１の実施の形態に係る他のリード
フレーム、及びこれを用いた半導体装置の製造方法につ
いて示す断面図（その５）である。
【図１２】本発明の第１の実施の形態に係る他のリード
フレーム、及びこれを用いた半導体装置の製造方法につ
いて示す断面図（その６）である。
【図１３】本発明の第１の実施の形態に係る他のリード
フレーム、及びこれを用いた半導体装置の製造方法につ
いて示す断面図（その７）である。
【図１４】本発明の第２の実施の形態に係るリードフレ
ーム、及びこれを用いた半導体装置について示す平面図
である。
【図１５】図１４のＡ−Ｂ断面図である。
【図１６】本発明の第２の実施の形態に係る他のリード
フレーム、及びこれを用いた半導体装置について示す断
面図である。
【図１７】本発明の第２の実施の形態に係る別のリード
フレーム、及びこれを用いた半導体装置について示す断
面図である。
【図１８】従来例に係るリードフレーム、及びこれを用
いた半導体装置について示す断面図である。
【図１９】従来例に係るリードフレームの製造工程につ
いて示す平面図（その１）である。
【図２０】従来例に係るリードフレームの製造工程につ
いて示す平面図（その２）である。
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１、７
０１、８０１、９０１、１００１・・・半導体装置、 １０２、２０２、３０２、４０２、８０２、９０２、１
００２・・・リード、 １０２ａ、２０２ａ、３０２ａ、４０２ａ、８０２ａ・
・・インナーリード、 １０２ｂ、２０２ｂ、３０２ｂ、４０２ｃ、８０２ｂ・
・・アウターリード、 １０２ｃ、２０２ｃ、３０２ｃ、４０２ｄ、８０２ｃ・
・・はんだ付け部、 １０２ｄ、２０２ｄ、３０２ｄ、４０２ｅ、８０２ｄ・
・・立ち上がり部、 １０３、３０３、４０３・・・ヒートスプレッダ、 ２０２ｆ、８０２ｆ・・・ダイパッド、 １０４、２０３、３０４、３０４、４０４、８０３・・
・半導体素子、 １０５、２０４、３０５、４０５、８０４・・・金線、 １０６、２０５、３０６、４０６、８０５・・・モール
ド樹脂、 １０７、３０７、４０７、・・・両面接着テープ、 １０８、３０８、４０８、６０２・・・多層リードフレ
ーム、 １０９、４０９、８０６・・・実装基板、 １１０、４１０・・・リードフレーム、 １１１、４１２・・・４連多層リードフレーム、 ２０２ｅ、８０２ｅ・・・サポートバー、 ４０２ｂ、８０２ｇ・・・折り曲げ部、 ４０７ａ・・・両面接着テープの開口部、 ４１１・・・ヒートスプレッダの形成された銅条、 ４１１ａ・・・銅条に形成されたサポート部材、 ４１１ｂ・・・銅条の枠体。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA02 CA21 DA04 DA10 DB02 GA05 5F067 AA03 AB03 AB04 BB08 BE10 CA03 CC03 CC08 DA05 DA07 DB01 DF07 DF17

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ヒートスプレッダとインナーリードとを
    積層して成る多層リードフレームにおいて、 前記インナーリードの先端に向かう中途部に、前記ヒー
    トスプレッダの半導体素子搭載面に対して上下方向に屈
    曲した折り曲げ部を設け、該インナーリードの先端部を
    前記ヒートスプレッダの半導体素子搭載面の周縁部に接
    着したことを特徴とする多層リードフレーム。
  2. 【請求項２】 請求項１に記載の多層リードフレームに
    半導体素子が搭載され、 前記半導体素子と前記インナーリードとが電気的に接続
    されると共に、 前記ヒートスプレッダの前記半導体素子搭載面の反対面
    が露出するように、前記インナーリード、前記半導体素
    子、及び前記ヒートスプレッダのそれぞれが樹脂封止さ
    れたことを特徴とする半導体装置。
  3. 【請求項３】 前記半導体装置の実装面周縁部に前記イ
    ンナーリードの表面の一部が露出して該露出した表面が
    前記半導体装置の外部接続端子となり、前記半導体装置
    の外周から前記多層リードフレームのアウターリードが
    突出しないことを特徴とする請求項２に記載の半導体装
    置。
JP2000156165A 2000-05-26 2000-05-26 多層リードフレーム及びこれを用いた半導体装置 Pending JP2001339029A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000156165A JP2001339029A (ja) 2000-05-26 2000-05-26 多層リードフレーム及びこれを用いた半導体装置
TW090109266A TW483139B (en) 2000-05-26 2001-04-18 Multilayer lead frame and semiconductor device using same
KR1020010021721A KR100732022B1 (ko) 2000-05-26 2001-04-23 다층 리드 프레임 및 이를 사용한 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000156165A JP2001339029A (ja) 2000-05-26 2000-05-26 多層リードフレーム及びこれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2001339029A true JP2001339029A (ja) 2001-12-07

Family

ID=18660992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000156165A Pending JP2001339029A (ja) 2000-05-26 2000-05-26 多層リードフレーム及びこれを用いた半導体装置

Country Status (3)

Country Link
JP (1) JP2001339029A (ja)
KR (1) KR100732022B1 (ja)
TW (1) TW483139B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223331A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2015170823A (ja) * 2014-03-10 2015-09-28 セイコーインスツル株式会社 樹脂封止型半導体装置およびその製造方法
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0167292B1 (ko) * 1995-12-15 1998-12-15 문정환 반도체 다핀 패키지 및 그 제조방법
KR0179920B1 (ko) * 1996-05-17 1999-03-20 문정환 칩 사이즈 패키지의 제조방법
KR19980014930A (ko) * 1996-08-17 1998-05-25 김광호 이층다이패드 구조를 갖는 리드 프레임을 이용한 트랜지스터 패키지
KR100193904B1 (ko) * 1996-10-18 1999-06-15 윤종용 더미 접착부를 갖는 리드 온 칩(Lead On Chip;LOC)용 리드 프레임 및 그를 이용한 반도체 칩 패키지

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223331A (ja) * 2004-02-04 2005-08-18 Samsung Electronics Co Ltd リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2015170823A (ja) * 2014-03-10 2015-09-28 セイコーインスツル株式会社 樹脂封止型半導体装置およびその製造方法
WO2022209819A1 (ja) * 2021-04-01 2022-10-06 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20010107549A (ko) 2001-12-07
KR100732022B1 (ko) 2007-06-27
TW483139B (en) 2002-04-11

Similar Documents

Publication Publication Date Title
JP3230348B2 (ja) 樹脂封止型半導体装置及びその製造方法
US8159055B2 (en) Semiconductor device, lead-frame product used for the same and method for manufacturing the same
JP3189703B2 (ja) 半導体装置及びその製造方法
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH02285646A (ja) 半導体装置
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP2007012895A (ja) 回路装置およびその製造方法
US10818579B2 (en) Lead frame and electronic component device
JP2001339029A (ja) 多層リードフレーム及びこれを用いた半導体装置
US20190355651A1 (en) Two sided bondable lead frame
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH07147359A (ja) 表面実装型半導体装置
JPH07147360A (ja) 表面実装型半導体装置
US20150097279A1 (en) Semiconductor device and method for manufacturing the same
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
JPH04340265A (ja) 表面実装型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP4876818B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2005142284A (ja) 半導体装置
JPH04340264A (ja) 表面実装型半導体装置
JPH11219969A (ja) 半導体装置
JP2021170679A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040224