WO2009039802A1 - Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement - Google Patents

Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement Download PDF

Info

Publication number
WO2009039802A1
WO2009039802A1 PCT/DE2008/001291 DE2008001291W WO2009039802A1 WO 2009039802 A1 WO2009039802 A1 WO 2009039802A1 DE 2008001291 W DE2008001291 W DE 2008001291W WO 2009039802 A1 WO2009039802 A1 WO 2009039802A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
semiconductor chips
carrier
layer
grid
Prior art date
Application number
PCT/DE2008/001291
Other languages
English (en)
French (fr)
Inventor
Dieter Eissler
Alexander Heindl
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of WO2009039802A1 publication Critical patent/WO2009039802A1/de

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C41/12—Spreading-out the material on a substrate, e.g. on the surface of a liquid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C41/20—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. moulding inserts or for coating articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/34—Component parts, details or accessories; Auxiliary operations
    • B29C41/36—Feeding the material on to the mould, core or other substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00—Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/34—Component parts, details or accessories; Auxiliary operations
    • B29C41/38—Moulds, cores or other substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Definitions

  • the invention relates to a method for producing a semiconductor component, wherein a cover layer is to be applied to a semiconductor chip of the semiconductor component.
  • cover layers are needed, for example, to protect the semiconductor chip.
  • the light generated by the semiconductor chip is to be scattered, in which case the cover layer may have light scattering particles.
  • a complete or partial conversion of the light generated by the semiconductor chip is to be effected in order to preferably produce mixed light.
  • part of the emitted radiation from the semiconductor chip for example, blue radiation is converted into yellow light, so that a total of mixed radiation consisting of blue and yellow light is perceived. With appropriate adjustment of the mixing ratio and appropriate choice of wavelengths, the emitted mixed light is perceived as white light.
  • a layer can be applied by screen printing, or the cover material is placed as a chip on the chip surface.
  • the semiconductor chip is potted, wherein the potting compound includes the desired particles.
  • the phosphor particles used thereby sediment due to their size. They thereby form a phosphor layer on top of the chip while in the remaining volume of the covering material only a few phosphor particles are present.
  • EP 0907969 B1 a semiconductor component is known, which has a luminescence conversion layer with a constant thickness. However, it is not specified how such a layer can be easily generated.
  • This object is achieved inter alia by a method for producing a semiconductor component, wherein a grating is arranged on a carrier, so that recesses are formed, a plurality of semiconductor chips is arranged on the carrier, so that the semiconductor chips are positioned within the recesses, the Wells are filled with a cover material, so that the wells are filled up to the height of the grid, the cover material is cured and finally the semiconductor chips are separated from the carrier and the grid.
  • a height reference is provided, so that a filling of the recesses of the grid with a covering material leads, provided that the semiconductor chip has a constant thickness, and the covering layer has a constant layer thickness.
  • the layer formed over the semiconductor chip with the method described has an essentially constant layer thickness.
  • a "substantially" constant layer thickness may mean that the layer has a flat, smooth outer surface, apart from manufacturing-related fluctuations.
  • the grid is formed from a photoresist, which can be easily removed again after the covering material has cured.
  • a grid is first provided and then semiconductor chips are inserted into the recesses formed by the grid.
  • a convenient way to apply the masking material in the desired amount is to first apply the masking material in an excess amount and then subtract it to the height of the grid.
  • the semiconductor chips have their connections on a common side of the chip which faces away from the side with the covering layer. But it is synonymous with semiconductor chips with contacts on opposite Pages applicable, in which case a recess for the subsequent contacting of a contact of the semiconductor chip must be provided.
  • the height of the grid elements and their distance from the semiconductor chips are selected such that the resulting layers have an identical layer thickness on the top side and on the side surfaces.
  • the method is particularly advantageous in cases when the covering material has light-converting properties, for example comprising light-converting particles. Because in these cases it is particularly important that the layer with the covering material has a constant layer ceiling.
  • the grid is formed on a belt or a synthetic wafer.
  • the covering material is applied in a doctoring method or a dipping method.
  • the covering material is first applied in an excess amount and then drawn off to the height of the grid.
  • the covering material is applied in a spin-coating method. In accordance with at least one embodiment of the method described here, the covering material is filled into the individual depressions in a microdosed manner.
  • cover material has at least light-converting properties.
  • particles of a luminescence conversion substance can be introduced into the covering material for this purpose.
  • the covering material has light-scattering properties.
  • particles of a light-scattering material may be incorporated in the covering material for this purpose.
  • the cover material forms a layer with antireflective properties.
  • a plurality of layers are applied successively by multiple formation of a grid and filling with a covering material.
  • a substrate on which a plurality of adjacently arranged semiconductor layer sequences are applied, which is adapted to emit light during operation,
  • a grid is formed on the substrate so that recesses are formed in which semiconductor layer sequences are arranged, the wells in which the semiconductor layer sequences are arranged are filled with a cover material, so that the depressions are filled up to the height of the grid,
  • the substrate is divided to obtain individual semiconductor devices with a substrate part, a semiconductor layer sequence and a cover formed by the cover material.
  • FIGS. 1 to 8 show the production of a semiconductor component according to method steps according to the invention
  • FIGS. 9 and 10 show the production of a semiconductor component according to an extended method
  • Figures 11 and 12 show a further embodiment of a method according to the invention.
  • FIGS. 13 to 17 show an exemplary embodiment of a method according to the invention, in which a chip substrate is used as the carrier.
  • FIG. 1 shows a carrier on which, according to the method according to the invention, a grid and semiconductor chips are to be arranged.
  • the carrier 1 consists of a hard first carrier part 2 and a foil 3 arranged thereon. sem carrier are, as shown in Figure 2, semiconductor chips 4 is placed.
  • the semiconductor chips themselves consist of a substrate 5, for example a sapphire, and a so-called epitaxial layer 6.
  • the epitaxial layer 6 is a semiconductor layer sequence which has been applied to the substrate 5 and which emits radiation during operation. It may, for example, be a gallium nitride layer.
  • the epitaxial layer is formed to produce blue light having a wavelength less than 470 nm.
  • the semiconductor chip 4 is placed on the carrier 1 in such a way that the epitaxial layer comes to rest on the foil 3 of the carrier 1.
  • a substrateless semiconductor chip is used.
  • light losses occurring in the substrate can be avoided.
  • the carrier 1 is intended to position a plurality of semiconductor chips 4 thereon, wherein a defined distance a is maintained between the semiconductor chips.
  • the film 3 can also consist of several film layers which have a different release temperature. As a result of the single-layer or multilayer film, it is achieved that the semiconductor components can be released again from the carrier 1 at the end of the production method described here without the semiconductor chips 4 being damaged in the process.
  • a grid is applied to the carrier 1.
  • the grid elements 7 are arranged between the semiconductor chips 4.
  • Grid elements likewise run transversely thereto, so that each semiconductor chip is surrounded by four grid elements.
  • the thickness of the grid elements is dimensioned such that a distance b remains between the grid elements 7 and the semiconductor chips 4.
  • the grid elements 7 are formed in a preferred method by a photoresist, since suitable methods are available for this purpose and the photoresist can be easily removed later again.
  • FIG. 4 shows the next method step.
  • a cover material 8 is applied to the entire arrangement, which fills the recesses formed between the grid elements 7.
  • the semiconductor chips 4 are surrounded by the covering material from all sides except the region where the semiconductor chip rests on the carrier 1 or where possibly a bonding pad is provided.
  • even more covering material is applied in this embodiment than is required to fill the recesses.
  • the cover material 8 is, for example, unrolled. In this case, the amount of covering material can not be dosed so accurately that on the one hand the wells are completely filled, on the other hand, however, no excess covering material is applied.
  • the difficulty stems, inter alia, that the height of the grid elements 7 is only a few tens to several 100 microns.
  • the covering material is drawn off to the height of the grid elements 7.
  • the grid elements 7 serve as spacers and allow to remove in the peeling process only the covering material, which goes beyond the height of the grid elements 7.
  • a layer of covering material 8 which has a constant layer thickness is formed over the semiconductor chip 4. The excess material could also be thrown off.
  • the distance a between the semiconductor chips 4, the thickness of the semiconductor chips c and the height and width of the grating elements 7 are matched to one another such that layers are formed on the top side of the semiconductor chip 4 and on the sides of the semiconductor chip 4 result, which have an equal thickness b.
  • a greater or smaller thickness of the cover element is to be provided on the sides.
  • sedimentation may result in relatively few phosphor particles being present in the region of the cover material that is important for conversion in the lateral regions of the chip. This can be compensated by a greater thickness.
  • the grating elements 7 consisting of photoresist are removed, as shown in FIG.
  • semiconductor devices consisting of a Semiconductor chip 4 and a layer of a covering material 8, wherein the layer extends substantially on five sides of the semiconductor chip. Between the semiconductor devices 9 is a distance that has the width of the previous grid elements 7.
  • the hard carrier part 2 is removed, as shown in Figure 7.
  • the semiconductor devices 9 are now only on the film 3.
  • the film 3 is made of several layers of film with different release temperature.
  • the film layer lying toward the hard carrier part 2 has a lower release temperature than the film layer arranged relative to the semiconductor component 9.
  • the hard carrier part 2 can be removed, but the film 3 still adheres to the semiconductor devices 9. Only when heated to a second release temperature, the semiconductor devices 9 can be easily removed from the film 3.
  • a suitable adhesive is used instead of the film, wherein the semiconductor components can also be solved by thermal action of the carrier. Also, a laser lift-off method could be used.
  • FIG. 8 After the semiconductor components 9 have been separated from the foil, the finished semiconductor components are obtained, as shown in FIG. 8 in a three-dimensional representation. It should be noted that this is a section, so that the semiconductor chip 4 with the substrate 5 and the epitaxial layer 6 can be seen. It's at a real one Semiconductor component also on this side of the semiconductor chip 4, a layer of cover material 8 is provided.
  • the chip shown in FIG. 8 is designed to be contacted from the underside, that is to say that the at least two contacts of the semiconductor chip are located on a common side.
  • semiconductor chips which have contacts on the two opposite sides, that is, on the side on which the cover material 8 is located, it must be possible to contact the semiconductor chip. This is possible through a recess in the cover layer 8.
  • the region above the upper contact surface is covered with a photoresist element 10 in the method step shown in FIG. This is shown in FIG.
  • the top of the photoresist element 10 is matched to the height of the grid elements 7, so that they lie in a common plane.
  • the semiconductor chip 4 can be contacted by the recess.
  • the grid elements are not formed by a photoresist, but instead a carrier is provided on which a grid is already formed.
  • the carrier is a band 11 having recesses. The partitions between the recesses form the grid.
  • one or more semiconductor chips can be arranged in each well.
  • the depressions are filled with a covering material 8, so that a layer-constant thickness is formed over the semiconductor chips.
  • modules can also be produced in which later a plurality of semiconductor chips are connected to one another by the covering material.
  • a plurality of semiconductor chips are arranged in a depression, which is formed by four grid elements, and surrounded by the covering material.
  • the covering material can also be applied by means of a spin-coating method, by means of microdosing or dipping.
  • the cover material is in particular an epoxy resin or a silicone in question, which additional components can be added.
  • FIGS. 13 to 17 show a further exemplary embodiment of a method according to the invention.
  • the substrate of the semiconductor chips itself serves as a carrier, that is, no additional carrier is used.
  • a plurality of adjacent regions with a semiconductor layer sequence are applied on a substrate 5, for example a sapphire, in which the emitted light is generated in later operation.
  • the semiconductor layer sequence 6 is either applied by means of a mask only in certain areas, the semiconductor layer sequence 6 or the semiconductor layer sequence 6 is applied over a large area and by later etching, the areas between the individual areas that are to remain standing, removed.
  • grid elements 7 are applied to the substrate 5 between the semiconductor layer sequences 6.
  • depressions are again formed on the substrate, with the semiconductor layer sequences 6 lying in the depressions.
  • the wells are filled with a cover material 8 and subtracted to the height of the grid elements or filled by a spin coating process so that exactly the amount of Abdeckmenmaterial remains in the wells that is needed to the wells to fill the top.
  • the semiconductor components are singulated by dividing the substrate in the region between the individual semiconductor layer sequences.
  • recesses could be provided on the upper side of the cover elements 8, similar to what is shown in FIG. 10, so that the semiconductor layer sequences 6 can be contacted via bonding wires. The semiconductor layer sequences 6 could thus be controlled individually.
  • the embodiment according to FIGS. 13 to 17 has the advantage that no additional carrier is required.
  • a further advantage is that the light emission of the semiconductor components 9 does not occur through the substrate 5, so that a higher efficiency is achieved.

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes (9), wobei ein Gitter (7) auf einem Träger (1) gebildet wird, so dass Vertiefungen entstehen, eine Mehrzahl von Halbleiterchips (4) auf dem Träger (1) angeordnet wird, so dass die Halbleiterchips (4) innerhalb der Vertiefungen positioniert sind, die Vertiefungen, in denen die Halbleiterchips (4) angeordnet sind, mit einem Abdeckmaterial (8) gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters (7) gefüllt sind, das Abdeckmaterial (8) ausgehärtet wird und die Halbleiterchips (4) von dem Träger (1) und dem Gitter (7) getrennt werden.

Description

Beschreibung
Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, wobei auf einem Halbleiterchip des Halbleiterbauelements eine Abdeckschicht aufgebracht werden soll. Derartige Abdeckschichten werden beispielsweise benötigt, um den Halbleiterchip zu schützen. In einigen Anwendungen soll das vom Halbleiterchip erzeugte Licht gestreut werden, in diesem Fall kann die Abdeckschicht Licht streuende Partikel aufweisen. In anderen Anwendungen soll eine vollständige oder teilweise Konversion des vom Halbleiterchip erzeugten Lichts bewirkt werden, um vorzugsweise Mischlicht zu erzeugen. Dabei wird ein Teil der vom Halbleiterchip ausgestrahlten, beispielsweise blauen Strahlung in gelbes Licht umgewandelt, so dass insgesamt Mischstrahlung bestehend aus blauem und gelbem Licht wahrgenommen wird. Bei geeigneter Einstellung des Mischungsverhältnisses und geeigneter Wahl der Wellenlängen wird das ausgestrahlte Mischlicht als weißes Licht wahrgenommen.
Für das Aufbringen der Abdeckschicht sind verschiedene Techniken möglich. Beispielsweise kann eine Schicht im Siebdruckverfahren aufgebracht werden, oder das Abdeckmaterial wird als Plättchen auf die Chipoberfläche aufgesetzt. In einer anderen Technik wird der Halbleiterchip vergossen, wobei die Vergussmasse die gewünschten Partikel beinhaltet. Insbesondere in dem Fall, wenn eine Licht konvertierende Schicht erzeugt werden soll, sedimentieren die dabei verwendeten Leuchtstoffpartikel aufgrund ihrer Größe. Sie bilden dadurch auf der Oberseite des Chips eine LeuchtstoffSchicht , während im übrigen Volumen des Abdeckmaterials nur wenige Leuchtstoffpartikel vorhanden sind.
In der Praxis erweist es sich als problematisch, Abdeckschichten mit einer konstanten Schichtdicke zu erzeugen. Dies ist insbesondere in den Fällen problematisch, wenn die Abdeckschicht Licht konvertierende Eigenschaften hat, um Mischlicht zu erzeugen. Denn bei einer inhomogenen Schichtdicke ist das Mischungsverhältnis der vom Halbleiterchip erzeugten Strahlung und der durch Konversion gewonnenen Strahlung nicht über der gesamten Chipoberfläche gleich, so dass nicht sichergestellt ist, dass in verschiedenen Strahlungsrichtungen Licht der gleichen Farbe ausgestrahlt wird.
Aus der EP 0907969 Bl ist ein Halbleiterbauelement bekannt, welches eine Lumineszenzkonversionsschicht mit einer konstanten Dicke aufweist. Allerdings ist nicht angegeben, wie eine solche Schicht einfach erzeugt werden kann.
Es ist unter anderem eine Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelementes anzugeben, durch das in einfacher Weise eine Abdeckschicht mit einer konstanten Schichtdicke erzeugt werden kann.
Diese Aufgabe wird unter anderem durch ein Verfahren zur Herstellung eines Halbleiterbauelementes gelöst, wobei ein Gitter auf einem Träger angeordnet wird, so dass Vertiefungen gebildet sind, eine Mehrzahl von Halbleiterchips auf dem Träger angeordnet wird, so dass die Halbleiterchips innerhalb der Vertiefungen positioniert sind, die Vertiefungen mit einem Abdeckmaterial gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters gefüllt sind, das Abdeckmaterial ausgehärtet wird und abschließend die Halbleiterchips von dem Träger und dem Gitter getrennt werden.
Durch das erfindungsgemäß gebildete Gitter wird eine Höhenreferenz geschaffen, so dass ein Füllen der Vertiefungen des Gitters mit einem Abdeckmaterial dazu führt, dass, vorausgesetzt der Halbleiterchip weist eine konstante Dicke auf, auch die Abdeckschicht eine konstante Schichtdicke aufweist.
Gemäß zumindest einer Ausführungsform des Verfahrens weist die mit dem beschriebenen Verfahren über den Halbleiterchips gebildete Schicht eine im Wesentlichen konstante Schichtdicke auf. Eine „im Wesentlichen" konstante Schichtdicke kann dabei heißen, dass die Schicht, abgesehen von herstellungsbedingten Schwankungen eine ebene, glatte Außenfläche aufweist.
In einem bevorzugt ausgestalteten Verfahren wird das Gitter aus einem Fotolack gebildet, welches nach der Aushärtung des Abdeckmaterials wieder auf einfache Weise entfernt werden kann. In einer anderen vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird zuerst ein Gitter bereitgestellt und anschließend werden Halbleiterchips in die durch das Gitter gebildete Vertiefungen eingesetzt.
Eine günstige Möglichkeit, das Abdeckmaterial in der gewünschten Menge aufzubringen, besteht darin, das Abdeckmaterial zunächst in einer überschüssigen Menge aufzubringen und dann auf die Höhe des Gitters abzuziehen.
Besonders günstig ist, wenn die Halbleiterchips ihre Anschlüsse auf einer gemeinsamen Seite des Chips aufweisen, die der Seite mit der Abdeckschicht abgewandt ist. Es ist aber auch bei Halbeiterchips mit Kontakten auf gegenüberliegenden Seiten anwendbar, wobei in diesem Fall eine Aussparung für die spätere Kontaktierung eines Kontakts des Halbleiterchips vorgesehen werden muss.
Besonders vorteilhaft ist, wenn die Höhe der Gitterelemente sowie ihr Abstand zu den Halbleiterchips so gewählt ist, dass die entstehenden Schichten auf der Oberseite und an den Seitenflächen eine gleiche Schichtdicke aufweisen.
Das Verfahren ist in den Fällen besonders vorteilhaft, wenn das Abdeckmaterial Licht konvertierende Eigenschaften aufweist, beispielsweise Licht konvertierende Partikel aufweist. Denn in diesen Fällen ist es besonders wichtig, dass die Schicht mit dem Abdeckmaterial eine konstante Schichtdecke aufweist .
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens wird das Gitter auf einem Band oder einem Kunstwa- fer gebildet.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens wird das Abdeckmaterial in einem Rakel -Verfahren oder einem Tauch-Verfahren aufgebracht.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens wird das Abdeckmaterial zunächst in einer überschüssigen Menge aufgebracht und dann auf die Höhe des Gitters abgezogen.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens wird das Abdeckmaterial in einem Spin-Coating- Verfahren aufgebracht . Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens wird das Abdeckmaterial mikrodosiert in die einzelnen Vertiefungen eingefüllt.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens weist Abdeckmaterial zumindest Licht konvertierende Eigenschaften auf. Beispielsweise können dazu Partikel eines Lumineszenzkonversionsstoffs in das Abdeckmaterial eingebracht sein.
-Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens weist das Abdeckmaterial Licht streuende Eigenschaften auf. Beispielsweise können dazu Partikel eines Licht streuenden Materials in das Abdeckmaterial eingebracht sein.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens bildet das Abdeckmaterial eine Schicht mit antire- flektierenden Eigenschaften.
Gemäß zumindest einer Ausführungsform des hier beschriebenen Verfahrens werden durch mehrfache Ausbildung eines Gitters und Füllung mit einem Abdeckmaterial nacheinander mehrere Schichten aufgebracht.
Ferner wird ein Verfahren zur Herstellung eines Halbleiterbauelementes angegeben, wobei:
- auf einem Substrat mehrere nebeneinander angeordnete eine Halbleiterschichtenfolgen aufgebracht werden, die dazu eingerichtet ist, im Betrieb Licht auszusenden,
- ein Gitter auf dem Substrat gebildet wird, so dass Vertiefungen entstehen, in denen Halbleiterschichtenfolgen angeordnet sind, - die Vertiefungen, in denen die Halbleiterschichtenfolgen angeordnet sind, mit einem Abdeckmaterial gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters gefüllt sind,
- das Abdeckmaterial ausgehärtet wird,
- das Gitter entfernt wird und
- das Substrat zerteilt wird, um einzelne Halbleiterbauelemente mit einem Substratteil, einer Halbleiterschichtenfolge und einem durch das Abdeckmaterial gebildeten Abdeckelement zu erhalten.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles erläutert .
Es zeigen:
Figuren 1 bis 8 die Herstellung eines Halbleiterbauelementes gemäß erfindungsgemäßer Verfahrensschritte,
Figuren 9 und 10 die Herstellung eines Halbleiterbauelementes gemäß einem erweiterten Verfahren,
Figuren 11 und 12 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens und
Figuren 13 bis 17 ein Ausführungsbeispiel eines erfindungsge- mäßen -Verfahrens , bei dem ein Chip-Substrat als Träger verwendet wird.
Die Figur 1 zeigt einen Träger, auf dem gemäß dem erfindungs- gemäßen Verfahren ein Gitter sowie Halbleiterchips angeordnet werden sollen. Der Träger 1 besteht aus einem harten ersten Trägerteil 2 und einer darauf angeordneten Folie 3. Auf die- sem Träger werden, wie in Figur 2 gezeigt ist, Halbleiterchips 4 aufgesetzt. Die Halbleiterchips selber bestehen aus einem Substrat 5, beispielsweise einem Saphir, und einer so genannten Epitaxieschicht 6. Bei der Epitaxieschicht 6 handelt es sich um eine Halbleiterschichtenfolge, die auf dem Substrat 5 aufgebracht wurde und die im Betrieb Strahlung aussendet. Es kann sich beispielsweise um eine Gallium- Nitrid-Schicht handeln. Bevorzugt ist die Epitaxieschicht so ausgebildet, dass sie blaues Licht mit einer Wellenlänge kleiner als 470 nm erzeugt. Gemäß diesem Ausführungsbeispiel ist der Halbleiterchip 4 so auf den Träger 1 aufgesetzt, däss die Epitaxieschicht auf der Folie 3 des Trägers 1 zu liegen kommt .
In einer anderen Ausgestaltung wird ein substratloser Halbleiterchip verwendet. Somit können Lichtverluste, die in dem Substrat auftreten, vermieden werden. Außerdem lassen sich so sehr dünne Halbleiterbauelemente herstellen.
Der Träger 1 ist dafür vorgesehen, eine Vielzahl von Halblei- terchips 4 darauf zu positionieren, wobei zwischen den Halbleiterchips ein definierter Abstand a eingehalten wird. Die Folie 3 kann auch aus mehreren Folienschichten bestehen, die eine unterschiedliche Release-Temperatur aufweisen. Durch die ein- oder mehrschichtige Folie wird erreicht, dass die Halbleiterbauelemente am Ende des hier beschriebenen Herstellungsverfahrens wieder von dem Träger 1 gelöst werden können, ohne dass dabei die Halbleiterchips 4 beschädigen werden.
In einem folgenden Schritt wird, wie in Figur 3 dargestellt ist, ein Gitter auf den Träger 1 aufgebracht. Die Gitterelemente 7 werden zwischen den Halbleiterchips 4 angeordnet. In der Figur 3, welche einen Querschnitt durch einen mit Halb- leiterchips 4 und Gitterelementen 7 versehenen Träger 1 darstellt, sind nur die Gitterelemente 7 in einer Richtung zu erkennen. Quer dazu verlaufen ebenfalls Gitterelemente, so dass jeder Halbleiterchip von vier Gitterelementen umgeben ist. Die Dicke der Gitterelemente ist so bemessen, dass zwischen den Gitterelementen 7 und den Halbeiterchips 4 ein Abstand b verbleibt .
Die Gitterelemente 7 werden in einem bevorzugten Verfahren durch einen Fotolack gebildet, da geeignete Verfahren hierfür verfügbar sind und der Fotolack später wieder leicht entfernt werden kann.
In der Figur 4 ist der nächste Verfahrensschritt dargestellt. In diesem Schritt wird auf die gesamte Anordnung ein Abdeckmaterial 8 aufgebracht, welches die Vertiefungen, die zwischen den Gitterelementen 7 gebildet sind, ausfüllt. Dabei werden die Halbleiterchips 4 von allen Seiten außer dem Bereich, wo der Halbleiterchip auf dem Träger 1 aufliegt oder wo eventuell ein Bondpad vorgesehen ist, von dem Abdeckmaterial umgeben. In diesem Schritt wird in diesem Ausführungsbeispiel sogar mehr Abdeckmaterial aufgetragen, als dies zum Füllen der Vertiefungen erforderlich ist. Das Abdeckmaterial 8 wird beispielsweise aufgeräkelt. Dabei lässt sich die Menge an Abdeckmaterial nicht so genau dosieren, dass einerseits die Vertiefungen vollständig gefüllt sind, andererseits aber kein überschüssiges Abdeckmaterial aufgetragen wird. Die Schwierigkeit rührt unter anderem daher, dass die Höhe der Gitterelemente 7 nur einige 10 bis einige 100 μm beträgt.
Statt des Aufrakelns könnte auch ein Spin-Coating-Verfahren verwendet werden. Dazu wird die Anordnung aus Träger, Gitter und darin aufgenommen Halbleiterchips mit dem hochviskosen - S -
Abdeckmaterial benetzt . Dieses wird dann durch Rotation des Trägers mit hohen Winkelgeschwindigkeiten verteilt. Ein Abziehen ist dann in der Regel nicht mehr erforderlich.
In einem nachfolgenden Schritt, der in Figur 5 dargestellt ist, wird das Abdeckmaterial auf die Höhe der Gitterelemente 7 abgezogen. Die Gitterelemente 7 dienen dabei als Abstandshalter und erlauben es, bei dem Abziehvorgang nur das Abdeckmaterial zu entfernen, welches über die Höhe der Gitterelemente 7 hinausgeht. Durch diesen Abziehvorgang entsteht über dem Halbleiterchip 4 eine Schicht aus Abdeckmaterial 8, welche eine konstante Schichtdicke aufweist. Das überschüssige Material könnte auch abgeschleudert werden. Wie aus der Figur 5 erkennbar ist, ist der Abstand a zwischen den Halbleiterchips 4, die Dicke der Halbleiterchips c sowie die Höhe und Breite der Gitterelemente 7 so aufeinander abgestimmt, dass sich auf der Oberseite des Halbleiterchips 4 und an den Seiten des Halbleiterchips 4 Schichten ergeben, die eine gleiche Dicke b aufweisen.
Je nach gewünschtem Farbort des in verschiedene Richtungen abgestrahlten Lichts ist auf den Seiten eine größere oder kleinere Dicke des Abdeckelements vorzusehen. Beispielsweise kann eine Sedimentation dazu führen, dass in den seitlichen Bereichen des Chips verhältnismäßig wenige Leuchtstoffparti- kel in dem Bereich des Abdeckmaterials vorhanden sind, der für eine Konversion wichtig ist. Dies kann durch eine größere Dicke ausgeglichen werden.
Nach Aushärtung des Abdeckmaterials erfolgt ein weiterer Schritt, in dem die aus Fotolack bestehenden Gitterelemente 7 entfernt werden, wie in Figur 6 dargestellt ist. Auf dem Träger 1 befinden sich nun Halbleiterbauelemente, die aus einem Halbleiterchip 4 und einer Schicht aus einem Abdeckmaterial 8 bestehen, wobei sich die Schicht im Wesentlichen auf fünf Seiten des Halbleiterchips erstreckt. Zwischen den Halbleiterbauelementen 9 befindet sich ein Abstand, der die Breite der vorherigen Gitterelemente 7 aufweist.
Nachfolgend wird das harte Trägerteil 2 entfernt, wie in Figur 7 dargestellt ist. Die Halbleiterbauelemente 9 befinden sich nun nur noch auf der Folie 3. Bei diesem Verfahrensschritt wird deutlich, warum es von Vorteil ist, wenn die Folie 3 aus mehreren Folienschichten mit unterschiedlicher Release-Temperatur ausgeführt ist. Die zum harten Trägerteil 2 hin liegende Folienschicht besitzt eine geringere Release- Temperatur als die zum Halbleiterbauelement 9 angeordnete Folienschicht. Bei Erwärmung auf eine erste Release-Temperatur lässt sich das harte Trägerteil 2 entfernen, die Folie 3 haftet aber noch an den Halbleiterbauelementen 9. Erst bei Erwärmung auf eine zweite Release-Temperatur lassen sich die Halbleiterbauelemente 9 leicht von der Folie 3 entfernen.
In einer anderen Ausführung wird statt der Folie ein geeigneter Kleber verwendet, wobei die Halbleiterbauelemente ebenso durch thermische Einwirkung von dem Träger gelöst werden können. Auch könnte ein Laser-Liftoff-Verfahren eingesetzt werden.
Nach dem Trennen der Halbleiterbauelemente 9 von der Folie erhält man die fertigen Halbleiterbauelemente, wie eines in Figur 8 in einer dreidimensionalen Darstellung gezeigt ist . Hierbei ist zu beachten, dass es sich um einen Schnitt handelt, so dass der Halbleiterchip 4 mit dem Substrat 5 und der Epitaxieschicht 6 erkennbar ist. Es ist bei einem realen Halbleiterbauelement auch auf dieser Seite des Halbleiter- chips 4 eine Schicht aus Abdeckmaterial 8 vorgesehen.
Der in der Figur 8 gezeigte Chip ist dafür eingerichtet, von der Unterseite her kontaktiert zu werden, das heißt die mindestens zwei Kontakte des Halbleiterchips befinden sich auf einer gemeinsamen Seite. Es gibt aber auch Halbleiterchips, die auf den beiden gegenüberliegenden Seiten Kontakte aufweisen, das heißt auch auf der Seite, auf der sich das Abdeckmaterial 8 befindet, muss die Möglichkeit bestehen, den Halbleiterchip zu kontaktieren. Dies ist durch eine Aussparung in der Abdeckschicht 8 möglich. Um eine Aussparung über der entsprechenden Kontaktfläche des Halbleiterchips zu erzeugen, wird im Verfahrensschritt, der in Figur 3 dargestellt war, der Bereich über der oberen Kontaktfläche mit einem Fotolackelement 10 abgedeckt. Dies ist in Figur 9 dargestellt. Die Oberseite des Fotolackelements 10 ist auf die Höhe der Gitterelemente 7 abgestimmt, so dass sie in einer gemeinsamen Ebene liegen. Beim Füllen der Vertiefungen mit Abdeckmaterial kann an die Stelle des Fotolackelements 10 kein Abdeckmaterial gelangen, so dass nach Entfernen des Fotolacks an der Stelle des Fotolackelements 10 eine Aussparung in dem Abdeckmaterial 8 bleibt, wie in Figur 10 zusehen ist. Durch diese Aussparung kann später der Halbleiterchip 4 mit einem Bonddraht kontaktiert werden.
Bei einer späteren Montage kann der Halbleiterchip 4 durch die Aussparung kontaktiert werden.
In einem alternativen, ebenfalls erfindungsgemäßen Verfahren werden die Gitterelemente nicht durch einen Fotolack gebildet, sondern es wird ein Träger vorgesehen, an welchem bereits ein Gitter ausgebildet ist. Dieses Verfahren ist in den Figuren 11 und 12 veranschaulicht. Beispielsweise handelt es sich bei dem Träger um ein Band 11, welches Vertiefungen aufweist. Die Trennwände zwischen den Vertiefungen bilden das Gitter. In jede Vertiefung können in einem weiteren Schritt, der in Figur 12 dargestellt ist, ein oder mehrere Halbleiter- chips angeordnet werden. Anschließend werden die Vertiefungen wie im vorherigen Ausführungsbeispiel mit einem Abdeckmaterial 8 gefüllt, so dass über den Halbleiterchips eine schicht- konstante Dicke entsteht. Nach dem Entnehmen der so gebildeten Halbleiterbauelemente aus den Vertiefungen des Trägerbandes 11 erhält man die fertigen Halbleiterbauelemente .
Man kann auch die Halbleiterbauelemente in den Vertiefungen belassen und die Gitter in der Mitte durchtrennen, so dass gleichzeitig ein Gehäuseteil gebildet wird. Oder man belässt die Halbleiterbauelemente in den Vertiefungen des Trägers, so dass ein Modul aus einer Vielzahl von Halbleiterbauelementen gebildet wird. In diesem Fall müsste die elektrische Anbindung der Halbleiterchips bei Herstellung des Trägers berücksichtigt werden.
Die Erfindung ist nicht auf die gezeigten Ausführungsbeispiele beschränkt. Beispielsweise ist es möglich, statt des Trägerbandes 11 einen Kunstwafer mit Vertiefungen vorzusehen. Durch das Verfahren lassen sich auch Module erzeugen, bei denen später mehrere Halbleiterchips durch das Abdeckmaterial miteinander verbunden sind. Dazu werden in einer Vertiefung, die durch vier Gitterelemente gebildet wird, mehrere Halbleiterchips angeordnet und mit dem Abdeckmaterial umgeben. Anstatt des Aufrakelns und späteren Abziehens des Abdeckmaterials kann das Abdeckmaterial auch mittels eines Spin- Coating-Verfahrens, mittels Mikrodosierung oder Tauchen aufgebracht werden. Als Abdeckmaterial kommt insbesondere ein Epoxydharz oder ein Silikon in Frage, welchem zusätzliche Bestandteile beigefügt werden können. So ist es, wie eingangs beschrieben, besonders vorteilhaft, Leuchtstoffpartikel oder Licht streuende Partikel beizumischen. Es sind aber auch andere Bestandteile möglich, so dass sich beispielsweise antireflektive Eigenschaften ergeben. Zur Erzielung antireflektiver Eigenschaften ist insbesondere eine Schichtenfolge sinnvoll, wobei die einzelnen Schichten aufgrund des Materials oder zusätzlicher Bestandteile unterschiedliche Brechungsindizes aufweisen. Es wäre weiterhin möglich, mehrere Schichten mittels des erfindungsgemäßen Verfahrens aufzubringen. Dabei würden nach dem Aushärten der ersten Schicht mit dem Abdeckmaterial weitere Gitterelemente gesetzt werden, wobei anschließend die so entstehenden Vertiefungen wiederum mit einem Abdeckmaterial gefüllt werden würden. Wenn vor dem Setzen weiterer Gitterelemente die bisherigen Gitterelemente entfernt werden, können neue Gitterelemente erzeugt werden, welche schmaler sind als die ersten Gitterelemente. Dadurch ergibt sich ein seitlicher Zwischenraum zwischen den neuen Gitterelementen und der ersten Schicht aus Abdeckmaterial. Eine anschließend aufgebrachte zweite Schicht würde sich also nicht nur auf der Oberseite des Halbleiterbauelementes erstrecken, sondern auch die Seiten abdecken.
In den Figuren 13 bis 17 ist ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens dargestellt. In diesem Ausführungsbeispiel dient das Substrat der Halbleiterchips selber als Träger, es wird also kein zusätzlicher Träger verwendet . In dem in Figur 13 dargestellten Verfahrensschritt werden auf einem Substrat 5, beispielsweise einem Saphir, mehrere nebeneinander liegende Bereiche mit einer Halbleiterschichtenfolge aufgebracht, in welchen im späteren Betrieb das abgestrahlte Licht erzeugt wird.
Die Halbleiterschichtenfolge 6 wird dabei entweder mittels einer Maske nur in bestimmten Bereichen die Halbleiterschichtenfolge 6 aufgebracht oder die Halbleiterschichtenfolge 6 wird großflächig aufgebracht und durch späteres Ätzen werden die Bereiche zwischen den einzelnen Bereichen, die stehen bleiben sollen, entfernt.
Im nachfolgenden Schritt, der in Figur 14 dargestellt ist, werden dem Substrat 5 Gitterelemente 7 zwischen den Halbleiterschichtenfolgen 6 aufgebracht. Dadurch werden wiederum Vertiefungen auf dem Substrat gebildet, wobei die Halbleiterschichtenfolgen 6 in den Vertiefungen liegen.
Im Schritt gemäß Figur 15 werden die Vertiefungen mit einem Abdeckmaterial 8 gefüllt und auf die Höhe der Gitterelemente abgezogen beziehungsweise mittels eines Spin-Coating- Verfahrens so gefüllt, dass genau die Menge an Abdeckmengematerial in den Vertiefungen verbleibt, die benötigt wird, um die Vertiefungen bis zur Oberkante zu füllen.
In dem nachfolgenden Schritt gemäß Figur 16 werden die Gitterelemente 7 entfernt.
Im abschließenden Schritt 17 werden die Halbleiterbauelemente vereinzelt, indem das Substrat im Bereich zwischen den einzelnen Halbleiterschichtenfolgen zerteilt wird. Es wäre jedoch auch denkbar, mehrere Halbleiterchips 4 zusammen zu las- sen, um so Module zu bilden. Beispielsweise könnten Aussparungen an der Oberseite der Abdeckelemente 8 vorgesehen werden, ähnlich wie dies in Figur 10 gezeigt ist, sodass die Halbleiterschichtenfolgen 6 über Bonddrähte kontaktiert werden können. Die Halbleiterschichtenfolgen 6 könnten somit einzeln angesteuert werden.
Das Ausführungsbeispiel gemäß den Figuren 13 bis 17 hat den Vorteil, dass kein zusätzlicher Träger erforderlich ist. Ein weiterer Vorteil besteht darin, dass die Lichtabstrahlung der Halbleiterbauelemente 9 nicht durch das Substrat 5 hindurch erfolgt, sodass eine höhere Effizienz erreicht wird.
Auch über diese Abwandlung hinausgehende Ausführungsbeispiele sind von der Erfindung umfasst.
Diese Patentanmeldung beansprucht die Prioritäten der deutschen Patentanmeldungen 102007046030.0 und 102007053067.8, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zur Herstellung eines Halbleiterbauelementes (9) , wobei
- ein Gitter (7) auf einem Träger (1) gebildet wird, so dass Vertiefungen entstehen,
- eine Mehrzahl von Halbleiterchips (4) auf dem Träger (1) angeordnet wird, so dass die Halbleiterchips (4) innerhalb der Vertiefungen positioniert sind,
- die Vertiefungen, in denen die Halbleiterchips (4) angeordnet sind, mit einem Abdeckmaterial (8) gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters (7) gefüllt sind,
- das Abdeckmaterial (8) ausgehärtet wird und
- die Halbleiterchips (4) mit dem durch das Abdeckmaterial
(8) gebildeten Abdeckelement von dem Träger (1) und dem Gitter (7) getrennt werden.
2. Verfahren nach dem vorherigen Anspruch, wobei in jeder Vertiefung genau ein Halbleiterchip (4) angeordnet wird.
3. Verfahren nach einem der vorherigen Ansprüche, wobei das Gitter (7) aus einem Fotolack gebildet wird, der nach der Aushärtung des Abdeckmaterials (8) entfernt wird.
4. Verfahren nach einem der vorherigen Ansprüche, wobei zuerst die Halbleiterchips (4) auf dem Träger (1) angeordnet werden und dann das Gitter (7) aus Fotolack hergestellt wird.
5. Verfahren nach einem der vorherigen Ansprüche, wobei zuerst das Gitter (7) hergestellt wird und dann die Halbleiterchips (4) in den durch das Gitter (7) gebildeten Vertiefungen angeordnet werden.
6. Verfahren nach einem der vorherigen Ansprüche, wobei die Halbleiterchips (4) zwei Kontaktflächen zur elektrischen Kontaktierung aufweisen, die auf einer gemeinsamen Seite des Chips (4) angeordnet sind, wobei das Abdeckmaterial (8) auf der den Kontakten abgewandten Seite des Chips (4) aufgebracht wird.
7. Verfahren nach einem der vorherigen Ansprüche, wobei die Halbleiterchips (4) zwei Kontaktflächen zur elektrischen Kontaktierung aufweisen, die auf gegenüberliegenden Seiten des Chips (4) angeordnet sind, wobei in der Abdeckschicht eine Aussparung erzeugt wird, um die auf der Seite der Abdeckschicht liegenden Kontaktfläche des Halbleiterchips (4) elektrisch kontaktieren zu können.
8. Verfahren nach dem vorherigen Anspruch, wobei die Halbleiterchips (4) und die Gitterelemente (7) voneinander beabstandet angeordnet werden, so dass das Abdeckmaterial (8) eine seitliche Schicht an den Halbleiterchips (4) bildet.
9. Verfahren nach einem der vorherigen Ansprüche, wobei die Höhe der Gitterelemente (7) und ihr Abstand (b) zu den Halbleiterchips derart aufeinander abgestimmt sind, dass die Schichtdicken oben und seitlich gleich sind.
10. Verfahren nach einem der vorherigen Ansprüche, wobei der Träger (1) aus einem harten Trägerteil (2) und einer ein- oder mehrschichtigen Folie (3) besteht, wobei die Halbleiterchips (4) auf die Folie (3) aufgesetzt werden.
11. Verfahren nach dem vorherigen Anspruch, wobei die Halbleiterchips aus einem Substrat (5), vorzugsweise aus einem Saphir, und einer zur Lichterzeugung ausgebildeten Halbleiterschichtenfolge (6) bestehen, wobei die Halbleiterchips (4) mit der Seite der Halbleiterschichtenfolge (6) auf die Folie (3) des Trägers (1) aufgesetzt werden.
12. Verfahren nach einem der vorherigen Ansprüche, wobei der Träger (1) aus einem harten oder weichen Trägerteil (2) besteht, wobei die Halbleiterchips (4) mit einem Kleber auf dem Träger (1) fixiert werden.
13. Verfahren nach einem der vorherigen Ansprüche, wobei als Halbleiterchips (4) substratlose Halbleiterchips verwendet werden.
14. Opto-Halbleiterbauelement mit einem Halbleiterchip (4), der dazu eingerichtet ist, im Betrieb Licht abzustrahlen, und einer auf zumindest einer Seite des Halbleiterchips (4) aufgebrachten Abdeckschicht mit einer konstanten Schichtdicke, wobei die Abdeckschicht in einem Verfahren nach einem der vorherigen Ansprüche aufgebracht wurde .
15. Opto-Halbleiterbauelement dem vorherigen Anspruch, wobei die Schichtdicke auf einer Oberseite des Halbleiterchips und den angrenzenden Seiten gleich ist.
PCT/DE2008/001291 2007-09-26 2008-08-06 Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement WO2009039802A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102007046030.0 2007-09-26
DE102007046030 2007-09-26
DE102007053067.8 2007-11-07
DE102007053067A DE102007053067A1 (de) 2007-09-26 2007-11-07 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
WO2009039802A1 true WO2009039802A1 (de) 2009-04-02

Family

ID=40384464

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2008/001291 WO2009039802A1 (de) 2007-09-26 2008-08-06 Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement

Country Status (3)

Country Link
DE (1) DE102007053067A1 (de)
TW (1) TW200915447A (de)
WO (1) WO2009039802A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009048401A1 (de) 2009-10-06 2011-04-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102010063760B4 (de) * 2010-12-21 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014102293A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil
DE102015120855B4 (de) 2015-12-01 2021-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102016108931A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
CN111668123B (zh) * 2019-03-08 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP2003046140A (ja) * 2001-07-26 2003-02-14 Matsushita Electric Works Ltd 発光装置およびその製造方法
DE10250911A1 (de) * 2002-10-31 2004-06-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
JP2007158293A (ja) * 2005-11-09 2007-06-21 Aoi Electronics Co Ltd 電子部品およびその製造方法、樹脂封止用印刷機
EP1814151A1 (de) * 2006-01-31 2007-08-01 Stanley Electric Co., Ltd. Herstellungsverfahren für ein oberflächenmontierbares Halbleiterbauelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773541B2 (ja) 1996-06-26 2006-05-10 シーメンス アクチエンゲゼルシヤフト ルミネセンス変換エレメントを有する半導体発光素子
US6650044B1 (en) * 2000-10-13 2003-11-18 Lumileds Lighting U.S., Llc Stenciling phosphor layers on light emitting diodes
US20060003477A1 (en) * 2002-10-30 2006-01-05 Bert Braune Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
DE10316769A1 (de) * 2003-04-10 2004-10-28 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Leuchtstoffbassierte LED und zugehöriger Leuchtstoff
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP2003046140A (ja) * 2001-07-26 2003-02-14 Matsushita Electric Works Ltd 発光装置およびその製造方法
DE10250911A1 (de) * 2002-10-31 2004-06-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
JP2007158293A (ja) * 2005-11-09 2007-06-21 Aoi Electronics Co Ltd 電子部品およびその製造方法、樹脂封止用印刷機
EP1814151A1 (de) * 2006-01-31 2007-08-01 Stanley Electric Co., Ltd. Herstellungsverfahren für ein oberflächenmontierbares Halbleiterbauelement

Also Published As

Publication number Publication date
TW200915447A (en) 2009-04-01
DE102007053067A1 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
EP1917686B1 (de) Verfahren zum herstellen eines lumineszenzdiodenchips und lumineszenzdiodenchip
DE102012212963B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102012109905A1 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE19632626A1 (de) Verfahren zum Herstellen von Halbleiterkörpern mit MOVPE-Schichtenfolge
WO2016050903A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2012072471A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips, strahlungsemittierender halbleiterchip und strahlungsemittierendes bauelement
DE112018000656T5 (de) LED-Baugruppe und Verfahren zur Herstellung derselben
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
WO2016087656A1 (de) Konversionselement, optoelektronisches halbleiterbauelement und verfahren zur herstellung von konversionselementen
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102014100772B4 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2013041313A1 (de) Konverterplättchen, strahlungsemittierendes bauelement mit einem derartigen konverterplättchen und verfahren zum herstellen eines derartigen konverterplättchens
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
DE102018104382A1 (de) Optoelektronisches bauelement und herstellungsverfahren
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE102008022542A1 (de) Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
WO2013045371A1 (de) Verfahren zur herstellung mindestens eines strahlungsemittierenden und/oder -empfangenden halbleiterbauteils und halbleiterbauteil
DE102016101719A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2008116439A1 (de) Verfahren zum herstellen eines lumineszenzdiodenchips und lumineszenzdiodenchip
WO2018086909A1 (de) Leiterrahmen, optoelektronisches bauelement mit einem leiterrahmen und verfahren zur herstellung eines optoelektronischen bauelements
DE3128621A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE10257664A1 (de) Verfahren zum Herstellen einer Leuchtdioden-Lichtquelle mit Lumineszenz-Konversionselement

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08801125

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 08801125

Country of ref document: EP

Kind code of ref document: A1