DE102007053067A1 - Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Download PDF

Info

Publication number
DE102007053067A1
DE102007053067A1 DE102007053067A DE102007053067A DE102007053067A1 DE 102007053067 A1 DE102007053067 A1 DE 102007053067A1 DE 102007053067 A DE102007053067 A DE 102007053067A DE 102007053067 A DE102007053067 A DE 102007053067A DE 102007053067 A1 DE102007053067 A1 DE 102007053067A1
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chips
grid
cover material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102007053067A
Other languages
English (en)
Inventor
Dieter Dr. Eissler
Alexander Heindl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102007053067A priority Critical patent/DE102007053067A1/de
Priority to PCT/DE2008/001291 priority patent/WO2009039802A1/de
Priority to TW97130475A priority patent/TW200915447A/zh
Publication of DE102007053067A1 publication Critical patent/DE102007053067A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C41/12Spreading-out the material on a substrate, e.g. on the surface of a liquid
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/02Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C41/20Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor for making articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. moulding inserts or for coating articles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/34Component parts, details or accessories; Auxiliary operations
    • B29C41/36Feeding the material on to the mould, core or other substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C41/00Shaping by coating a mould, core or other substrate, i.e. by depositing material and stripping-off the shaped article; Apparatus therefor
    • B29C41/34Component parts, details or accessories; Auxiliary operations
    • B29C41/38Moulds, cores or other substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes (9), wobei ein Gitter (7) auf einem Träger (1) gebildet wird, so dass Vertiefungen entstehen, eine Mehrzahl von Halbleiterchips (4) auf dem Träger (1) angeordnet wird, so dass die Halbleiterchips (4) innerhalb der Vertiefungen positioniert sind, die Vertiefungen, in denen die Halbleiterchips (4) angeordnet sind, mit einem Abdeckmaterial (8) gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters (7) gefüllt sind, das Abdeckmaterial (8) ausgehärtet wird und die Halbleiterchips (4) von dem Träger (1) und dem Gitter (7) getrennt werden.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelementes, wobei auf einem Halbleiterchip des Halbleiterbauelements eine Abdeckschicht aufgebracht werden soll. Derartige Abdeckschichten werden beispielsweise benötigt, um den Halbleiterchip zu schützen. In einigen Anwendungen soll das vom Halbleiterchip erzeugte Licht gestreut werden, in diesem Fall kann die Abdeckschicht Licht streuende Partikel aufweisen. In anderen Anwendungen soll eine vollständige oder teilweise Konversion des vom Halbleiterchip erzeugten Lichts bewirkt werden, um vorzugsweise Mischlicht zu erzeugen. Dabei wird ein Teil der vom Halbleiterchip ausgestrahlten, beispielsweise blauen Strahlung in gelbes Licht umgewandelt, so dass insgesamt Mischstrahlung bestehend aus blauem und gelbem Licht wahrgenommen wird. Bei geeigneter Einstellung des Mischungsverhältnisses und geeigneter Wahl der Wellenlängen wird das ausgestrahlte Mischlicht als weißes Licht wahrgenommen.
  • Für das Aufbringen der Abdeckschicht sind verschiedene Techniken bekannt. Beispielsweise kann eine Schicht im Siebdruckverfahren aufgebracht werden, oder das Abdeckmaterial wird als Plättchen auf die Chipoberfläche aufgesetzt. In einer anderen Technik wird der Halbleiterchip vergossen, wobei die Vergussmasse die gewünschten Partikel beinhaltet. Insbesondere in dem Fall, wenn eine Licht konvertierende Schicht erzeugt werden soll, sedimentieren die dabei verwendeten Leuchtstoffpartikel aufgrund ihrer Größe. Sie bilden dadurch auf der Oberseite des Chips eine Leuchtstoffschicht, während im übrigen Volumen des Abdeckmaterials nur wenige Leuchtstoffpartikel vorhanden sind.
  • In der Praxis erweist es sich als problematisch, Abdeckschichten mit einer konstanten Schichtdicke zu erzeugen. Dies ist insbesondere in den Fällen problematisch, wenn die Abdeckschicht Licht konvertierende Eigenschaften hat, um Mischlicht zu erzeugen. Denn bei einer inhomogenen Schichtdicke ist das Mischungsverhältnis der vom Halbleiterchip erzeugte Strahlung und der durch Konversion gewonnenen Strahlung nicht über der gesamten Chipoberfläche gleich, so dass nicht sichergestellt ist, dass in verschiedenen Strahlungsrichtungen Licht der gleichen Farbe ausgestrahlt wird.
  • Aus der EP 0907969 B1 ist ein Halbleiterbauelement bekannt, welches eine Lumineszenzkonversionsschicht mit einer konstanten Dicke aufweist. Allerdings ist nicht angegeben, wie eine solche Schicht einfach erzeugt werden kann.
  • Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelementes anzugeben, durch das in einfacher Weise eine Abdeckschicht mit einer konstanten Schichtdicke erzeugt werden kann.
  • Diese Aufgabe wird durch ein Verfahren zur Herstellung eines Halbleiterbauelementes gelöst, wobei ein Gitter auf einem Träger angeordnet wird, so dass Vertiefungen gebildet sind, eine Mehrzahl von Halbleiterchips auf dem Träger angeordnet wird, so dass die Halbleiterchips innerhalb der Vertiefungen positioniert sind, die Vertiefungen mit einem Abdeckmaterial gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters gefüllt sind, das Abdeckmaterial ausgehärtet wird und abschließend die Halbleiterchips von dem Träger und dem Gitter getrennt werden.
  • Durch das erfindungsgemäß gebildete Gitter wird eine Höhenreferenz geschaffen, so dass ein Füllen der Vertiefungen des Gitters mit einem Abdeckmaterial dazu führt, dass, vorausgesetzt der Halbleiterchip weist eine konstante Dicke auf, auch die Abdeckschicht eine konstante Schichtdicke aufweist.
  • In einem bevorzugt ausgestalteten Verfahren wird das Gitter aus einem Fotolack gebildet, welches nach der Aushärtung des Abdeckmaterials wieder auf einfache Weise entfernt werden kann. In einer anderen vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrens wird zuerst ein Gitter bereitgestellt und anschließend werden Halbleiterchips in die durch das Gitter gebildete Vertiefungen eingesetzt.
  • Eine günstige Möglichkeit, das Abdeckmaterial in der gewünschten Menge aufzubringen besteht darin, das Abdeckmaterial zunächst in einer überschüssigen Menge aufzubringen und dann auf die Höhe des Gitters abzuziehen.
  • Besonders günstig ist, wenn die Halbleiterchips ihre Anschlüsse auf einer gemeinsamen Seite des Chips aufweisen, die der Seite mit der Abdeckschicht abgewandt ist. Es ist aber auch bei Halbeiterchips mit Kontakten auf gegenüberliegenden Seiten anwendbar, wobei in diesem Fall eine Aussparung für die spätere Kontaktierung eines Kontakts des Halbleiterchips vorgesehen werden muss.
  • Besonders vorteilhaft ist, wenn die Höhe der Gitterelemente sowie ihr Abstand zu den Halbleiterchips so gewählt ist, dass die entstehenden Schichten auf der Oberseite und an den Seitenflächen eine gleiche Schichtdicke aufweisen.
  • Das Verfahren ist in den Fällen besonders vorteilhaft, wenn das Abdeckmaterial Licht konvertierende Eigenschaften aufweist, beispielsweise Licht konvertierende Partikel aufweist. Denn in diesen Fällen ist es besonders wichtig, dass die Schicht mit dem Abdeckmaterial eine konstante Schichtdecke aufweist.
  • Die Erfindung wird nachfolgend anhand eines Ausführungsbeispieles erläutert.
  • Es zeigen:
  • 1 bis 8 die Herstellung eines Halbleiterbauelementes gemäß erfindungsgemäßer Verfahrensschritte,
  • 9 und 10 die Herstellung eines Halbleiterbauelementes gemäß einem erweiterten Verfahren,
  • 11 und 12 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens und
  • 13 bis 17 ein Ausführungsbeispiel eines erfindungsgemäßen Verfahrens, bei dem ein Chip-Substrat als Träger verwendet wird.
  • Die 1 zeigt einen Träger, auf dem gemäß dem erfindungsgemäßen Verfahren ein Gitter sowie Halbleiterchips angeordnet werden sollen. Der Träger 1 besteht aus einem harten ersten Trägerteil 2 und einer darauf angeordneten Folie 3. Auf diesem Träger werden, wie in 2 gezeigt ist, Halbleiter chips 4 aufgesetzt. Die Halbleiterchips selber bestehen aus einem Substrat 5, beispielsweise einem Saphir, und einer so genannten Epitaxieschicht 6. Bei der Epitaxieschicht 6 handelt es sich um eine Halbleiterschichtenfolge, die auf dem Substrat 5 aufgebracht wurde und die im Betrieb Strahlung aussendet. Es kann sich beispielsweise um eine Gallium-Nitrid-Schicht handeln. Bevorzugt ist die Epitaxieschicht so ausgebildet, dass sie blaues Licht mit einer Wellenlänge kleiner als 470 Nanometer erzeugt. Gemäß diesem Ausführungsbeispiel ist der Halbleiterchip 4 so auf den Träger 1 aufgesetzt, dass die Epitaxieschicht auf der Folie 3 des Trägers 1 zu liegen kommt.
  • In einer anderen Ausgestaltung wird ein substratloser Halbleiterchip verwendet. Somit können Lichtverluste, die in dem Substrat auftreten, vermieden werden. Außerdem lassen sich so sehr dünne Halbleiterbauelemente herstellen.
  • Der Träger 1 ist dafür vorgesehen, eine Vielzahl von Halbleiterchips 4 darauf zu positionieren, wobei zwischen den Halbleiterchips ein definierter Abstand a eingehalten wird. Die Folie 3 kann auch aus mehreren Folienschichten bestehen, die eine unterschiedliche Release-Temperatur aufweisen. Durch die ein- oder mehrschichtige Folie wird erreicht, dass die Halbleiterbauelemente am Ende des hier beschriebenen Herstellungsverfahrens wieder von dem Träger 1 gelöst werden können, ohne dass dabei die Halbleiterchips 4 beschädigen werden.
  • In einem folgenden Schritt wird, wie in 3 dargestellt ist, ein Gitter auf den Träger 1 aufgebracht. Die Gitterelemente 7 werden zwischen den Halbleiterchips 4 angeordnet. In der 3, welche einen Querschnitt durch einen mit Halbleiterchips 4 und Gitterelementen 7 versehenen Träger 1 dar stellt, sind nur die Gitterelemente 7 in einer Richtung zu erkennen. Quer dazu verlaufen selbstverständlich ebenfalls Gitterelemente, so dass jeder Halbleiterchip von vier Gitterelementen umgeben ist. Die Dicke der Gitterelemente ist so bemessen, dass zwischen den Gitterelementen 7 und den Halbeiterchips 4 ein Abstand b verbleibt.
  • Die Gitterelemente 7 werden in einem bevorzugten Verfahren durch einen Fotolack gebildet, da geeignete Verfahren hierfür verfügbar sind und der Fotolack später wieder leicht entfernt werden kann.
  • In der 4 ist der nächste Verfahrensschritt dargestellt. In diesem Schritt wird auf die gesamte Anordnung ein Abdeckmaterial 8 aufgebracht, welches die Vertiefungen, die zwischen den Gitterelementen 7 gebildet sind, ausfüllt. Dabei werden die Halbleiterchips 4 von allen Seiten außer dem Bereich, wo der Halbleiterchip auf dem Träger 1 aufliegt oder wo eventuell ein Bondpad vorgesehen ist, von dem Abdeckmaterial umgeben. In diesem Schritt wird in diesem Ausführungsbeispiel sogar mehr Abdeckmaterial aufgetragen, als dies zum Füllen der Vertiefungen erforderlich ist. Das Abdeckmaterial 8 wird beispielsweise aufgerakelt. Dabei lässt sich die Menge an Abdeckmaterial nicht so genau dosieren, dass einerseits die Vertiefungen vollständig gefüllt sind, andererseits aber kein überschüssiges Abdeckmaterial aufgetragen wird. Die Schwierigkeit rührt unter anderem daher, dass die Höhe der Gitterelemente 7 nur einige 10 bis einige hundert Mikrometer beträgt.
  • Statt des Aufrakelns könnte auch ein Spin-coating-Verfahren verwendet werden. Dazu wird die Anordnung aus Träger, Gitter und darin aufgenommen Halbleiterchips mit dem hochviskosen Abdeckmaterial benetzt. Dieses wird dann durch Rotation des Trägers mit hohen Winkelgeschwindigkeiten verteilt. Ein Abziehen ist dann in der Regel nicht mehr erforderlich.
  • In einem nachfolgenden Schritt, der in 5 dargestellt ist, wird das Abdeckmaterial auf die Höhe der Gitterelemente 7 abgezogen. Die Gitterelemente 7 dienen dabei als Abstandshalter und erlauben es, bei dem Abziehvorgang nur das Abdeckmaterial zu entfernen, welches über die Höhe der Gitterelemente 7 hinausgeht. Durch diesen Abziehvorgang entsteht über dem Halbleiterchip 4 eine Schicht aus Abdeckmaterial 8, welche eine konstante Schichtdicke aufweist. Das überschüssige Material könnte auch abgeschleudert werden. Wie aus der 5 erkennbar ist, ist der Abstand a zwischen den Halbleiterchips 4, die Dicke der Halbleiterchips c sowie die Höhe und Breite der Gitterelemente 7 so aufeinander abgestimmt, dass sich auf der Oberseite des Halbleiterchips 4 und an den Seiten des Halbleiterchips 4 Schichten ergeben, die eine gleiche Dicke b aufweisen.
  • Je nach gewünschtem Farbort des in verschiedene Richtungen abgestrahlten Lichts ist auf den Seiten eine größere oder kleinere Dicke des Abdeckelements vorzusehen. Beispielsweise kann eine Sedimentation dazu führen, dass in den seitlichen Bereichen des Chips verhältnismäßig wenige Leuchtstoffpartikel in dem Bereich des Abdeckmaterials vorhanden sind, der für eine Konversion wichtig ist. Dies kann durch eine größere Dicke ausgeglichen werden.
  • Nach Aushärtung des Abdeckmaterials erfolgt ein weiterer Schritt, in dem die aus Fotolack bestehenden Gitterelemente 7 entfernt werden, wie in 6 dargestellt ist. Auf dem Träger 1 befinden sich nun Halbleiterbauelemente, die aus einem Halbleiterchip 4 und einer Schicht aus einem Abdeckmaterial 8 bestehen, wobei sich die Schicht im Wesentlichen auf fünf Seiten des Halbleiterchips erstreckt. Zwischen den Halbleiterbauelementen 9 befindet sich ein Abstand, der die Breite der vorherigen Gitterelemente 7 aufweist.
  • Nachfolgend wird das harte Trägerteil 2 entfernt, wie in 7 dargestellt ist. Die Halbleiterbauelemente 9 befinden sich nun nur noch auf der Folie 3. Bei diesem Verfahrensschritt wird deutlich, warum es von Vorteil ist, wenn die Folie 3 aus mehreren Folienschichten mit unterschiedlicher Release-Temperatur ausgeführt ist. Die zum harten Trägerteil 2 hin liegende Folienschicht besitzt eine geringere Release-Temperatur als die zum Halbleiterbauelement 9 angeordnete Folienschicht. Bei Erwärmung auf eine erste Release-Temperatur lässt sich das harte Trägerteil 2 entfernen, die Folie 3 haftet aber noch an den Halbleiterbauelementen 9. Erst bei Erwärmung auf ein zweite Release-Temperatur lassen sich die Halbleiterbauelemente 9 leicht von der Folie 3 entfernen.
  • In einer anderen Ausführung wird statt der Folie ein geeigneter Kleber verwendet, wobei die Halbleiterbauelemente ebenso durch thermische Einwirkung von dem Träger gelöst werden können. Auch könnte ein Laser-Liftoff-Verfahren eingesetzt werden.
  • Nach dem Trennen der Halbleiterbauelemente 9 von der Folie erhält man die fertigen Halbleiterbauelemente, wie eines in 8 in einer dreidimensionalen Darstellung gezeigt ist. Hierbei ist zu beachten, dass es sich um einen Schnitt handelt, so dass der Halbleiterchip 4 mit dem Substrat 5 und der Epitaxieschicht 6 erkennbar ist. Selbstverständlich ist bei einem realen Halbleiterbauelement auch auf dieser Seite des Halbleiterchips 4 eine Schicht aus Abdeckmaterial 8 vorgesehen.
  • Der in der 8 gezeigte Chip ist dafür eingerichtet, von der Unterseite her kontaktiert zu werden, das heißt die mindestens zwei Kontakte des Halbleiterchips befinden sich auf einer gemeinsamen Seite. Es gibt aber auch Halbleiterchips, die auf den beiden gegenüberliegenden Seiten Kontakte aufweisen, das heißt auch auf der Seite, auf der sich das Abdeckmaterial 8 befindet, muss die Möglichkeit bestehen, den Halbleiterchip zu kontaktieren. Dies ist durch ein Aussparung in der Abdeckschicht 8 möglich. Um eine Aussparung über der entsprechenden Kontaktfläche des Halbleiterchips zu erzeugen, wird im Verfahrensschritt, der in 3 dargestellt war, der Bereich über der oberen Kontaktfläche mit einem Fotolackelement 10 abgedeckt. Dies ist in 9 dargestellt. Die Oberseite des Fotolackelements 10 ist auf die Höhe der Gitterelemente 7 abgestimmt, so dass sie in einer gemeinsamen Ebene liegen. Beim Füllen der Vertiefungen mit Abdeckmaterial kann an die Stelle des Fotolackelements 10 kein Abdeckmaterial gelangen, so dass nach Entfernen des Fotolacks an der Stelle des Fotolackelements 10 eine Aussparung in dem Abdeckmaterial 8 bleibt, wie in 10 zusehen ist. Durch diese Aussparung kann später der Halbleiterchip 4 mit einem Bonddraht kontaktiert werden.
  • Bei einer späteren Montage kann der Halbleiterchip 4 durch die Aussparung kontaktiert werden.
  • In einem alternativen, ebenfalls erfindungsgemäßen Verfahren werden die Gitterelemente nicht durch einen Fotolack gebildet, sondern es wird ein Träger vorgesehen, an welchem bereits ein Gitter ausgebildet ist. Dieses Verfahren ist in den 11 und 12 veranschaulicht. Beispielsweise handelt es sich bei dem Träger um ein Band 11, welches Vertiefungen aufweist. Die Trennwände zwischen den Vertiefungen bilden das Gitter. In jede Vertiefung können in einem weiteren Schritt, der in 12 dargestellt ist, ein oder mehrere Halbleiterchips angeordnet werden. Anschließend werden die Vertiefungen wie im vorherigen Ausführungsbeispiel mit einem Abdeckmaterial 8 gefüllt, so dass über den Halbleiterchips eine schichtkonstante Dicke entsteht. Nach dem Entnehmen der so gebildeten Halbleiterbauelemente aus den Vertiefungen des Trägerbandes 11 erhält man die fertigen Halbleiterbauelemente.
  • Man kann auch die Halbleiterbauelemente in den Vertiefungen belassen und die Gitter in der Mitte durchtrennen, so dass gleichzeitig ein Gehäuseteil gebildet wird. Oder man belässt die Halbleiterbauelemente in den Vertiefungen des Trägers, so dass ein Modul aus einer Vielzahl von Halbleiterbauelementen gebildet wird. In diesem Fall müsste die elektrische Anbindung der Halbleiterchips bei Herstellung des Trägers berücksichtigt werden.
  • Die Erfindung ist nicht auf die gezeigten Ausführungsbeispiele beschränkt. Beispielsweise ist es möglich, statt des Trägerbandes 11 einen Kunstwafer mit Vertiefungen vorzusehen. Durch das Verfahren lassen sich auch Module erzeugen, bei denen später mehrere Halbleiterchips durch das Abdeckmaterial miteinander verbunden sind. Dazu werden in einer Vertiefung, die durch vier Gitterelemente gebildet wird, mehrere Halbleiterchips angeordnet und mit dem Abdeckmaterial umgeben. Anstatt des Aufrakelns und späteren Abziehens des Abdeckmaterials kann das Abdeckmaterial auch mittels eines Spin coat-Verfahrens, mittels Mikrodosierung oder Tauchen aufgebracht werden.
  • Als Abdeckmaterial kommt insbesondere ein Epoxydharz oder ein Silikon in Frage, welchem zusätzliche Bestandteil beigefügt werden können. So ist es, wie eingangs beschrieben, besonders vorteilhaft Leuchtstoffpartikel oder Licht streuende Partikel beizumischen. Es sind aber auch andere Bestandteile möglich, so dass sich beispielsweise antireflektive Eigenschaften ergeben. Zur Erzielung antireflektiver Eigenschaften ist insbesondere eine Schichtenfolge sinnvoll, wobei die einzelnen Schichten aufgrund des Materials oder zusätzlicher Bestandteile unterschiedliche Brechungsindizes aufweisen. Es wäre weiterhin möglich, mehrere Schichten mittels des erfindungsgemäßen Verfahrens aufzubringen. Dabei würden nach dem Aushärten der ersten Schicht mit dem Abdeckmaterial weitere Gitterelemente gesetzt werden, wobei anschließend die so entstehenden Vertiefungen wiederum mit einem Abdeckmaterial gefüllt werden würden. Wenn vor dem Setzen weiterer Gitterelemente die bisherigen Gitterelemente entfern werden, können neue Gitterelemente erzeugt werden, welche schmaler sind als die ersten Gitterelemente. Dadurch ergibt sich ein seitlicher Zwischenraum zwischen den neuen Gitterelementen und der ersten Schicht aus Abdeckmaterial. Eine anschließend aufgebrachte zweite Schicht würde sich also nicht nur auf der Oberseite des Halbleiterbauelementes erstrecken, sondern auch die Seiten abdecken.
  • In den 13 bis 17 ist ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Verfahrens dargestellt. In diesem Ausführungsbeispiel dient das Substrat der Halbleiterchips selber als Träger, es wird also kein zusätzlicher Träger verwendet.
  • In dem in 13 dargestellten Verfahrensschritt werden auf einem Substrat 5, beispielsweise einem Saphir, mehrere nebeneinander liegende Bereiche mit einer Halbleiterschichtenfolge aufgebracht, in welchen im späteren Betrieb das abgestrahlte Licht erzeugt wird.
  • Die Halbleiterschichtenfolge 6 wird dabei entweder mittels einer Maske nur in bestimmten Bereichen die Halbleiterschichtenfolge 6 aufgebracht oder die Halbleiterschichtenfolge 6 wird großflächig aufgebracht und durch späteres Ätzen werden die Bereiche zwischen den einzelnen Bereichen, die stehen bleiben sollen, entfernt.
  • Im nachfolgenden Schritt, der in 14 dargestellt ist, werden dem Substrat 5 Gitterelemente 7 zwischen den Halbleiterschichtenfolgen 6 auf aufgebracht. Dadurch werden wiederum Vertiefungen auf dem Substrat gebildet, wobei die Halbleiterschichtenfolgen 6 in den Vertiefungen liegen.
  • Im Schritt gemäß 15 werden die Vertiefungen mit einem Abdeckmaterial 8 gefüllt und auf die Höhe der Gitterelemente abgezogen beziehungsweise mittels eines Spin-Coating-Verfahrens so gefüllt, dass genau die Menge an Abdeckmengematerial in den Vertiefungen verbleibt, die benötigt wird, um die Vertiefungen bis zur Oberkante zu füllen.
  • In dem nachfolgenden Schritt gemäß 16 werden die Gitterelemente 7 entfernt.
  • Im abschließenden Schritt 17 werden die Halbleiterbauelemente vereinzelt, indem das Substrat im Bereich zwischen den einzelnen Halbleiterschichtenfolgen zerteilt wird. Es wäre jedoch auch denkbar, mehrere Halbleiterchips 4 zusammen zu las sen, um so Module zu bilden. Beispielsweise könnten Aussparungen an der Oberseite der Abdeckelemente 8 vorgesehen werden, ähnlich wie dies in 10 gezeigt ist, sodass die Halbleiterschichtenfolgen 6 über Bonddrähte kontaktiert werden können. Die Halbleiterschichtenfolgen 6 könnten somit einzeln angesteuert werden.
  • Das Ausführungsbeispiel gemäß den 13 bis 17 hat den Vorteil, dass kein zusätzlicher Träger erforderlich ist. Ein weiterer Vorteil besteht darin, dass die Lichtabstrahlung der Halbleiterbauelemente 9 nicht durch das Substrat 5 hindurch erfolgt, sodass eine höhere Effizienz erreicht wird.
  • Auch über diese Abwandlung hinausgehende Ausführungsbeispiele sind von der Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 0907969 B1 [0004]

Claims (26)

  1. Verfahren zur Herstellung eines Halbleiterbauelementes (9), wobei – ein Gitter (7) auf einem Träger (1) gebildet wird, so dass Vertiefungen entstehen, – eine Mehrzahl von Halbleiterchips (4) auf dem Träger (1) angeordnet wird, so dass die Halbleiterchips (4) innerhalb der Vertiefungen positioniert sind, – die Vertiefungen, in denen die Halbleiterchips (4) angeordnet sind, mit einem Abdeckmaterial (8) gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters (7) gefüllt sind, – das Abdeckmaterial (8) ausgehärtet wird und – die Halbleiterchips (4) mit dem durch das Abdeckmaterial (8) gebildeten Abdeckelement von dem Träger (1) und dem Gitter (7) getrennt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die somit über den Halbleiterchips (4) gebildete Schicht eine im Wesentlichen konstante Schichtdicke aufweist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in jeder Vertiefung genau ein Halbleiterchip (4) angeordnet wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Gitter (7) aus einem Fotolack gebildet wird, der nach der Aushärtung des Abdeckmaterials (8) entfernt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass zuerst die Halbleiterchips (4) auf dem Träger (1) angeordnet werden und dann das Gitter (7) aus Fotolack hergestellt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zuerst das Gitter (7) hergestellt wird und dann die Halbleiterchips (4) in den durch das Gitter (7) gebildeten Vertiefungen angeordnet werden.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Gitter auf einem Band (11) oder einem Kunstwafer gebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Abdeckmaterial (8) in einem Rakel-Verfahren oder einem Tauch-Verfahren aufgebracht wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Abdeckmaterial (8) zunächst in einer überschüssigen Menge aufgebracht und dann auf die Höhe des Gitters abgezogen wird.
  10. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Abdeckmaterial in einem Spincoating-Verfahren aufgebracht wird.
  11. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Abdeckmaterial mikrodosiert in die einzelnen Vertiefungen eingefüllt wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Halbleiterchips (4) zwei Kontaktflächen zur elektrischen Kontaktierung aufweisen, die auf einer gemeinsamen Seite des Chips (4) angeordnet sind, wobei das Abdeckmaterial (8) auf der den Kontakten abgewandten Seite des Chips (4) aufgebracht wird.
  13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Halbleiterchips (4) zwei Kontaktflächen zur elektrischen Kontaktierung aufweisen, die auf gegenüberliegenden Seiten des Chips (4) angeordnet sind, wobei in der Abdeckschicht eine Aussparung erzeugt wird, um die auf der Seite der Abdeckschicht liegenden Kontaktfläche des Halbleiterchips (4) elektrisch kontaktieren zu können.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die Halbleiterchips (4) und die Gitterelemente (7) voneinander beabstandet angeordnet werden, so dass das Abdeckmaterial (8) eine seitliche Schicht an den Halbleiterchips (4) bildet.
  15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Höhe der Gitterelemente (7) und ihr Abstand (b) zu den Halbleiterchips derart aufeinander abgestimmt sind, dass die Schichtdicken oben und seitlich gleich sind.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Träger (1) aus einem harten Trägerteil (2) und einer ein- oder mehrschichtigen Folie (3) besteht, wobei die Halbleiterchips (4) auf die Folie (3) aufgesetzt werden.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die Halbleiterchips aus einem Substrat (5), vorzugsweise aus einem Saphir, und einer zur Lichterzeugung ausgebildeten Halbleiterschichtenfolge (6) bestehen, wobei die Halbleiterchips (4) mit der Seite der Halbleiterschichtenfolge (6) auf die Folie (3) des Trägers (1) aufgesetzt werden.
  18. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Träger (1) aus einem harten oder weichen Trägerteil (2) besteht, wobei die Halbleiterchips (4) mit einem Kleber auf dem Träger (1) fixiert werden.
  19. Verfahren nach einem der Ansprüche 1 bis 16 oder 18, dadurch gekennzeichnet, dass als Halbleiterchips (4) substratlose Halbleiterchips verwendet werden.
  20. Verfahren nach einem der Ansprüche 1 bis 19, dadurch gekennzeichnet, dass das Abdeckmaterial zumindest Licht konvertierende Eigenschaften aufweist.
  21. Verfahren nach einem der Ansprüche 1 bis 20, dadurch gekennzeichnet, dass das Abdeckmaterial (8) lichtstreuende Eigenschaften aufweist.
  22. Verfahren nach einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, dass das Abdeckmaterial (8) eine Schicht mit antireflektierenden Eigenschaften bildet.
  23. Verfahren nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass durch mehrfache Ausbildung eines Gitters (7) und Füllung mit einem Abdeckmaterial (8) nacheinander mehrere Schichten aufgebracht werden.
  24. Verfahren zur Herstellung eines Halbleiterbauelementes (9), wobei – auf einem Substrat (5) mehrere nebeneinander angeordnete eine Halbleiterschichtenfolgen (6) aufgebracht werden, die dazu eingerichtet ist, im Betrieb Licht auszusenden, – ein Gitter (7) auf dem Substrat (5) gebildet wird, so dass Vertiefungen entstehen, in denen Halbleiterschichtenfolgen (6) angeordnet sind, – die Vertiefungen, in denen die Halbleiterschichtenfolgen (4) angeordnet sind, mit einem Abdeckmaterial (8) gefüllt werden, so dass die Vertiefungen bis zur Höhe des Gitters (7) gefüllt sind, – das Abdeckmaterial (8) ausgehärtet wird, – das Gitter (7) entfernt wird und – das Substrat zerteilt wird, um einzelne Halbleiterbauelemente (4) mit einem Substratteil (5), einer Halbleiterschichtenfolge (6) und einem durch das Abdeckmaterial (8) gebildeten Abdeckelement zu erhalten.
  25. Opto-Halbleiterbauelement mit einem Halbleiterchip (4), der dazu eingerichtet ist, im Betrieb Licht abzustrahlen, und einer auf zumindest einer Seite des Halbleiterchips (4) aufgebrachten Abdeckschicht mit einer konstanten Schichtdicke, dadurch gekennzeichnet, dass die Abdeckschicht in einem Verfahren nach einem der Ansprüche 1 bis 24 aufgebracht wurde.
  26. Opto-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Schichtdicke auf einer Oberseite des Halbleiterchips und den angrenzenden Seiten gleich ist.
DE102007053067A 2007-09-26 2007-11-07 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement Withdrawn DE102007053067A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007053067A DE102007053067A1 (de) 2007-09-26 2007-11-07 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
PCT/DE2008/001291 WO2009039802A1 (de) 2007-09-26 2008-08-06 Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
TW97130475A TW200915447A (en) 2007-09-26 2008-08-11 Method for manufacturing a semiconductor component and semiconductor component

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007046030 2007-09-26
DE102007046030.0 2007-09-26
DE102007053067A DE102007053067A1 (de) 2007-09-26 2007-11-07 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102007053067A1 true DE102007053067A1 (de) 2009-04-02

Family

ID=40384464

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007053067A Withdrawn DE102007053067A1 (de) 2007-09-26 2007-11-07 Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement

Country Status (3)

Country Link
DE (1) DE102007053067A1 (de)
TW (1) TW200915447A (de)
WO (1) WO2009039802A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011042325A1 (de) * 2009-10-06 2011-04-14 Osram Opto Semiconductors Gmbh Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement und entsprechendes optoelektronisches halbleiterbauteil
DE102010063760A1 (de) * 2010-12-21 2012-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2015124719A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung optoelektronischer halbleiterbauteile und optoelektronisches halbleiterbauteil
WO2017093262A1 (de) * 2015-12-01 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
US10790421B2 (en) 2016-05-13 2020-09-29 Osram Oled Gmbh Optoelectronic component and method of producing an optoelectronic component

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111668123B (zh) * 2019-03-08 2022-04-26 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6650044B1 (en) * 2000-10-13 2003-11-18 Lumileds Lighting U.S., Llc Stenciling phosphor layers on light emitting diodes
EP0907969B1 (de) 1996-06-26 2004-05-26 Osram Opto Semiconductors GmbH Lichtabstrahlendes halbleiterbauelement mit lumineszenzkonversionselement
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
US20060003477A1 (en) * 2002-10-30 2006-01-05 Bert Braune Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
US20070024173A1 (en) * 2003-04-10 2007-02-01 Bert Braune Luminophore-Based Led and Corresponding Luminous Substance

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002241586A (ja) * 2001-02-19 2002-08-28 Matsushita Electric Ind Co Ltd 波長変換ペースト材料、複合発光素子、半導体発光装置及びそれらの製造方法
JP4122737B2 (ja) * 2001-07-26 2008-07-23 松下電工株式会社 発光装置の製造方法
DE10250911B4 (de) * 2002-10-31 2009-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
JP4778370B2 (ja) * 2005-11-09 2011-09-21 アオイ電子株式会社 電子部品の製造方法
JP2007207921A (ja) * 2006-01-31 2007-08-16 Stanley Electric Co Ltd 表面実装型光半導体デバイスの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907969B1 (de) 1996-06-26 2004-05-26 Osram Opto Semiconductors GmbH Lichtabstrahlendes halbleiterbauelement mit lumineszenzkonversionselement
US6650044B1 (en) * 2000-10-13 2003-11-18 Lumileds Lighting U.S., Llc Stenciling phosphor layers on light emitting diodes
US20060003477A1 (en) * 2002-10-30 2006-01-05 Bert Braune Method for producing a light source provided with electroluminescent diodes and comprising a luminescence conversion element
US20070024173A1 (en) * 2003-04-10 2007-02-01 Bert Braune Luminophore-Based Led and Corresponding Luminous Substance
DE102004021233A1 (de) * 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011042325A1 (de) * 2009-10-06 2011-04-14 Osram Opto Semiconductors Gmbh Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement und entsprechendes optoelektronisches halbleiterbauteil
US8841159B2 (en) 2009-10-06 2014-09-23 Osram Opto Semiconductors Gmbh Contacting an optoelectronic semiconductor component through a conversion element and corresponding optoelectronic semiconductor component
US9362466B2 (en) 2009-10-06 2016-06-07 Osram Opto Semiconductors Gmbh Contacting an optoelectronic semiconductor component through a conversion element and corresponding optoelectronic semiconductor component
DE102010063760A1 (de) * 2010-12-21 2012-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102010063760B4 (de) 2010-12-21 2022-12-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
US9281453B2 (en) 2010-12-21 2016-03-08 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic component, and optoelectronic component
US20170069800A1 (en) * 2014-02-21 2017-03-09 Osram Opto Semiconductors Gmbh Method for Producing Optoelectronic Semiconductor Components and Optoelectronic Semiconductor Component
JP2017506831A (ja) * 2014-02-21 2017-03-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
CN106030830A (zh) * 2014-02-21 2016-10-12 欧司朗光电半导体有限公司 用于制造光电子的半导体器件的方法和光电子的半导体器件
US10008639B2 (en) * 2014-02-21 2018-06-26 Osram Opto Semiconductor Gmbh Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component
WO2015124719A1 (de) * 2014-02-21 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur herstellung optoelektronischer halbleiterbauteile und optoelektronisches halbleiterbauteil
WO2017093262A1 (de) * 2015-12-01 2017-06-08 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
US10879427B2 (en) 2015-12-01 2020-12-29 Osram Oled Gmbh Method of producing an optoelectronic component, and optoelectronic component
DE102015120855B4 (de) * 2015-12-01 2021-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
US10790421B2 (en) 2016-05-13 2020-09-29 Osram Oled Gmbh Optoelectronic component and method of producing an optoelectronic component
US11177421B2 (en) 2016-05-13 2021-11-16 Osram Oled Gmbh Optoelectronic component

Also Published As

Publication number Publication date
WO2009039802A1 (de) 2009-04-02
TW200915447A (en) 2009-04-01

Similar Documents

Publication Publication Date Title
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012212963B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102010051286A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
DE102014114372A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112018000656T5 (de) LED-Baugruppe und Verfahren zur Herstellung derselben
DE102007053067A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
WO2016087542A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102018111637A1 (de) Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102013100063A1 (de) LED-Gehäusesubstrat und Verfahren zum Herstellen des LED-Gehäusesubstrates
WO2016087656A1 (de) Konversionselement, optoelektronisches halbleiterbauelement und verfahren zur herstellung von konversionselementen
DE102014108362B4 (de) Verfahren zur Herstellung mehrerer optoelektronischer Bauelemente und optoelektronisches Bauelement
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102014113844A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102008022542A1 (de) Strahlungsemittierendes Bauelement und Verfahren zu dessen Herstellung
WO2020078809A1 (de) Optoelektronische vorrichtung und verfahren zur herstellung von optoelektronischen vorrichtungen
DE102016101719A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102013208223B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102018131296A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014106073A1 (de) Vorrichtung mit einer lichtemittierenden Diode
DE102018129191A1 (de) Verfahren zum herstellen einer leuchtvorrichtung
WO2019076902A1 (de) Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102017130574A1 (de) Verfahren zur Herstellung eines Konversionselements und Konversionselement

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R005 Application deemed withdrawn due to failure to request examination
R005 Application deemed withdrawn due to failure to request examination

Effective date: 20141108