JP2017506831A - オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品 - Google Patents
オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品 Download PDFInfo
- Publication number
- JP2017506831A JP2017506831A JP2016553012A JP2016553012A JP2017506831A JP 2017506831 A JP2017506831 A JP 2017506831A JP 2016553012 A JP2016553012 A JP 2016553012A JP 2016553012 A JP2016553012 A JP 2016553012A JP 2017506831 A JP2017506831 A JP 2017506831A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- conversion element
- carrier
- semiconductor
- mask frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 244
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000006243 chemical reaction Methods 0.000 claims abstract description 127
- 239000000463 material Substances 0.000 claims abstract description 86
- 238000005192 partition Methods 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 79
- 239000010410 layer Substances 0.000 claims description 56
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 239000011247 coating layer Substances 0.000 claims description 9
- 239000002313 adhesive film Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims description 7
- 239000002245 particle Substances 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 210000001015 abdomen Anatomy 0.000 claims description 4
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- -1 nitride compound Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 239000011346 highly viscous material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- 150000002910 rare earth metals Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000009974 thixotropic effect Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 238000010146 3D printing Methods 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 239000011344 liquid material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 229910019655 synthetic inorganic crystalline material Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本発明は、オプトエレクトロニクス半導体部品（１００）の製造方法に関する。キャリア主面（１１）を有するキャリア（１）を用意する。さらに、複数の個片化されたオプトエレクトロニクス半導体チップ（２）を用意する。各半導体チップ（２）は、主出射面（２１）および主出射面（２１）とは反対側の接触面（２２）を有する。次に、各接触面（２２）がキャリア主面（１１）と対向するように個片化された半導体チップ（２）をキャリア主面（１１）に設ける。各半導体チップの間の領域にマスクフレーム（３）を設ける。マスクフレーム（３）は隔壁（３１）の格子である。キャリア主面（１１）の平面視において、各半導体チップ（２）の全周は隔壁（３１）によって包囲される。各変換素子（４１）が半導体チップ（２）の上に形成されるように半導体チップ（２）を変換材料（４）で埋め込む。この場合、変換素子（４１）は、各半導体チップ（２）の主出射面（２１）を少なくとも部分的に被覆する。次にキャリア（１）を除去する。さらなるステップにおいて、オプトエレクトロニクス半導体部品（１００）をマスクフレーム（３）から取り外し、マスクフレームは破壊される。
Description
本発明は、オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品に関する。
光取出しが均一なオプトエレクトロニクス半導体部品の、最も容易かつ最も効率的であり得る製造方法を提供することが達成すべき目的の１つである。光取出しが均一なオプトエレクトロニクス半導体部品を提供することが達成すべきさらなる目的である。
これら目的は、特に、独立請求項に係るオプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品によって達成される。有利な構成およびさらなる発展形態が従属請求項の主題である。
本方法の少なくとも一実施形態によれば、キャリア主面を有するキャリアを用意する。キャリアは、例えばサファイアキャリアまたは金属キャリアまたはプラスチック材料のキャリアであり得る。
本方法の少なくとも一実施形態によれば、１つ以上の個別のオプトエレクトロニクス半導体チップを用意する。この場合、半導体チップは、好ましくはそれぞれ、主出射面および主出射面とは反対側の接触面を有する。半導体チップが発生させる光は、主出射面を介して半導体チップから取り出され得る。接触面は、好ましくは半導体チップの電気的接触に役立つ。この場合、接触面を介して半導体チップから取り出される光はない。主出射面と接触面とは、側面によって結合されている。ここで、側面は、主出射面に対して横断する方向に延在し、かつ、主出射面と同様に、光取出しのために提供され得る。
半導体チップは、好ましくは１つ以上の半導体積層体を備える。好ましくは、少なくとも１つの半導体積層体がＩＩＩ−Ｖ族化合物半導体材料をベースにしている。半導体材料は、例えばＡｌｎＩｎ１−ｎ−ｍＧａｍＮのような窒化物化合物半導体材料、または、ＡｌｎＩｎ１−ｎ−ｍＧａｍＰのようなリン化物化合物半導体材料、または、ＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓのようなヒ化物化合物半導体材料であり、いずれの場合も０≦ｎ≦１、０≦ｍ≦１、ｎ＋ｍ≦１が当てはまる。半導体積層体は、ドーパントおよび追加の構成成分を含み得る。しかしながら、半導体積層体の結晶格子の本質的な構成成分（すなわち、Ａｌ、Ａｓ、Ｇａ、Ｉｎ、Ｎ、または、Ｐ）の一部が少量のさらなる物質によって置換および／または補完され得るとしても、簡潔にするために、これら本質的な構成成分のみが示される。
半導体チップの、主出射面に沿った横方向の大きさは、例えば少なくとも２５０μｍまたは４００μｍまたは６００μｍである。代替的または追加的に、この横方向の大きさは、最大でも２０００μｍまたは１１００μｍまたは７００μｍである。半導体チップの、主出射面に対して垂直に計測された高さは、好ましくは少なくとも５μｍまたは５０μｍまたは２００μｍである。代替的または追加的に、この半導体チップの高さは、４００μｍ以下または３５０μｍ以下または３００μｍ以下である。
本方法の少なくとも一実施形態によれば、個片化された半導体チップを、半導体チップの接触面が、それぞれ、キャリア主面と対向するようにキャリア主面に設ける。ここで、接触面は、直接的にキャリア主面の上に位置してもよいし、中間層によってキャリア主面から分離されていてもよい。
本方法の少なくとも一実施形態によれば、各半導体チップの間の少なくとも一部の領域にマスクフレーム（mask frame）を設ける。ここで、マスクフレームは、複数の交差する隔壁の格子である。この隔壁は、半導体チップを互いに分離するために提供される。キャリア主面の平面視において、マスクフレームを設けた後、各半導体チップまたは実際には半導体チップのグループは、部分的にまたは完全にマスクフレームの隔壁によって包囲される。隔壁は、例えば、矩形格子状または六角形格子状に配置され得、それにより、半導体チップは、それぞれ、隔壁の矩形フレームまたは六角形フレームによって包囲される。
本方法の少なくとも一実施形態によれば、次いで、変換材料の層が、それぞれ、半導体チップの上に堆積し、次いで、この層が変換素子を形成するように、半導体チップを変換材料で埋め込む。この場合、変換素子は、少なくとも各半導体チップの主出射面を部分的にまたは完全に被覆する。本明細書において、オプトエレクトロニクス半導体チップと変換素子との組立体を、オプトエレクトロニクス半導体部品と記載する。
半導体チップの上の変換材料の層の厚さは、好ましくは、最大でも２０μｍまたは５０μｍまたは１００μｍである。代替的または追加的に、変換素子の厚さは、２５０μｍ以下または２００μｍ以下または１５０μｍ以下である。ここで、この層の厚さは、それぞれ、半導体チップの変換材料の層が設けられる面に対して垂直に計測される。
半導体チップを変換材料で埋め込むために、変換材料を例えばマスクフレームの上に設けて、スキージ等を用いた押圧法によって隔壁の間および半導体チップの上の中間領域内に押し込んでもよい。さらに、変換材料は、マスクフレームの上に設けられ、かつ、次いで、外圧なしで独立して隔壁の間の領域内に流れて半導体チップの上に広がる液体または高粘性材料であり得る。次いで、例えば、変換材料が乾燥または硬化するため、各変換素子が形成される。
本方法の少なくとも一実施形態によれば、変換材料を設けた後、キャリアを除去する。キャリアを除去することによって、半導体チップの接触面を、好ましくは少なくとも部分的に露出させる。特に、接触領域の、半導体チップの実際の接触のために空けておかなければならない領域を露出させる。キャリアの除去のために、例えば、キャリアを層ごとに腐食させてもよく、化学プロセスによって溶解してもよく、各半導体チップから一体的に剥離してもよい。
本方法の少なくとも一実施形態によれば、次いで、オプトエレクトロニクス半導体部品をマスクフレームから取り外す。取り外す際に、マスクフレームは破壊され得る。例えば、マスクフレームは、溶剤を用いて取り外され得または溶解され得る。代替的に、マスクフレームの個々の隔壁の粉砕または解体も可能である。半導体部品を取り外す際に、有利なことに、マスクフレームは、後に半導体部品にマスクフレームが存在しないように完全に除去される。マスクフレームからの取外し、および／または、マスクフレームの破壊は、キャリアの取外しによって行われ得る。
オプトエレクトロニクス半導体部品の製造方法の少なくとも一実施形態では、キャリア主面を有するキャリアを用意する。さらに、１つ以上の個別のオプトエレクトロニクス半導体チップを用意する。この場合、半導体チップは、それぞれ、主出射面および主出射面とは反対側の接触面を備える。ここで、接触面は、半導体チップの電気的接触用に設計される。次いで、個片化された半導体チップを、各接触面がキャリア主面と対向するようにキャリア主面に設ける。さらに、マスクフレームを半導体チップの間の少なくとも一部の領域に設ける。この場合、マスクフレームは隔壁の格子である。キャリア主面の平面視において、各半導体チップの全周は、マスクフレームの隔壁によって包囲される。さらなるステップにおいて、変換素子が各半導体チップの上に形成されるように、半導体チップを変換材料で埋め込む。この場合、変換素子は、各半導体チップの主出射面を少なくとも部分的に被覆する。次いで、キャリアを除去する。この場合、半導体チップの接触面を少なくとも部分的に露出させる。さらなるステップにおいて、オプトエレクトロニクス半導体部品をマスクフレームから取り外す。この場合、マスクフレームは、破壊される。
本明細書に記載の方法を用いれば、複数のオプトエレクトロニクス半導体部品が特に容易かつ効率的に製造され得る。マスクフレームが、半導体部品の取外しの際に破壊され得る犠牲構造として設けられているため、半導体チップの上の変換素子の形状は、自由に設計され得る。さらに、半導体部品のためのマスクフレームの破壊による個片化プロセスは、特に容易である。ソーイングまたはレーザによる分離方法によって、様々な半導体部品を互いに分離する必要がない。これにより、個片化プロセスにおける半導体チップおよび／または変換素子の損傷または汚染のリスクが低減される。したがって、有利なことに、本明細書に記載の方法では、傷つきやすい発光材料を有する変換材料を使用してもよい。
本方法の少なくとも一実施形態によれば、マスクフレームを形成するための中間ステップが行われる。第１の中間ステップでは、有機マスク材料の層を半導体チップの上および間に設ける。ここで、マスク材料は、各半導体チップの側面および主出射面を好ましくは完全に被覆する。有機マスク材料は、好ましくは自己硬化性（self-curing）有機材料であり、例えば、熱硬化性有機材料である。特に、マスク材料を感光性コーティング材料としてもよい。マスク層の、キャリア主面に対して垂直に計測された厚さは、例えば、少なくとも１００μｍまたは２００μｍまたは５００μｍである。代替的または追加的に、マスク層の厚さは、１０００μｍ以下または８００μｍ以下または７００μｍ以下である。
本方法の少なくとも一実施形態によれば、マスク材料の層をパターニングする。パターニングによって、半導体チップは少なくとも部分的に露出し、その結果、半導体チップを包囲するマスクフレームが形成される。ここで、パターニングは、例えば自由空間光学系（free space optics）（略してＬＤＩ）によって行われ得る。湾曲した側面または側腹部（flanks）を有する隔壁を形成するために、マスク材料の層はまた、例えば異なる光感受性の複数の個別の層からなり得る。この目的のために、例えば、マスク材料の層は、ポジ型およびネガ型の両方のフォトレジスト（すなわち、露光時に可溶性および不溶性になる両方のフォトレジスト）を含む。しかしながら、代替的に、３Ｄ印刷法を使用してマスクフレームを製造することもできる。
本方法の少なくとも一実施形態によれば、マスク材料を設けた後、マスク材料を硬化させる。硬化後、マスク材料は、好ましくは寸法安定性および／または剛性および／または脆性および／または壊れやすさを有する。本明細書において寸法安定性とは、例えば、マスク材料から形成されたマスクフレームが、変換材料を印刷法によって設ける場合等に発生し得るような機械的負荷によって変形しないことを意味するものと理解される。特に、マスクフレームは、永続的に（すなわち、少なくとも変換材料を設ける間、好ましくは、マスクフレームを破壊するまで）寸法安定性を有する。
有利なことに、マスク材料の層のパターニングの際に、形成される隔壁と半導体チップの側面との距離は、明確に定義された、特に一定の値に調節され得る。この目的のために、マスク層のパターニングの前に、キャリアの上の各半導体チップの位置を計測してもよい。これにより、例えば、個別の厚さを有しかつ隔壁の方向を適合させたマスクフレームの製造が可能になる。
本方法の少なくとも一実施形態によれば、マスクフレームの隔壁は、側腹部を備える。この場合、側腹部は、キャリアのキャリア主面を横断する方向に延在し、かつ、それぞれ、１つ以上の半導体チップと対向する。隔壁の側腹部は、平面的（平坦）であり得、この場合、側腹部に湾曲は見られない。代替的に、側腹部は湾曲している（例えば、凹状に湾曲している）ことができる。凹状の湾曲とは、例えば、隔壁の幅が最初にキャリア主面から離れる方向に減少し、次いで、再び増加することを意味するものと理解される。同様に、隔壁の幅は、キャリアから離れる方向に単調増加または単調減少してもよく、または、最初に増加し、次いで減少してもよい。
例えば、１つの隔壁、各隔壁、または、複数の隔壁の幅は、隔壁の中央領域において最小幅である。さらに、隔壁の幅は、隔壁のキャリア主面と対向する下端において第１の最大幅であり得る。隔壁の幅は、例えば、隔壁のキャリア主面から離れた上端において第２の最大幅である。最小幅は、例えば、第１および／または第２の最大幅の少なくとも７０％または５０％または２０％である。第１および第２の最大幅は、好ましくは、互いに２０％未満または１０％未満または５％未満ずれている。この場合、中央領域は、例えば、キャリア主面から計測した高さであって、側壁の全高の少なくとも３０％または４０％または５０％の高さに配置される。代替的または追加的に、中央領域は、例えば、隔壁の全高の８０％以下または７０％以下または６０％以下に位置する。本明細書において、隔壁の高さは、隔壁の、キャリア主面に対する垂直方向の大きさと定義される。
本方法の少なくとも一実施形態によれば、マスクフレームの隔壁は、半導体チップと隔壁との間に間隙が形成され、かつ、この間隙においてキャリア主面が好ましくは露出するように、半導体チップに対して横方向に離間される。キャリア主面の平面視において、半導体チップは、少なくとも部分的に、特に完全に間隙によって包囲されている。
埋め込みの際に、間隙は、例えば変換材料で充填される。形成される変換素子は、各半導体チップの主出射面および露出している側面を部分的にまたは完全に取り囲む。用語「取り囲む」は、変換素子が半導体チップを密着状に包囲し、かつ、半導体チップと諸所でまたは表面全体に亘って直接接触していることを意味する。
さらに、変換素子は、隔壁の側腹部を少なくとも部分的に取り囲み、プロセス中に、側腹部の形状に密着状に沿う。換言すれば、変換素子の半導体チップから離れた外面は、この場合、少なくとも部分的に隔壁の側腹部のネガの形状を表す。特に、変換素子の外面の形状は、このように、マスクフレームの隔壁の形状によって少なくとも部分的に予め決定される。この場合、隔壁の凹状側腹部の形状の結果として、変換素子の外面は、例えば部分的に凸状の形状になる。
本方法の少なくとも一実施形態によれば、マスクフレームの内側縁部は、部分的にまたは完全に丸みを帯びる。マスクフレームの内側縁部は、それぞれ、少なくとも１つの半導体チップと対向し、互いに横断する方向に交差して延在する２つの隔壁によって形成される。マスクフレームの丸みを帯びた内側縁部によって、変換素子は確実に丸みを帯びた外側縁部を有することができる。
本方法の少なくとも一実施形態によれば、変換材料を設ける前に、反射性材料を半導体チップと隔壁との間の間隙に導入する。この場合、半導体チップの露出している側面は、反射層によって少なくとも部分的に被覆される。ここで、反射層は、反射層がキャリア主面の平面視において半導体チップの周囲に連続的経路を形成するように、半導体チップの全側面を好ましくは少なくとも部分的に被覆する。例えば、主出射面が反射性材料によって濡れることを、さらなるマスクを使用して防止してもよく、この場合、さらなるマスクは半導体チップの主出射面を保護する。さらに、半導体チップの主出射面を、反射性材料による濡れを防止する材料でコーティングしてもよい。
反射層は、例えば、銀もしくはアルミニウムもしくはプラチナを含むか、または、そのような材料からなる。さらに、反射層は、例えば、シリコーンマトリックス材料に埋入された酸化チタン粒子を含み得る。
反射層は、特に、半導体チップの接触面に隣接している側面領域を被覆する。例えば、反射層は、半導体チップの側面に、接触面から半導体チップの全高の最大でも８０％または５０％または５％の高さまで延在する。しかしながら、特に、反射層はまた、側面を完全に被覆し、半導体チップの主出射面と面一の終端を成し得る。反射層によって、例えば、半導体チップから側壁を介して出射される光が確実に主出射面方向に導かれる。
反射層は、変換素子と同様に、マスクフレームの隔壁の側腹部の一部の形状に密着状に沿い得る。したがって、オプトエレクトロニクス半導体部品の外面では、好ましくは、切欠き部または障害物または隆起部分またはギャップが反射層と変換素子との間の移行領域に形成されることなく、反射層と変換素子との間で面一の移行部が形成される。
本方法の少なくとも一実施形態によれば、変換素子は、継ぎ目構造（seam structures）を有しない。本明細書において、継ぎ目構造とは、製造工程の結果として生じる、変換素子の隆起部分または凹部（indentations）と理解される。そのような継ぎ目箇所は、例えば、射出成形の進行中に形成される。ここで、射出成形の鋳型は、つなぎ合わされる２つ以上の鋳型部品からなることが多い。一般に、２つの鋳型部品の接触面の領域に、わずかなギャップが形成される。埋め込みの際、このギャップが、変換素子の外面上で例えば隆起部分となって現れる。本明細書に記載の方法では、鋳型が一体的な連続的マスクであるため、有利なことに、そのような継ぎ目構造が本明細書に記載の方法では形成されない。
本方法の少なくとも一実施形態によれば、マスクフレームまたは隔壁の高さは、半導体チップの高さよりも大きい。これら高さは、それぞれ、キャリア主面に対して垂直に計測される。半導体チップは、好ましくは、２つの隣り合った半導体チップの形成される変換素子が連続しない程度にのみ、変換材料で埋め込まれる。したがって、特に、変換素子が設けられた半導体部品の全高は、マスクフレームの高さ未満である。
本方法の少なくとも一実施形態によれば、変換素子は、形成される変換素子が半導体チップの主出射面の上にドーム形状および／またはレンズ状を形成するように設けられる。そのような形状を実現するために、変換材料は、揺変性材料および／または高粘性材料を含み得る（例えば、変換材料を設ける際の変換材料の粘性は、少なくとも１０２Ｐａ・ｓまたは１０３Ｐａ・ｓまたは１０４Ｐａ・ｓである）。
本方法の少なくとも一実施形態によれば、キャリアは、接着膜である。接着膜のキャリア主面に接着層が設けられる。この場合、接着層の厚さは、例えば、少なくとも２μｍまたは５μｍまたは１０μｍである。代替的または追加的に、接着層の厚さは、５０μｍ以下または３０μｍ以下または２０μｍ以下である。
本方法の少なくとも一実施形態によれば、半導体チップの接触面に隆起部分の形のコンタクトパッドを形成する。コンタクトパッドは、例えば金属性であり、例えば銀または金またはアルミニウムを含む。コンタクトパッドの厚さは、好ましくは少なくとも５μｍまたは１０μｍまたは２０μｍである。代替的または追加的に、コンタクトパッドの厚さは、５０μｍ以下または４０μｍ以下または３０μｍ以下である。コンタクトパッドは、特に半導体チップの電気的接触のために提供される。
本方法の少なくとも一実施形態によれば、半導体チップを接着層によって被覆された接着膜に設ける際、コンタクトパッドは、接着層内に完全にまたは部分的に押し込まれる。この場合、コンタクトパッドは、例えば、接着層内に少なくとも１μｍまたは１．５μｍまたは２μｍの深さ入り込み得る。代替的または追加的に、コンタクトパッドは、接着層内に５μｍ未満または４μｍ未満または３μｍ未満入り込む。有利なことに、コンタクトパッドは、後に設けられる変換材料または反射性材料から接着層によって保護される。接着膜の剥離および半導体部品の個片化後、次いで、コンタクトパッドは少なくとも部分的に露出する。これにより、後の各半導体部品の接触が可能になる。
本方法の少なくとも一実施形態によれば、本方法において、接触面のコンタクトパッドの間に配置された領域は、変換材料または反射性材料によって少なくとも部分的に被覆される。代替的に、接触面に変換材料または反射性材料が存在しないままであることも可能である。これを実現するために、コンタクトパッドの間の領域を、例えば、変換材料または反射性材料による濡れを防止するテフロン（登録商標）等の材料によって被覆してもよい。さらに、接触面の全領域が接着層によって被覆され、接着層と接触面との間にギャップが形成されないように、半導体チップが接着層内にさらに押し込まれることが考えられる。
本方法の少なくとも一実施形態によれば、変換材料は、マトリックス材料を含む。少なくとも１種類の有機発光材料または無機発光材料が、例えば発光粒子としてマトリックス材料内に導入される。マトリックス材料は、例えば、シリコーン（すなわち樹脂）等の有機材料であり得る。発光材料は、例えば、希土類をドープしたイットリウムアルミニウムガーネット（略してＹＡＧ）、または、ルテチウムアルミニウムガーネット（略してＬＵＡＧ）等のセラミック発光材料である。さらに、発光材料を、希土類をドープしたアルカリ土類金属シリコンナイトライドまたはアルカリ土類金属アルミニウムシリコンナイトライドとしてもよい。
発光粒子は、特に、半導体チップによって出射される第１の波長域の光を少なくとも部分的に第２の波長域の光に変換するために提供される。この場合、完成した半導体部品は、動作時、例えば第１の波長域および第２の波長域の光の部分を有する混合光を出射する。例えば、半導体チップは青色光またはＵＶ光を出射し、この光は発光粒子に吸収されて黄緑色光または赤橙色光に変換される。半導体部品によって出射される混合光は、例えば、白色光である。
さらに、オプトエレクトロニクス半導体部品を提供する。本明細書に記載のオプトエレクトロニクス半導体部品は、本明細書に記載の方法によって製造され得る。換言すれば、本製造方法に関して開示した特徴のすべては、本オプトエレクトロニクス半導体部品についても同様に開示されており、その逆も同様である。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によれば、オプトエレクトロニクス半導体部品は、少なくとも１つのオプトエレクトロニクス半導体チップを備える。この場合、半導体チップは、主出射面および主出射面とは反対側の接触面を備える。接触面にはコンタクトパッドが備えられており、コンタクトパッドは、オプトエレクトロニクス半導体部品の電気的接触に役立つ。さらに、オプトエレクトロニクス半導体チップは側面を備え、この側面は、主出射面を横断する方向に向けられ、主出射面と接触面とをつなぎ合わせる。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によれば、オプトエレクトロニクス半導体部品は、変換素子を備える。変換素子は、少なくとも半導体チップの主出射面を被覆する。さらに、半導体チップの側面は、変換素子によって部分的にまたは完全に被覆されている。変換素子は、半導体チップからの光を変換するために提供されている。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によれば、主出射面の平面視において、変換素子は、全方向において半導体チップを越えて突出している。したがって、平面視において、変換素子は半導体チップを完全に被覆している。
本オプトエレクトロニクス半導体部品の少なくとも一実施形態によれば、半導体チップに設けられた変換素子は、外側縁部および外面を備える。ここで、外面は、変換素子の半導体チップから離れた面であり、外側縁部は各外面の間で各外面を接続している縁部である。変換素子の外側縁部は、部分的にまたは完全に丸みを帯び得る。特に、変換素子の全外側縁部は、完全に丸みを帯び得る。ここで、外側縁部は、好ましくは、外側縁部上の点と半導体チップとの間の最小距離が、外面上の点と半導体チップとの間の距離とは５％未満または１０％未満または２０％未満異なる範囲で丸みを帯びている。
丸みを帯びた外側縁部の半径は、好ましくは、変換素子の平均厚さと同様の大きさになるように選択されている。例えば、丸みを帯びた外側縁部の半径は、変換素子の平均厚さの少なくとも１０％または５０％または９０％である。代替的または追加的に、この半径は、変換素子の平均厚さの最大でも１０００％または２００％または１１０％である。そのような丸みを帯びた外側縁部によって、半導体チップから取り出される光線の光路は、変換素子全体に亘って均等化される。その結果、半導体部品の色角度特性（color angle characteristic）が向上する。
本明細書に記載のオプトエレクトロニクス半導体部品の製造方法および本明細書に記載のオプトエレクトロニクス半導体部品を、例示的な実施形態を参照して、以下にさらに詳細に説明する。個別の図において同一の要素を、同一の参照番号によって示す。各要素の関係は正しい縮尺では示されておらず、むしろ、個々の要素は、理解しやすいように誇張した大きさで示され得る。
図１ａは、オプトエレクトロニクス部品を製造するための方法ステップの例示的な実施形態を示す。キャリア主面１１を有するキャリア１に複数の個片化された半導体チップ２を設ける。ここで、半導体チップ２は、それぞれ、主出射面２１および主出射面２１とは反対側の接触面２２を備える。主出射面２１と接触面２２とは、半導体チップ２の側面２３によって結合されている。半導体チップ２の電気的接触のために提供されるコンタクトパッド２２０が、各半導体チップ２の接触面２２に設けられる。半導体チップ２は、接触面２２が、それぞれ、キャリア主面１１と対向するようにキャリア１に設けられる。
図１ｂの方法ステップでは、さらなる方法ステップを示す。有機マスク層３１が各半導体チップ２の上および間に設けられる。ここで、マスク層３１は、好ましくは、露出している側面２３および主出射面２１を完全に被覆する。マスク層３１は、例えば、感光性コーティング層３１である。コーティング層の厚さは、例えば２００μｍである。
図１ｃは、さらなる方法ステップを示す。このステップでは、コーティング層３１をパターニングし、硬化させる。パターニングは、例えば自由空間光学系（略してＬＤＩ）によって行われ得る。コーティング層３１のパターニングによって、格子状に配置された複数の隔壁３０からなるマスクフレーム３が作られる。さらに、パターニングによって、半導体チップ２は露出する。
図１ｃに係る方法ステップでは、隔壁３０は断面図で示されており、隔壁の主延在方向は図面の平面に直交する。隔壁３０は側腹部３３を備えており、側腹部３３は、キャリア主面１１を横断する方向に延在し、かつ、それぞれ、半導体チップ２と対向する。半導体チップ２から見て、最も近い側腹部３３は、それぞれ、凹状に湾曲している。したがって、隔壁３０の幅は、最初にキャリア主面１１から離れる方向に最小幅まで減少し、次いで、再び増加する。隔壁３０のキャリア主面１１の領域およびキャリア主面１１から最も遠い領域の幅は、例えば最小幅の２倍である。最小幅は、例えば、キャリア主面１１の上方の、隔壁３０の全高の４０％〜６０％の間の高さの位置に配置される。
図１ｃに示した凹状の隔壁３０は、例えば、グレースケールリソグラフィを使用して作られ得る。この目的のために、コーティング層３１もまたキャリア１を介した光で感光し得るように、例えば、キャリア１を透明にしてもよい。
図１ｃでは、さらに、隔壁３０は、半導体チップ２から横方向に離間されている。これにより、半導体チップ２は間隙によって包囲されており、この間隙では、キャリア１のキャリア主面１１は露出している。
図１ｄの方法ステップでは、半導体チップ２を変換材料４で埋め込む。この変換材料４から、各半導体チップ２の変換素子４１が形成される。このプロセスにおいて、変換材料４は、半導体チップ２と隔壁３０との間の中間領域を充填し、半導体チップ２の主出射面２１を部分的にまたは完全に被覆する。特に、図１ｄの変換素子４１は、それぞれ、半導体チップ２の側面２３および主出射面２１を密着状に包囲する。さらに、変換素子４１は、変換素子４１の横方向の外面が半導体チップ２から見て凸状の湾曲を有するように隔壁３０の側腹部３３の形状に密着状に沿う。図１ｄにおける半導体チップ２の主出射面２１の上の変換材料の層の厚さは、例えば７０μｍである。
図１ｅの方法ステップでは、半導体チップ２を、変換材料４で埋め込んだ後にキャリア１から取り外す。キャリア１の取外しによって、接触面２２の一部、特にコンタクトパッド２２０の一部が露出する。これにより、半導体チップ２の後の電気的接触が可能になる。図１ｅでは、キャリア１は、半導体チップ２から一体的に剥離される。しかしながら、代替的に、溶剤によってキャリア１を層ごとに腐食させることも、キャリア１を取り外すこともできる。
図１ｆは、さらなる方法ステップを示しており、この方法ステップでは、半導体チップ２および変換素子４１からなる完成した埋め込まれた半導体部品１００を個片化する。半導体部品１００を個片化する際、マスクフレーム３、および、特に隔壁３０は、半導体部品１００から取り外され、この場合、マスクフレーム３は破壊され得る。マスクフレーム３の取外しは、例えば、溶剤によってまたは隔壁３０を壊すことによって行われ得る。
図２ａに係る例示的な実施形態は、キャリア１の形態が接着膜１である点で図１ｄの方法ステップとは異なる。この場合、接着層１２が接着膜１に設けられる。接着層１２の厚さは、例えば１０μｍである。ここで、半導体チップ２は、コンタクトパッド２２０が部分的に接着層１２内に入り込むように接着層１２内に押し込まれる。ここで、接着層１２は、変換材料４からコンタクトパッド２２０を保護する。本明細書に記載の方法において、接触面２２の各コンタクトパッド２２０の間の領域は、変換材料によって完全に被覆され得る。代替的に、これら領域が変換材料４によって濡れないことも可能である。
図２ｂの例示的な実施形態は、変換材料４が注入される前に、半導体チップ２と隔壁３０との間の間隙に反射性材料が導入される点で、図１ｄに示した方法ステップとは異なる。ここで、反射性材料は反射層５を形成し、反射層５は、半導体チップ２の側面２３の一部を被覆する。半導体チップ２の主出射面２１の平面視において、反射層５は、例えば、半導体チップ２の周囲の途切れない経路を形成する。図２ｂでは、キャリア主面１１から見た反射層５の高さは、例えば５０μｍである。変換素子４１は、反射層５に接して形成されている。この場合、変換素子４１は、反射層５と直接接触している。反射層５と変換素子４１との間にギャップまたは間隔は空いていない。外面において、変換素子４１は、反射層５と面一の終端を成す。ここで、反射層５および変換素子４１は、隔壁３０の形状に密着状に沿う。さらに、変換素子４１の外面には、例えば隆起部分または凹部として現れ得る継ぎ目構造が存在しない。また、そのような継ぎ目構造は、反射層５と変換素子４１との間の移行領域にも見られない。
図２ｂと同様に、図２ｃの例示的な実施形態では、変換材料４を設ける前に、半導体チップ２の側面２３に反射層５が形成されている。この場合、反射層５は、半導体チップの主出射面２１と面一の終端を成す。変換素子４１は、反射層５および主出射面２１の上に設けられている。ここで、変換素子４１は、レンズ状の湾曲した外面を備える。そのようなレンズ状の外面は、例えば、変換材料４として高粘性材料または揺変性材料が使用されるため実現され得る。
図３ａの例示的な実施形態は、側壁３０の側腹部３３が平面的または平坦である（すなわち、湾曲していない）点で図１ｄの方法ステップとは異なる。それにより、側腹部３３を取り巻く変換素子４１は、同様に平面的または平坦な横方向の外面を形成する。
図３ｂは、キャリア１およびマスクフレーム３を図３ａの例示的な実施形態から除去した後の完成した装置１００を示す。完成した装置１００は、平面的または平坦な外面を有する変換素子４１を備える。各外面を接続している外側縁部は丸みを帯びておらず、むしろ、鋭い縁部である。
図４は、さらなる例示的な実施形態を示しており、この実施形態は、図２ｃの方法ステップに類似する。図４では、隔壁３０の幅がキャリア主面１１から離れる方向に単調減少し、再び増加していない点で異なっている。それでも、側腹部３３の湾曲は凸状である。図４では、変換素子４１は、キャリア主面１１から離れる方向に隔壁３０を越えて突出するが、２つの隣接する半導体チップ２の変換素子４１は、連続していない（すなわち直接接触していない）。
図５ａの例示的な実施形態では、オプトエレクトロニクス半導体部品１００を製造するための方法ステップが、半導体チップ２の主出射面２１の平面視において示される。マスクフレーム３は、格子状に配置された複数の隔壁３１から形成される。半導体チップ２の全周は、隔壁３１によって包囲される。ここで、隔壁３０は半導体チップ２と直接接触しておらず、むしろ、間隙によって半導体チップ２から分離されている。さらに、半導体チップ２と隔壁３０との間の間隙は、変換材料４で充填される。さらに、変換材料４は、半導体チップ２の主出射面２１の上に設けられる。
図５ｂの例示的な実施形態では、オプトエレクトロニクス部品を製造するためのさらなる方法ステップが半導体チップ２の主出射面２１の平面視において示される。この方法ステップでは、完成した半導体部品１００がマスクフレームから取り外される。取外しの際、マスクフレーム３が破壊され、特にマスクフレーム３の隔壁３０が解体されることによって、半導体部品１００を個片化することができる。
図６ａは、キャリア主面２１の平面視におけるオプトエレクトロニクス半導体部品１００の例示的な実施形態を示す。この実施形態では、半導体チップ２の主出射面２１は矩形である。変換素子４１は主出射面２１の上に配置されており、変換素子４１は、全方向において主出射面２１を越えて突出している。ここで、変換素子４１の形状は、同様に矩形である。
図６ｂの例示的な実施形態では、半導体部品１００は、半導体チップ２の側面２３から側面図で示されている。ここで、変換素子４１は、矩形の断面形状を有しており、この矩形の接触面２２から最も遠い角部は丸みを帯びている。
図６ｂの変換素子４１は、半導体チップ２の側面２３の一部を被覆し、主出射面２１から離れる方向に半導体チップ２を越えて突出している。半導体チップ２の接触面２２に向かう方向において、反射層５が変換素子４１の下流に配置されている。ここで、反射層５は、同様に半導体チップ２の側面２３の一部を被覆している。
図６ａおよび図６ｂの両図の例示的な実施形態において、変換素子４１は、外側縁部および外面を備える。ここで、外側縁部は、変換素子４１に関して、変換素子４１の外側縁部上の点と半導体チップ２との間の最小距離が、変換素子４１の外面上の点と半導体チップ２と間の最小距離とは２０％未満異なる範囲で、少なくとも部分的に丸みを帯びている。外側縁部のそのような丸みによって、今度は、変換素子４１内の半導体チップ２から取り出される光の光路長が半導体部品１００全体に亘って均等化される。丸みを帯びた外側縁部によって、変換素子４１のいくつかの角部は、図６ａの平面図および／または図６ｂの側面図において丸みを帯びて視認される。
図６ｃは、オプトエレクトロニクス半導体部品１００の例示的な実施形態を、半導体チップ２の側面２３から側面図で示す。ここで、図４ｂとは異なり、側面２３は、接触面２２から主出射面２１まで反射層５によって被覆されている。したがって、反射層５は、主出射面２１と面一の終端を成している。変換素子４１は、主出射面２１の上に設けられている。ここで、変換素子４１は、ドーム形状および／またはレンズ状の外面を有する。さらに、変換素子４１は、外面において反射層５と面一の終端を成している。ここで、変換素子４１および反射層５の横方向の外面は、凸状の断面形状を有する。特に、側面２３に設けられた反射層５の層厚さは、最初に接触面２２から離れる方向に増加し、次いで、再び減少している。図６ｃに示した形態とは対照的に、半導体チップ２の側面はまた、主に変換素子４１によって被覆されていても、変換素子４１のみによって被覆されていてもよい。
本明細書に記載の発明は、例示的実施形態を参照してなされた説明によって制限されるものではない。むしろ、本発明は、任意の新規な特徴および特徴の任意の組合せ（特に、請求項中の特徴の任意の組合せを含む）を、当該特徴または組合せ自体が請求項または例示的実施形態に明示的に特定されていないとしても包含するものである。
本特許出願は、独国特許出願第１０２０１４１０２２９３．９号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
Claims (14)
- オプトエレクトロニクス半導体部品（１００）の製造方法であって、
− キャリア主面（１１）を有するキャリア（１）を用意するステップと、
− １つ以上の個別のオプトエレクトロニクス半導体チップ（２）を用意するステップであって、前記半導体チップ（２）は、それぞれ、主出射面（２１）および前記主出射面（２１）とは反対側の接触面（２２）を備え、前記接触面（２２）は、前記半導体チップ（２）の電気的接触のために構成されている、ステップと、
− 前記個片化された半導体チップ（２）を、前記接触面（２２）が、それぞれ、前記キャリア主面（１１）と対向するように前記キャリア主面（１１）の上に設けるステップと、
− 前記半導体チップ（２）の間の少なくとも一部の領域にマスクフレーム（３）を設けるステップであって、前記マスクフレーム（３）は隔壁（３０）の格子であり、前記キャリア主面（１１）の平面視において、各半導体チップ（２）の全周が前記マスクフレーム（３）の前記隔壁（３０）によって包囲される、ステップと、
− 前記各半導体チップ（２）の前記主出射面（２１）を少なくとも部分的に被覆する変換素子（４１）が、それぞれ、前記半導体チップ（２）の上に形成されるように、前記半導体チップ（２）を変換材料（４）で埋め込むステップと、
− 前記半導体チップ（２）の前記接触面（２２）が少なくとも部分的に露出するように前記キャリア（１）を除去するステップと、
− 前記オプトエレクトロニクス半導体部品（１００）を前記マスクフレーム（３）から取り外すステップであって、前記マスクフレーム（３）は破壊される、ステップと、
を含む、方法。 - 前記マスクフレーム（３）を設けるために、
− 前記半導体チップ（２）の上および間に感光性コーティング層（３１）を設ける中間ステップと、
− 前記半導体チップ（２）を少なくとも部分的に露出させ、かつ、前記半導体チップ（２）を包囲する前記マスクフレーム（３）が形成されるように前記コーティング層（３１）をパターニングする中間ステップと、
− 前記コーティング層（３１）を硬化させる中間ステップと、が行われ、
前記完成したコーティング層（３１）は、寸法安定性および剛性を有する、請求項１に記載の方法。 - − 前記マスクフレーム（３）の前記隔壁（３０）は側腹部（３３）を備え、前記側腹部（３３）は前記キャリア主面（１１）を横断する方向に延在し、かつ、それぞれ、半導体チップ（２）と対向し、
− 前記側腹部（３３）は、前記隔壁（３０）の幅が、最初に前記キャリア主面（１１）から離れる方向に減少し、次いで、再び増加するように凹状に湾曲する、請求項１または２に記載の方法。 - 前記半導体チップ（２）は、前記半導体チップ（２）の全周が平面視において間隙によって包囲されるように前記隔壁（３０）に対して横方向に離間され、前記間隙は前記変換材料（４）で充填される結果、
− 前記形成される変換素子（４１）は、前記各半導体チップ（２）の前記主出射面（２１）および露出している側面（２３）を少なくとも部分的に取り囲み、
− 前記形成される変換素子（４１）は、前記変換素子（４１）の前記半導体チップ（２）から離れた外面が、前記側腹部（３３）のネガの形状を少なくとも部分的に表すように、前記隔壁（３０）の前記側腹部（３３）の少なくとも一部に密着状に沿う、請求項１〜３のいずれか一項に記載の方法。 - 前記変換材料（４）を設ける前に、前記半導体チップ（２）の前記露出している側面（２３）が反射層（５）によって少なくとも部分的に被覆されるように、前記半導体チップ（２）と前記マスクフレーム（３）との間の前記間隙に反射性材料が導入される、請求項４に記載の方法。
- 前記変換素子（４１）は、前記変換素子（４１）内に隆起部分または凹部として発生する継ぎ目構造を含まない、請求項１〜５のいずれか一項に記載の方法。
- 前記マスクフレーム（３）の前記キャリア主面（１１）に対して垂直方向の高さは、前記半導体チップ（２）の高さよりも大きく、前記半導体チップ（２）は、２つの隣接する半導体チップ（２）の前記形成される変換素子（４１）が連続しない程度にのみ前記変換材料（４）で埋め込まれる、請求項１〜６のいずれか一項に記載の方法。
- 前記変換材料（４）は、前記形成される変換素子（４１）が前記半導体チップ（２）の前記主出射面（２１）の上にドーム形状および／またはレンズ形状を形成するように設けられる、請求項１〜７のいずれか一項に記載の方法。
- − 前記キャリア（１）は、前記キャリア主面（１１）に接着層（１２）が設けられた接着膜であり、
− 前記接触面（２２）にコンタクトパッド（２２０）が隆起部分として形成され、前記半導体チップ（２）を前記接着膜（１）に設けた後、前記コンタクトパッド（２２０）は前記接着層（１２）内に少なくとも部分的に押し込まれる、請求項１〜８のいずれか一項に記載の方法。 - 前記接着層（１２）の厚さは、２μｍ〜５０μｍであり、前記コンタクトパッド（２２０）の厚さは、５μｍ〜５０μｍであり、前記コンタクトパッド（２２０）は、前記接着層（１２）内に１μｍ〜５μｍの深さ入り込む、請求項９に記載の方法。
- 前記接触面（２２）の前記コンタクトパッド（２２０）の間に配置された領域は、前記変換材料（４）または反射性材料によって被覆される、請求項９または１０に記載の方法。
- 前記半導体チップ（２）の前記主出射面（２１）に沿った横方向の大きさは、３００μｍ〜１０００μｍであり、前記半導体チップ（２）の前記高さは、１００μｍ〜４００μｍであり、前記半導体チップ（２）の上の前記変換素子（４１）の厚さは、２０μｍ〜２５０μｍである、請求項１〜１１のいずれか一項に記載の方法。
- 前記変換材料（４）は、シリコーンを含む、無機発光粒子が導入されたマトリックス材料であり、前記発光粒子は、前記完成した半導体部品（１００）が混合光を出射するように、前記半導体チップ（２）によって出射される第１の波長域の光を少なくとも部分的に第２の波長域の光に変換する、請求項１〜１２のいずれか一項に記載の方法。
- 請求項１〜１３のいずれか一項に記載の方法によって製造されたオプトエレクトロニクス半導体部品（１００）であって、
ａ） 主出射面（２１）、
ｂ） 前記主出射面（２１）とは反対側の、コンタクトパッド（２２０）が備えられた接触面（２２）であって、前記コンタクトパッド（２２０）は、前記オプトエレクトロニクス半導体部品（１００）の電気的接触に役立つ、接触面（２２）、および、
ｃ） 前記主出射面（２１）を横断する方向に向けられかつ前記主出射面（２１）と前記接触面（２２）とを互いに接続する側面（２３）、
を有する、
− オプトエレクトロニクス半導体チップ（２）と、
− 少なくとも前記半導体チップ（２）の前記主出射面（２１）を被覆する変換素子（４１）と、を備え、
ｉ） 前記変換素子（４１）は、前記半導体チップ（２）からの光を変換するために提供され、
ｉｉ） 前記主出射面（２１）の平面視において、前記変換素子（４１）は、全方向において前記半導体チップ（２）を越えて突出し、
ｉｉｉ） 前記変換素子（４１）は、外側縁部および外面を備え、前記外側縁部が少なくとも部分的に丸みを帯びている結果、前記丸みを帯びた外側縁部と前記半導体チップ（２）との間の距離は、前記外面と前記半導体チップ（２）との間の距離とは２０％未満異なる、
オプトエレクトロニクス半導体部品（１００）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014102293.9A DE102014102293A1 (de) | 2014-02-21 | 2014-02-21 | Verfahren zur Herstellung optoelektronischer Halbleiterbauteile und optoelektronisches Halbleiterbauteil |
| DE102014102293.9 | 2014-02-21 | ||
| PCT/EP2015/053602 WO2015124719A1 (de) | 2014-02-21 | 2015-02-20 | Verfahren zur herstellung optoelektronischer halbleiterbauteile und optoelektronisches halbleiterbauteil |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017506831A true JP2017506831A (ja) | 2017-03-09 |
| JP6317464B2 JP6317464B2 (ja) | 2018-04-25 |
Family
ID=52544502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016553012A Active JP6317464B2 (ja) | 2014-02-21 | 2015-02-20 | オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10008639B2 (ja) |
| JP (1) | JP6317464B2 (ja) |
| CN (1) | CN106030830A (ja) |
| DE (2) | DE102014102293A1 (ja) |
| WO (1) | WO2015124719A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017009725A (ja) * | 2015-06-19 | 2017-01-12 | ソニー株式会社 | 表示装置 |
| DE102016101719A1 (de) * | 2016-02-01 | 2017-08-03 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement |
| DE102016108931A1 (de) | 2016-05-13 | 2017-11-16 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
| JP7011143B2 (ja) * | 2016-11-30 | 2022-01-26 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| DE102017107834A1 (de) * | 2017-04-11 | 2018-10-11 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement |
| DE102017130574A1 (de) * | 2017-12-19 | 2019-06-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Konversionselements und Konversionselement |
| DE102018111637A1 (de) * | 2018-01-26 | 2019-08-01 | Osram Opto Semiconductors Gmbh | Optoelektronischer halbleiterchip, verfahren zur herstellung eines optoelektronischen bauelements und optoelektronisches bauelement |
| DE102018105085B4 (de) * | 2018-03-06 | 2024-05-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauteil und Leuchtmittel |
| DE102019111175A1 (de) * | 2019-04-30 | 2020-11-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils |
| DE102021131112A1 (de) | 2021-11-26 | 2023-06-01 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208822A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体発光装置 |
| DE102007053067A1 (de) * | 2007-09-26 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| JP2012248672A (ja) * | 2011-05-27 | 2012-12-13 | Citizen Holdings Co Ltd | 半導体発光素子の製造方法 |
| WO2013137356A1 (ja) * | 2012-03-13 | 2013-09-19 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10245946C1 (de) * | 2002-09-30 | 2003-10-23 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Lichtquellenmoduls |
| DE10250911B4 (de) * | 2002-10-31 | 2009-08-27 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements |
| DE102007043183A1 (de) | 2007-09-11 | 2009-04-09 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines solchen |
| WO2010035206A1 (en) * | 2008-09-25 | 2010-04-01 | Koninklijke Philips Electronics N.V. | Coated light emitting device and method for coating thereof |
| DE102009036621B4 (de) | 2009-08-07 | 2023-12-21 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Halbleiterbauteil |
| DE102010046257A1 (de) | 2010-09-22 | 2012-03-22 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements |
| DE102013103983B4 (de) | 2013-04-19 | 2021-09-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung einer Vielzahl strahlungsemittierender Halbleiterchips |
-
2014
- 2014-02-21 DE DE102014102293.9A patent/DE102014102293A1/de not_active Withdrawn
-
2015
- 2015-02-20 JP JP2016553012A patent/JP6317464B2/ja active Active
- 2015-02-20 WO PCT/EP2015/053602 patent/WO2015124719A1/de active Application Filing
- 2015-02-20 CN CN201580009828.6A patent/CN106030830A/zh active Pending
- 2015-02-20 US US15/120,457 patent/US10008639B2/en active Active
- 2015-02-20 DE DE112015000888.8T patent/DE112015000888A5/de not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000208822A (ja) * | 1999-01-11 | 2000-07-28 | Matsushita Electronics Industry Corp | 半導体発光装置 |
| DE102007053067A1 (de) * | 2007-09-26 | 2009-04-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement |
| JP2012248672A (ja) * | 2011-05-27 | 2012-12-13 | Citizen Holdings Co Ltd | 半導体発光素子の製造方法 |
| WO2013137356A1 (ja) * | 2012-03-13 | 2013-09-19 | シチズンホールディングス株式会社 | 半導体発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US10008639B2 (en) | 2018-06-26 |
| DE112015000888A5 (de) | 2016-10-27 |
| CN106030830A (zh) | 2016-10-12 |
| DE102014102293A1 (de) | 2015-08-27 |
| US20170069800A1 (en) | 2017-03-09 |
| WO2015124719A1 (de) | 2015-08-27 |
| JP6317464B2 (ja) | 2018-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6317464B2 (ja) | オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品 | |
| US11201271B2 (en) | Method for manufacturing light emitting device including first and second reflectors | |
| TWI712189B (zh) | 發光裝置及其製造方法 | |
| US9947846B2 (en) | Light emitting device having a reflecting member and method of manufacturing the same | |
| US10283670B2 (en) | Method for manufacturing light emitting device | |
| CN106058006B (zh) | 发光装置及其制造方法 | |
| US9728689B2 (en) | Method of manufacturing light emitting device | |
| JP6668757B2 (ja) | 発光装置の製造方法 | |
| US9029893B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| KR101476771B1 (ko) | 반도체 소자 구조물 및 반도체 소자 구조물을 제조하는 방법 | |
| US20180047879A1 (en) | Method for producing a multiplicity of conversion elements, conversion element, and optoelectronic device | |
| TW201737516A (zh) | 具有側反射體及磷光體之覆晶發光二極體 | |
| JP6228686B2 (ja) | オプトエレクトロニクス半導体コンポーネントを製造する方法及びオプトエレクトロニクス半導体コンポーネント | |
| CN109983589B (zh) | 具有侧面反射器和磷光体的倒装芯片led | |
| KR20140026163A (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| JP6638578B2 (ja) | シート成形体の製造方法、及びそれを用いた発光装置の製造方法 | |
| US9608029B2 (en) | Optical package with recess in transparent cover | |
| JP7268150B2 (ja) | セラミック変換要素およびその作製方法 | |
| JP6626536B2 (ja) | 材料を表面に被着する方法 | |
| US10950765B2 (en) | Method for producing at least one optoelectronic component, and optoelectronic component | |
| KR101460742B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR20140026167A (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR101299563B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR101465708B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
| KR101299562B1 (ko) | 반도체 소자 구조물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161011 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6317464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |