DE102019111175A1 - Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils - Google Patents

Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils Download PDF

Info

Publication number
DE102019111175A1
DE102019111175A1 DE102019111175.7A DE102019111175A DE102019111175A1 DE 102019111175 A1 DE102019111175 A1 DE 102019111175A1 DE 102019111175 A DE102019111175 A DE 102019111175A DE 102019111175 A1 DE102019111175 A1 DE 102019111175A1
Authority
DE
Germany
Prior art keywords
grid
semiconductor chips
arrangement
distance
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019111175.7A
Other languages
English (en)
Inventor
Andreas Biebersdorf
Stefan Illek
Christoph Klemp
Felix Feix
Ines Pietzonka
Petrus Sundgren
Christian Berger
Ana Kanevce
Karl Engl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102019111175.7A priority Critical patent/DE102019111175A1/de
Priority to PCT/EP2020/061079 priority patent/WO2020221623A1/de
Priority to US17/607,804 priority patent/US20220172976A1/en
Publication of DE102019111175A1 publication Critical patent/DE102019111175A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate

Abstract

Es wird eine Anordnung (20) angegeben, die eine Vielzahl von Halbleiterchips (21), welche auf einem Träger (22) angeordnet sind, umfasst, wobei die Halbleiterchips (21) an Gitterpunkten eines Gitters angeordnet sind, und das Gitter durch ein hexagonales Gitter gegeben ist, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor (α) verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist. Außerdem wird ein Verfahren zur Herstellung einer Anordnung (20) angegeben.

Description

  • Es werden eine Anordnung und ein Verfahren zur Herstellung einer Anordnung sowie eines Bauteils angegeben.
  • Eine zu lösende Aufgabe besteht darin, eine Anordnung anzugeben, die effizient betrieben werden kann. Eine weitere zu lösende Aufgabe besteht darin, ein effizientes Verfahren zur Herstellung einer Anordnung anzugeben.
  • Gemäß zumindest einer Ausführungsform der Anordnung, umfasst die Anordnung eine Vielzahl von Halbleiterchips, welche auf einem Träger angeordnet sind. Bei den Halbleiterchips kann es sich insbesondere um optoelektronische Halbleiterchips oder elektronische Halbleiterchips handeln.
  • Bei der Vielzahl von Halbleiterchips kann es sich um mindestens 100 Halbleiterchips, mindestens 1000 Halbleiterchips oder mindestens 100.000 Halbleiterchips handeln.
  • Die Halbleiterchips können mit dem Träger verbunden sein. Das bedeutet, die Halbleiterchips können auf dem Träger befestigt sein. Die Halbleiterchips sind jeweils nebeneinander auf dem Träger angeordnet. Vorzugsweise sind die Halbleiterchips beabstandet zueinander auf dem Träger angeordnet. Das bedeutet, die Halbleiterchips sind nicht in direktem Kontakt miteinander. Der Träger kann insbesondere ein Halbleitermaterial und/oder ein elektrisch isolierendes Material aufweisen. Zum Beispiel kann es sich bei dem Träger um ein Aufwachssubstrat oder einen Hilfsträger handeln.
  • Gemäß zumindest einer Ausführungsform der Anordnung, sind die Halbleiterchips an Gitterpunkten eines Gitters angeordnet. Das bedeutet, an einem Gitterpunkt ist jeweils ein Halbleiterchip angeordnet. Bei dem Gitter handelt es sich um ein gedachtes Gitter auf einer Oberfläche des Trägers. Die Halbleiterchips sind an gedachten Gitterpunkten dieses Gitters auf der Oberfläche des Trägers angeordnet. Das Gitter kann sich dadurch auszeichnen, dass die Gitterpunkte in zwei verschiedenen Richtungen jeweils in den gleichen Abständen zueinander angeordnet sind. Weiter kann das Gitter eine Einheitszelle aufweisen. Bei den Gitterpunkten kann es sich um Knotenpunkte des Gitters handeln. Das Gitter ist ein zweidimensionales Gitter. Die Halbleiterchips können derart angeordnet sein, dass an jedem Gitterpunkt des Gitters jeweils ein Halbleiterchip angeordnet ist. Der an einem Gitterpunkt angeordnete Halbeiterchip überdeckt diesen Gitterpunkt. Zum Beispiel überdeckt ein ausgezeichneter Punkt eines jeden Halbleiterchips den zugeordneten Gitterpunkt. Zum Beispiel handelt es sich bei dem ausgezeichneten Punkt um den geometrischen Schwerpunkt des Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist das Gitter durch ein hexagonales Gitter gegeben, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist. In einem hexagonalen Gitter weisen die nächstliegenden Gitterpunkte in einer ersten Richtung einen ersten Abstand zueinander auf. In einer zweiten Richtung, welche sich in einem Winkel von 90° zur ersten Richtung erstreckt, weisen die nächstliegenden Gitterpunkte einen zweiten Abstand zueinander auf. Dabei sind der erste Abstand und der zweite Abstand verschieden voneinander. Der erste Abstand und der zweite Abstand sind bei einem hexagonalen Gitter um einen Faktor von 3
    Figure DE102019111175A1_0001
    verschieden voneinander. Der erste Abstand und der zweite Abstand können jeweils mindestens 1 µm und höchstens 150 µm aufweisen. Eine Achse des Gitters kann sich entlang der ersten Richtung erstrecken. Eine weitere Achse des Gitters kann sich entlang der zweiten Richtung erstrecken.
  • Für den Fall, dass mindestens eine der Achsen des Gitters um einen Deformationsfaktor verformt ist, sind der erste Abstand und der zweite Abstand um einen anderen Faktor als 3
    Figure DE102019111175A1_0002
    verschiedenen voneinander. Dabei erstreckt sich die zweite Richtung in einem Winkel von 90° zur ersten Richtung. Der Deformationsfaktor gibt an, um welchen Faktor sich die Relation zwischen dem ersten Abstand und dem zweiten Abstand von der Relation in einem hexagonalen Gitter, also der Relation von 3,
    Figure DE102019111175A1_0003
    unterscheidet. Das bedeutet, der Deformationsfaktor ist gegeben durch α = a b 3
    Figure DE102019111175A1_0004
    wobei α der Deformationsfaktor ist, a der erste Abstand und b der zweite Abstand. Das bedeutet, das Gitter, an dessen Gitterpunkten die Halbleiterchips angeordnet sind, ist in diesem Fall dadurch gegeben, dass der erste Abstand und der zweite Abstand in einem Verhältnis von α × 3
    Figure DE102019111175A1_0005
    zueinanderstehen. Somit weicht das Gitter, an dessen Gitterpunkten die Halbleiterchips angeordnet sind, entlang mindestens einer der Achsen des Gitters um den Deformationsfaktor von der Form eines hexagonalen Gitters ab.
  • Für den Fall, dass das Gitter eine Scherung entlang mindestens einer der Achsen des Gitters aufweist, schließen die erste Richtung und die zweite Richtung einen Winkel ein, welcher verschieden von 90° ist. Die Scherung kann durch eine Scherungslänge beschrieben werden. Zum Beispiel kann das Gitter eine Scherung entlang der ersten Richtung aufweisen. Das bedeutet, ein zweiter Gitterpunkt, welcher entlang der zweiten Richtung der nächstliegende Gitterpunkt zu einem ersten Gitterpunkt ist, ist entlang der ersten Richtung um die Scherungslänge vom ersten Gitterpunkt beabstandet. Die Scherungslänge normiert auf den Abstand zwischen zwei nächstliegenden Gitterpunkten entlang der ersten Richtung ergibt einen Scherungsfaktor der Scherung. Somit gilt: S = δ a ,
    Figure DE102019111175A1_0006
    wobei S der Scherungsfaktor ist, δ die Scherungslänge und a der Abstand zwischen zwei nächstliegenden Gitterpunkten entlang der ersten Richtung. Die Scherung bedeutet somit, dass jeder Gitterpunkt entlang der ersten Richtung um die Scherungslänge vom nächsten benachbarten Gitterpunkt in der zweiten Richtung beabstandet ist. Im Vergleich zum hexagonalen Gitter sind somit die Gitterpunkte entlang einer der Achsen des Gitters parallel zueinander verschoben.
  • Ebenso ist zusätzlich oder alternativ eine Scherung entlang der zweiten Richtung möglich.
  • Gemäß zumindest einer Ausführungsform der Anordnung, umfasst die Anordnung eine Vielzahl von Halbleiterchips, welche auf einem Träger angeordnet sind, wobei die Halbleiterchips an Gitterpunkten eines Gitters angeordnet sind, und das Gitter durch ein hexagonales Gitter gegeben ist, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist.
  • Die hier beschriebene Anordnung hat den Vorteil, dass sie effizient betrieben werden kann. Zur Herstellung einer Anordnung von Halbleiterchips zur Verwendung in einem Bauteil ist es vorteilhaft, Halbleiterchips an Gitterpunkten eines zumindest näherungsweisen hexagonalen Gitters auf einem Träger anzuordnen. Dadurch ist die Dichte der Halbleiterchips pro Fläche auf dem Träger maximal, das heißt die Kosten sind aufgrund der platzsparenden Anordnung der Halbleiterchips gering. Weiterhin ist die lokale Umgebung jedes einzelnen Halbleiterchips homogener als zum Beispiel bei einer kartesischen Anordnung. Dies führt zu homogeneren Ergebnissen der für die Herstellung benötigten Prozesse und damit zu einer verbesserten Leistung und homogeneren Eigenschaften der Halbleiterchips. Außerdem kann eine Degeneration der Halbleiterchips im Betrieb dieser reduziert sein.
  • Für die Verwendung der derart hergestellten Halbleiterchips in einem Bauteil für eine vorgesehene Anwendung werden die Halbleiterchips mit einem Transferwerkzeug vom Träger transferiert. Somit können die Halbleiterchips in oder auf das Bauteil für die vorgesehene Anwendung aufgebracht werden. Beispielsweise kann eine Vielzahl von Halbleiterchips auf einem Träger hergestellt werden, auf welchem die Halbleiterchips an Gitterpunkten eines hexagonalen Gitters angeordnet sind. Diese Halbleiterchips werden mit einem Transferwerkzeug auf einen weiteren Träger zum Beispiel eines Displays aufgebracht. In diesem Fall ist das Display das Bauteil für die vorgesehene Anwendung der Halbleiterchips. Bei den Halbleiterchips handelt es sich in diesem Fall um optoelektronische Halbleiterchips.
  • Dieses Verfahren zum Transferieren der Halbleiterchips weist den Nachteil auf, dass die Halbleiterchips nur mit einer geringen Effizienz transferiert werden können. Üblicherweise weist das Transferwerkzeug eine kartesische Form auf, wohingegen die Halbleiterchips an Gitterpunkten eines hexagonalen Gitters angeordnet sind. Daher kann jeweils nur eine Reihe von Halbleiterchips transferiert werden, welche entlang einer Achse des Gitters nebeneinander auf einer Geraden angeordnet sind. Ein kartesisches Transferwerkzeug weist Transferpunkte zur Befestigung jeweils eines Halbleiterchips auf, wobei die Transferpunkte an Gitterpunkten eines quadratischen Gitters oder eines Rechteckgitters angeordnet sind.
  • Bei der hier beschriebenen Anordnung können die Halbleiterchips derart auf dem Träger angeordnet sein, dass mehrere parallele Reihen von Halbleiterchips gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden können. Gleichzeitig weist die Anordnung die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf, da das Anordnen der Halbleiterchips auf dem Träger nur geringfügig von einem hexagonalen Anordnen abweicht. Somit können die Halbleiterchips der Anordnung und daher auch das Bauteil effizient betrieben werden.
  • Für den Fall, dass mindestens eine der Achsen des Gitters um einen Deformationsfaktor verformt ist, kann der Deformationsfaktor derart gewählt werden, dass ein ganzzahliges Vielfaches des ersten Abstandes ein ganzzahliges Vielfaches des zweiten Abstandes ergibt. Somit können mit dem kartesischen Transferwerkzeug Halbleiterchips entlang der ersten und entlang der zweiten Richtung gleichzeitig transferiert werden, wobei jeweils nur die Halbleiterchips transferiert werden, welche um das ganzzahlige Vielfache des jeweiligen Abstandes voneinander entfernt sind. Das bedeutet, das n-fache Vielfache des ersten Abstands kann gleich dem m-fachen Vielfachen des zweiten Abstand sein. In diesem Fall können mit einem kartesischen Transferwerkzeug gleichzeitig jeder n-te Halbleiterchip entlang der ersten Richtung und jeder m-te Halbleiterchip entlang der zweiten Richtung transferiert werden. Dabei sind n und m voneinander verschiedene ganze Zahlen. Somit können die Halbleiterchips insgesamt effizienter transferiert werden. Daher kann ein Bauteil, welches die transferierten Halbleiterchips aufweist, effizient hergestellt werden und die Halbleiterchips der Anordnung können effizient betrieben werden.
  • Für den Fall, dass das Gitter eine Scherung entlang mindestens einer der Achsen des Gitters aufweist, kann der Scherungsfaktor derart gewählt werden, dass die Halbleiterchips mit einem kartesischen Transferwerkzeug transferiert werden können. Dazu kann ein ganzzahliges Vielfaches des ersten Abstands gleich einem Abstand zwischen zwei Halbleiterchips entlang einer Richtung sein, welche senkrecht zur ersten Richtung verläuft. Somit kann jedem Transferpunkt des Transferwerkzeugs ein Halbleiterchip auf dem Träger zugeordnet werden. Das bedeutet, eine Vielzahl von parallelen Reihen von Halbleiterchips kann gleichzeitig mit dem Transferwerkzeug transferiert werden. Somit kann ein Bauteil, welches die transferierten Halbleiterchips aufweist, effizient hergestellt werden und die Halbleiterchips der Anordnung können effizient betrieben werden.
  • Gemäß zumindest einer Ausführungsform der Anordnung, sind die Halbleiterchips optoelektronische Halbleiterchips. Bei den optoelektronischen Halbleiterchips handelt es sich zum Beispiel um Lumineszenzdiodenchips wie Leuchtdiodenchips oder Laserdiodenchips. Die Halbleiterchips können einen aktiven Bereich aufweisen. Der aktive Bereich kann dazu ausgelegt sein im Betrieb des optoelektronischen Halbleiterchips elektromagnetische Strahlung zu emittieren und/oder zu detektieren. Der aktive Bereich kann zumindest eine Quantentopfstruktur aufweisen. Die Verwendung von optoelektronischen Halbleiterchips ermöglicht vorteilhafterweise die Verwendung dieser in optischen Anwendungen, zum Beispiel in einem Display.
  • Gemäß zumindest einer Ausführungsform der Anordnung, beinhaltet die Verformung des hexagonalen Gitters um einen Deformationsfaktor Stauchen oder Dehnen. Im Fall eines Stauchens ist der Abstand zwischen zwei nächstliegenden Gitterpunkten entlang mindestens einer der Achsen des Gitters reduziert im Vergleich zum Abstand zwischen diesen Gitterpunkten in einem hexagonalen Gitter. Im Fall eines Dehnens ist der Abstand zwischen zwei nächstliegenden Gitterpunkten entlang mindestens einer der Achsen des Gitters im Vergleich zum Abstand zwischen diesen Gitterpunkten in einem hexagonalen Gitter erhöht. In beiden Fällen ist die Form des Gitters ähnlich zu einem hexagonalen Gitter. Das bedeutet, die Anordnung weist zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf und gleichzeitig wird ein effizientes Transferieren mit einem kartesischen Transferwerkzeug ermöglicht.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist der Betrag der Differenz Deformationsfaktor - 1 größer als 0,001. Das bedeutet: | α 1 | > 0,001.
    Figure DE102019111175A1_0007
    Das heißt, das Gitter weicht entlang mindestens einer Achse um einen Faktor von mindestens 0,001 von der Form eines hexagonalen Gitters ab. Alternativ ist der Betrag der Differenz Deformationsfaktor - 1 größer als 0,005. Das bedeutet, die Anordnung weist zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf und gleichzeitig wird ein effizientes Transferieren mit einem kartesischen Transferwerkzeug ermöglicht.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist der Betrag der Differenz Deformationsfaktor - 1 kleiner als 0,3. Das bedeutet: | α 1 | < 0,3.
    Figure DE102019111175A1_0008
    Das heißt, das Gitter weicht entlang mindestens einer Achse um einen Faktor von höchstens 0,3 von der Form eines hexagonalen Gitters ab. Das bedeutet, die Anordnung weist zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf und gleichzeitig wird ein effizientes Transferieren mit einem kartesischen Transferwerkzeug ermöglicht.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist der Betrag der Differenz Deformationsfaktor - 1 kleiner als 0,1. Das bedeutet: | α 1 | < 0,1.
    Figure DE102019111175A1_0009
    Das heißt, das Gitter weicht entlang mindestens einer Achse um einen Faktor von höchstens 0,1 von der Form eines hexagonalen Gitters ab. Das bedeutet, die Anordnung weist zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf und gleichzeitig wird ein effizientes Transferieren mit einem kartesischen Transferwerkzeug ermöglicht.
  • Gemäß zumindest einer Ausführungsform der Anordnung, erfolgt die Scherung um einen Scherungsfaktor entlang mindestens einer der Achsen des Gitters und der Betrag des Scherungsfaktors ist kleiner als 0,3. Das bedeutet: | δ α | < 0.3,
    Figure DE102019111175A1_0010
    Alternativ ist der Betrag des Scherungsfaktors kleiner als 0,03. Somit weicht die Form des Gitters nur geringfügig von der Form eines hexagonalen Gitters ab. Das bedeutet, die Anordnung weist zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips auf dem Träger auf und gleichzeitig wird ein effizientes Transferieren mit einem kartesischen Transferwerkzeug ermöglicht.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist eine erste Distanz, welche durch ein ganzzahliges Vielfaches des Abstands zwischen zwei Halbleiterchips entlang einer ersten Richtung gegeben ist, gleich einer zweiten Distanz, welche durch ein anderes ganzzahliges Vielfaches des Abstands zwischen zwei Halbleiterchips entlang einer zweiten Richtung gegeben ist. Das bedeutet, die erste Distanz ist durch ein ganzzahliges Vielfaches des ersten Abstands gegeben. Die zweite Distanz ist durch ein ganzzahliges Vielfaches des zweiten Abstands gegeben. Somit gilt: c = n a
    Figure DE102019111175A1_0011
    d = m b
    Figure DE102019111175A1_0012
    und: c = d ,
    Figure DE102019111175A1_0013
    wobei c die erste Distanz ist, d die zweite Distanz und n und m voneinander verschiedene ganze Zahlen. Das bedeutet, in der ersten Richtung ist an den Positionen von ganzzahligen Vielfachen der ersten Distanz jeweils ein Halbleiterchip angeordnet. In der zweiten Richtung ist an den Positionen von ganzzahligen Vielfachen der zweiten Distanz jeweils ein Halbleiterchip angeordnet. Somit sind entlang der ersten Richtung und entlang der zweiten Richtung in gleichen Abständen Halbleiterchips angeordnet. Diese können vorteilhafterweise gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden.
  • Gemäß zumindest einer Ausführungsform der Anordnung, verlaufen die erste Richtung und die zweite Richtung senkrecht zueinander. Dies ermöglicht vorteilhafterweise die Verwendung eines kartesischen Transferwerkzeugs zum Transferieren der Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform der Anordnung, ist die Anzahl der Halbleiterchips, welche innerhalb der ersten Distanz entlang der ersten Richtung angeordnet sind, verschieden von der Anzahl der Halbleiterchips, welche innerhalb der zweiten Distanz entlang der zweiten Richtung angeordnet sind. Das bedeutet, der Abstand zwischen zwei nächstliegenden Halbleiterchips entlang der ersten Richtung ist verschieden vom Abstand zwischen zwei nächstliegenden Halbleiterchips entlang der zweiten Richtung. Somit weicht das Gitter vorteilhafterweise nur geringfügig von der Form eines hexagonalen Gitters ab.
  • Es wird ferner ein Verfahren zur Herstellung einer Anordnung angegeben. Die Anordnung ist bevorzugt mit einem hier beschriebenen Verfahren herstellbar. Mit anderen Worten, sämtliche für die Anordnung offenbarte Merkmale sind auch für das Verfahren zur Herstellung einer Anordnung offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Anordnung umfasst das Verfahren einen Verfahrensschritt, bei dem eine Vielzahl von Halbleiterchips bereitgestellt wird. Die Halbleiterchips können separat voneinander oder auf einem gemeinsamen Träger hergestellt werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Anordnung umfasst das Verfahren einen Verfahrensschritt, bei dem die Halbleiterchips auf einem Träger an Gitterpunkten eines Gitters angeordnet werden. Die Halbleiterchips können auf dem Träger hergestellt werden. Das bedeutet, die Halbleiterchips werden derart hergestellt, dass diese an den Gitterpunkten des Gitters auf dem Träger angeordnet sind. Alternativ ist es möglich, dass die Halbleiterchips nicht auf dem Träger hergestellt werden und nach dem Herstellen auf diesen aufgebracht werden. In diesem Fall werden die Halbleiterchips an Gitterpunkten des Gitters auf dem Träger angeordnet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Anordnung ist das Gitter durch ein hexagonales Gitter gegeben, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist.
  • Die Halbleiterchips werden somit derart auf dem Träger angeordnet, dass die Anordnung zumindest teilweise die Vorteile eines hexagonalen Anordnens der Halbleiterchips aufweist, da das Gitter nur geringfügig von der Form eines hexagonalen Gitters abweicht. Zusätzlich kann die Anordnung effizient hergestellt werden, da das Gitter derart gewählt werden kann, dass eine Vielzahl von Halbleiterchips gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden kann.
  • Es wird ferner ein Verfahren zur Herstellung eines Bauteils angegeben. Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Bauteils wird eine Anordnung gemäß einem hier beschriebenen Verfahren hergestellt. Anschließend werden einige der Halbleiterchips gleichzeitig mit einem Transferwerkzeug vom Träger auf einen weiteren Träger transferiert, wobei die Halbleiterchips, welche gleichzeitig transferiert werden, an Gitterpunkten eines orthogonalen Gitters angeordnet sind. Das kann bedeuten, dass entlang der ersten Richtung Halbleiterchips an Positionen eines bestimmten ganzzahligen Vielfachen des ersten Abstands gleichzeitig mit Halbleiterchips an Positionen eines bestimmten ganzzahligen Vielfachen des zweiten Abstands entlang der zweiten Richtung transferiert werden. Beispielsweise werden entlang der ersten Richtung jeder n-te Halbleiterchip und entlang der zweiten Richtung jeder m-te Halbleiterchip gleichzeitig transferiert, wobei n und m ganze Zahlen sind. Die erste Distanz und die zweite Distanz können in diesem Fall gleich sein. Das bedeutet, die Halbleiterchips, welche gleichzeitig transferiert werden, sind an Gitterpunkten eines quadratischen Gitters angeordnet. Weiter ist es möglich, dass die erste Distanz verschieden von der zweiten Distanz ist. In diesem Fall sind die Halbleiterchips, welche gleichzeitig transferiert werden, an Gitterpunkten eines orthogonalen Gitters, nämlich eines Rechteckgitters, angeordnet. Somit können die Halbleiterchips mit einem kartesischen Transferwerkzeug effizient transferiert werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung eines Bauteils wird der Träger vor dem Transferieren um einen vorgebbaren Winkel relativ zum Transferwerkzeug gedreht. Der Träger kann derart gedreht werden, dass einige der Halbleiterchips nach der Drehung an Gitterpunkten eines orthogonalen Gitters angeordnet sind. Diese Halbleiterchips können jeweils einem Transferpunkt des Transferwerkzeugs zugeordnet werden. Somit kann eine Vielzahl der Halbleiterchips gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden.
  • Der Träger kann derart gedreht werden, dass entlang einer dritten Richtung Halbleiterchips um eine dritte Distanz voneinander beabstandet angeordnet sind. Außerdem sind entlang einer vierten Richtung Halbleiterchips um eine vierte Distanz voneinander beabstandet angeordnet. Die dritte und die vierte Richtung schließen einen Winkel von 90° miteinander ein. Weiter sind die dritte und die vierte Richtung jeweils verschieden von der ersten und der zweiten Richtung. Die dritte und die vierte Distanz können gleich sein. Somit können gleichzeitig Halbleiterchips, welche an Positionen von ganzzahligen Vielfachen der dritten Distanz entlang der dritten Richtung angeordnet sind und Halbleiterchips, welche an Positionen von ganzzahligen Vielfachen der vierten Distanz entlang der vierten Richtung angeordnet sind, transferiert werden. Somit kann das Bauteil unter Verwendung eines kartesischen Transferwerkzeugs effizient hergestellt werden.
  • Im Folgenden werden die hier beschriebene Anordnung, das hier beschriebene Verfahren zur Herstellung einer Anordnung und das hier beschriebene Verfahren zur Herstellung eines Bauteils in Verbindung mit Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • 1 zeigt eine Draufsicht auf eine Anordnung gemäß einem Ausführungsbeispiel.
  • Die 2 und 3 zeigen jeweils eine Draufsicht auf eine Anordnung gemäß weiterer Ausführungsbeispiele.
  • In Verbindung mit 4 ist ein Ausführungsbeispiel des Verfahrens zur Herstellung einer Anordnung beschrieben.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • In 1 ist eine Draufsicht auf eine Anordnung 20 gemäß einem Ausführungsbeispiel gezeigt. Die Anordnung 20 weist eine Vielzahl von optoelektronischen Halbleiterchips 21 auf, welche auf einem Träger 22 angeordnet sind. Die Halbleiterchips 21 können dabei auch eine andere als die gezeigte runde Form aufweisen. Dabei sind die Halbleiterchips 21 an Gitterpunkten eines Gitters angeordnet. Das Gitter ist durch ein hexagonales Gitter gegeben, welches entlang einer der Achsen des Gitters um einen Deformationsfaktor α verformt ist.
  • Entlang einer ersten Richtung x sind die Halbleiterchips 21 auf dem Träger 22 in gleichen Abständen zueinander angeordnet. Der Abstand zwischen zwei nächstliegenden Halbleiterchips 21 in der ersten Richtung x ist ein erster Abstand a. Entlang einer zweiten Richtung y sind die Halbleiterchips 21 auf dem Träger 22 in gleichen Abständen zueinander angeordnet. Der Abstand zwischen zwei nächstliegenden Halbleiterchips 21 in der zweiten Richtung y ist ein zweiter Abstand b. Bei dem Gitter handelt es sich nicht um ein hexagonales Gitter, da der erste Abstand a und der zweite Abstand b in folgender Beziehung zueinanderstehen: α = a b 3 ,
    Figure DE102019111175A1_0014
    wobei α verschieden von 1 ist. Das Gitter ist somit im Vergleich zu einem hexagonalen Gitter entlang mindestens einer der Achsen des Gitters gestaucht oder gedehnt.
  • Außerdem gilt für den ersten Abstand a und den zweiten Abstand b im Ausführungsbeispiel in 1 folgendes: c = n a
    Figure DE102019111175A1_0015
    d = m b
    Figure DE102019111175A1_0016
    und: c = d ,
    Figure DE102019111175A1_0017
    wobei c die erste Distanz ist, d die zweite Distanz, n = 6 und m = 8. Somit ist die erste Distanz c gleich der zweiten Distanz d. Die erste Richtung x und die zweite Richtung y verlaufen senkrecht zueinander.
  • In diesem Ausführungsbeispiel sind die Halbleiterchips 21, welche an den eingekreist dargestellten Gitterpunkten angeordnet sind, jeweils in der ersten Richtung x und in der zweiten Richtung y in gleichen Abständen zueinander angeordnet. Das bedeutet, diese Halbleiterchips 21 sind an Gitterpunkten eines orthogonalen Gitters, nämlich eines quadratischen Gitters, angeordnet. Alle Halbleiterchips 21, welche an Gitterpunkten dieses orthogonalen Gitters angeordnet sind, können gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden. Somit kann ein Bauteil 23, in oder auf welches die Halbleiterchips 21 mit dem kartesischen Transferwerkzeug transferiert werden, effizient hergestellt werden. Außerdem kann dieses effizient betrieben werden, da die Halbleiterchips 21 effizient betrieben werden können.
  • Für dieses Ausführungsbeispiel gilt: 0,001 < | α 1 | < 0,3.
    Figure DE102019111175A1_0018
    In 2 ist eine Draufsicht auf ein weiteres Ausführungsbeispiel der Anordnung 20 gezeigt. Im Unterschied zu dem in 1 gezeigten Ausführungsbeispiel weist das Gitter entlang einer der Achsen des Gitters eine Scherung auf. Die erste Richtung x verläuft nicht senkrecht zur zweiten Richtung y, wobei die zweite Richtung y durch einen gestrichelten Pfeil dargestellt ist. Somit sind zwei in der zweiten Richtung y nächstliegende Halbleiterchips 21 entlang der ersten Richtung x um eine Scherungslänge δ voneinander entfernt. Die Gitterpunkte des Gitters sind entlang der ersten Richtung x parallel zueinander verschoben.
  • Für die erste Distanz c gilt weiterhin: c = m a .
    Figure DE102019111175A1_0019
    In diesem Fall ist m = 4.
  • Für die zweite Distanz d gilt: d = n b 2 ,
    Figure DE102019111175A1_0020
    wobei n = 11. Außerdem gilt weiter: c = d.
  • Für den Scherungsfaktor S gilt: S = δ a ,
    Figure DE102019111175A1_0021
    und | δ a | = | j n | < 0,03,
    Figure DE102019111175A1_0022
    wobei j die Anzahl von halben Perioden entlang der ersten Richtung x angibt, wobei eine halbe Periode entlang der ersten Richtung x der Hälfte des ersten Abstands a entspricht. Weiter ist es möglich, dass | δ a | = | j n | < 0,3,
    Figure DE102019111175A1_0023
    Auch bei diesem Ausführungsbeispiel können die Halbleiterchips 21, welche entlang der ersten Richtung x um die erste Distanz c voneinander beabstandet sind und die Halbleiterchips 21, welche entlang der zweiten Richtung y um die zweite Distanz d voneinander beabstandet sind, gleichzeitig mit einem Transferwerkzeug transferiert werden. Mit einem kartesischen Transferwerkzeug können somit gleichzeitig die Halbleiterchips 21 transferiert werden, welche in 2 eingekreist dargestellt sind. Außerdem kann ein Bauteil 23, welches die Halbleiterchips 21 aufweist, effizient betrieben werden, da die Halbleiterchips 21 effizient betrieben werden können.
  • In 3 ist eine Draufsicht auf ein weiteres Ausführungsbeispiel der Anordnung 20 gezeigt. Die Anordnung 20 weist den in 1 gezeigten Aufbau auf. Zusätzlich ist der Träger 22 um einen vorgebbaren Winkel gedreht. Somit wird der Träger 22 vor dem Transferieren einiger der Halbleiterchips 21 um den vorgebbaren Winkel relativ zum Transferwerkzeug gedreht. Entlang einer dritten Richtung µ sind jeweils zwei Halbleiterchips 21 um eine dritte Distanz u voneinander entfernt. Entlang einer vierten Richtung ν sind jeweils zwei Halbleiterchips 21 um eine vierte Distanz v voneinander entfernt. Dabei ist die dritte Distanz u gleich der vierten Distanz v. Die dritte Richtung µ und die vierte Richtung ν sind jeweils verschieden von der ersten Richtung x und der zweiten Richtung y. Das bedeutet, die Halbleiterchips 21, welche in 3 eingekreist dargestellt sind, sind an Gitterpunkten eines orthogonalen Gitters angeordnet. Somit können diese Halbleiterchips 21 gleichzeitig mit einem kartesischen Transferwerkzeug transferiert werden.
  • Außerdem gilt in diesem Ausführungsbeispiel für den ersten Abstand a und den zweiten Abstand b: 5 b = 3 a
    Figure DE102019111175A1_0024
    und damit: α = 0,96.
    Figure DE102019111175A1_0025
    Das Gitter ist somit gegenüber einem hexagonalen Gitter entlang der zweiten Richtung y um 4 % gedehnt.
  • In Verbindung mit 4 ist ein Ausführungsbeispiel des Verfahrens zur Herstellung einer Anordnung 20 beschrieben. Außerdem wird ein Ausführungsbeispiel des Verfahrens zur Herstellung eines Bauteils 23 beschrieben. Die Schritte der Verfahren können in der angegebenen Reihenfolge durchgeführt werden. Dabei wird in einem ersten Schritt S1 des Verfahrens zur Herstellung einer Anordnung 20 eine Vielzahl von Halbleiterchips 21 bereitgestellt.
  • In einem zweiten Schritt S2 werden die Halbleiterchips 21 zur Herstellung der Anordnung 20 auf dem Träger 22 an Gitterpunkten eines Gitters angeordnet. Das Gitter ist durch ein hexagonales Gitter gegeben, welches entlang mindestens einer der Achsen des Gitters um den Deformationsfaktor α verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist.
  • Daran schließt ein optionaler dritter Schritt S3 zur Herstellung des Bauteils 23 an. Dabei wird der Träger 22 um einen vorgebbaren Winkel relativ zu einem Transferwerkzeug gedreht.
  • In einem vierten Schritt S4 werden gemäß dem Ausführungsbeispiel des Verfahrens zur Herstellung des Bauteils 23 einige der Halbleiterchips 21 mit dem Transferwerkzeug gleichzeitig vom Träger 22 auf einen weiteren Träger transferiert, wobei die Halbleiterchips 21, welche gleichzeitig transferiert werden, an Gitterpunkten eines orthogonalen Gitters angeordnet sind. Dabei können alle Transferpunkte des Transferwerkzeugs genutzt werden, oder nur einige der Transferpunkte, beispielsweise jeder zweite, werden genutzt. Die Halbleiterchips 21 können mit dem Transferwerkzeug beispielsweise unter Verwendung von Klebestempeln des Transferwerkzeugs oder elektrostatischer Kräfte transferiert werden.
  • Der weitere Träger kann ein Bestandteil des Bauteils 23 sein, bei welchem es sich beispielsweise um ein Displaymodul handelt. Bei der Verwendung eines kartesischen Transferwerkzeugs können die Halbleiterchips 21 effizient transferiert werden. Das Gitter, an dessen Gitterpunkten die Halbleiterchips 21 auf dem Träger 22 der Anordnung 20 angeordnet sind, ist derart gewählt, dass Halbleiterchips 21, welche entlang zwei verschiedener Richtungen angeordnet sind, gleichzeitig mit dem Transferwerkzeug transferiert werden können. Es ist weiter möglich, das Gitter daran anzupassen, in welchen Abständen die Halbleiterchips 21 auf dem weiteren Träger benötigt werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
  • 20:
    Anordnung
    21:
    Halbleiterchip
    22:
    Träger
    23:
    Bauteil
    a:
    erster Abstand
    b:
    zweiter Abstand
    α:
    Deformationsfaktor
    δ:
    Scherungslänge
    S:
    Scherungsfaktor
    c, d, u, v:
    Distanz
    x, y, µ, ν:
    Richtung
    S1-S4:
    Schritte

Claims (13)

  1. Anordnung (20) umfassend, - eine Vielzahl von Halbleiterchips (21), welche auf einem Träger (22) angeordnet sind, wobei - die Halbleiterchips (21) an Gitterpunkten eines Gitters angeordnet sind, und - das Gitter durch ein hexagonales Gitter gegeben ist, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor (α) verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist.
  2. Anordnung (20) gemäß dem vorherigen Anspruch, bei dem die Halbleiterchips (21) optoelektronische Halbleiterchips sind.
  3. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem die Verformung des hexagonalen Gitters um einen Deformationsfaktor (α) Stauchen oder Dehnen beinhaltet.
  4. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem der Betrag der Differenz Deformationsfaktor (α) - 1 größer als 0,001 ist.
  5. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem der Betrag der Differenz Deformationsfaktor (α) - 1 kleiner als 0,3 ist.
  6. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem der Betrag der Differenz Deformationsfaktor (α) - 1 kleiner als 0,1 ist.
  7. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem die Scherung um einen Scherungsfaktor (S) entlang mindestens einer der Achsen des Gitters erfolgt und der Betrag des Scherungsfaktors (S) kleiner als 0,3 ist.
  8. Anordnung (20) gemäß einem der vorherigen Ansprüche, bei dem eine erste Distanz (c), welche durch ein ganzzahliges Vielfaches des Abstands zwischen zwei Halbleiterchips (21) entlang einer ersten Richtung (x) gegeben ist, gleich einer zweiten Distanz (d) ist, welche durch ein anderes ganzzahliges Vielfaches des Abstands zwischen zwei Halbleiterchips (21) entlang einer zweiten Richtung (y) gegeben ist.
  9. Anordnung (20) gemäß dem vorherigen Anspruch, bei dem die erste Richtung (x) und die zweite Richtung (y) senkrecht zueinander verlaufen.
  10. Anordnung (20) gemäß einem der Ansprüche 8 oder 9, bei dem die Anzahl der Halbleiterchips (21), welche innerhalb der ersten Distanz (c) entlang der ersten Richtung (x) angeordnet sind, verschieden von der Anzahl der Halbleiterchips (21) ist, welche innerhalb der zweiten Distanz (d) entlang der zweiten Richtung (y) angeordnet sind.
  11. Verfahren zur Herstellung einer Anordnung (20) mit den Schritten: - Bereitstellen von einer Vielzahl von Halbleiterchips (21), und - Anordnen der Halbleiterchips (21) auf einem Träger (22) an Gitterpunkten eines Gitters, wobei - das Gitter durch ein hexagonales Gitter gegeben ist, welches entlang mindestens einer der Achsen des Gitters um einen Deformationsfaktor (α) verformt ist und/oder eine Scherung entlang mindestens einer der Achsen des Gitters aufweist.
  12. Verfahren zur Herstellung eines Bauteils (23), mit den Schritten: - Herstellen einer Anordnung (20) gemäß dem vorherigen Anspruch, - gleichzeitiges Transferieren einiger der Halbleiterchips (21) mit einem Transferwerkzeug vom Träger (22) auf einen weiteren Träger, wobei die Halbleiterchips (21), welche gleichzeitig transferiert werden, an Gitterpunkten eines orthogonalen Gitters angeordnet sind.
  13. Verfahren nach dem vorherigen Anspruch, bei dem der Träger (22) vor dem Transferieren um einen vorgebbaren Winkel relativ zum Transferwerkzeug gedreht wird.
DE102019111175.7A 2019-04-30 2019-04-30 Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils Pending DE102019111175A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102019111175.7A DE102019111175A1 (de) 2019-04-30 2019-04-30 Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils
PCT/EP2020/061079 WO2020221623A1 (de) 2019-04-30 2020-04-21 Anordnung und verfahren zur herstellung einer anordnung sowie eines bauteils
US17/607,804 US20220172976A1 (en) 2019-04-30 2020-04-21 Arrangement and Method for Producing an Arrangement and a Component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019111175.7A DE102019111175A1 (de) 2019-04-30 2019-04-30 Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils

Publications (1)

Publication Number Publication Date
DE102019111175A1 true DE102019111175A1 (de) 2020-11-05

Family

ID=70456754

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019111175.7A Pending DE102019111175A1 (de) 2019-04-30 2019-04-30 Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils

Country Status (3)

Country Link
US (1) US20220172976A1 (de)
DE (1) DE102019111175A1 (de)
WO (1) WO2020221623A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3223305A1 (de) * 2016-03-25 2017-09-27 Mikro Mesa Technology Co., Ltd. Zwischenstruktur zum transfer vom halbleiterbausteinen, verfahren zur vorbereitung des transfers vom halbleiterbausteinen und bearbeitungs anordnung vom halbleiterbausteinen
DE102017123402A1 (de) * 2017-10-09 2019-04-11 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Anzeigeelement

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011102032A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module
JP6983811B2 (ja) * 2016-05-24 2021-12-17 グロ アーベーGlo Ab 発光デバイスアセンブリ上の選択的ダイ修理

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3223305A1 (de) * 2016-03-25 2017-09-27 Mikro Mesa Technology Co., Ltd. Zwischenstruktur zum transfer vom halbleiterbausteinen, verfahren zur vorbereitung des transfers vom halbleiterbausteinen und bearbeitungs anordnung vom halbleiterbausteinen
DE102017123402A1 (de) * 2017-10-09 2019-04-11 Osram Opto Semiconductors Gmbh Optoelektronisches Modul und Anzeigeelement

Also Published As

Publication number Publication date
WO2020221623A1 (de) 2020-11-05
US20220172976A1 (en) 2022-06-02

Similar Documents

Publication Publication Date Title
DE3008565A1 (de) Anordnung zur darstellung von information mit lichtemittierenden dioden
DE69819832T2 (de) Piezoelektrischer Aktuator
EP0646975B1 (de) Torsionsaktuator und ein Verfahren zu dessen Herstellung
DE102019111175A1 (de) Anordnung und Verfahren zur Herstellung einer Anordnung sowie eines Bauteils
DE112018007878T5 (de) Streckbördelwerkzeug, Streckbördelverfahren unter Verwendung desselben und Bauteil mit Streckflansch
DE202006020934U1 (de) Förderkette
EP0645856B1 (de) Verfahren zur Herstellung von Kontaktelemente-Gruppen für Steckverbinder
DE60305429T2 (de) Zahntreibriemen mit metallischem Kern, damit versehenes Getriebe und Herstellungsverfahren des Riemens
DE102015112962A1 (de) Verfahren zum Anordnen einer Vielzahl von Halbleiterstrukturelementen auf einem Träger und Träger mit einer Vielzahl von Halbleiterstrukturelementen
DE3933765C2 (de) Dichtungselement und Verfahren zur Herstellung
DE3415733A1 (de) Verfahren zur herstellung der platten eines plattenwaermetauschers und aus den platten hergestellter waermetauscher
DE202021102715U1 (de) Tablettenstruktur
DE102021200943A1 (de) Flexible gedruckte schaltungsplatine und batteriemodul
CH653386A5 (de) Befestigungsvorrichtung zur verbindung eines litzenstabes mit einer rahmenlatte eines schaftrahmens und schaftrahmen.
DE102007040406A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016109459B4 (de) Optimierter Transfer Print (Überführungsdruck) zwischen Trägersubstraten als Verfahren, Trägersubstrat und mikro-technisches Bauelement
DE202006018553U1 (de) Werbematte
DE102012224225A1 (de) Flexibler Einpressstift und Verfahren zur Herstellung eines solchen Einpressstiftes
DE102020111079B3 (de) Steckverbindermodul für elektrische kontakte im fahrzeugbereich und verfahren zum verbinden von mindestens zwei kontaktelementen zu einem steckverbindermodul
EP3568573B1 (de) Laufschaufelmodul für dampfturbine und verfahren zur herstellung desselben
DE102018115388B3 (de) Verfahren zur Herstellung eines Kühlkörpers und nach dem Verfahren hergestellter Kühlkörper
DE102020202230B4 (de) Prüfkarte
EP1518806B1 (de) Vorrichtung zum Leiten eines Bedruckstoffs
DE102020104522A1 (de) Strahlungsemittierende vorrichtung und verfahren zur herstellung einer strahlungsemittierenden vorrichtung
DE10022102C1 (de) Strukturen aufweisender Materialstreifen

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative
R012 Request for examination validly filed
R016 Response to examination communication