WO2018086909A1 - Leiterrahmen, optoelektronisches bauelement mit einem leiterrahmen und verfahren zur herstellung eines optoelektronischen bauelements - Google Patents

Leiterrahmen, optoelektronisches bauelement mit einem leiterrahmen und verfahren zur herstellung eines optoelektronischen bauelements Download PDF

Info

Publication number
WO2018086909A1
WO2018086909A1 PCT/EP2017/077491 EP2017077491W WO2018086909A1 WO 2018086909 A1 WO2018086909 A1 WO 2018086909A1 EP 2017077491 W EP2017077491 W EP 2017077491W WO 2018086909 A1 WO2018086909 A1 WO 2018086909A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
lead frame
extension plane
main extension
optoelectronic component
Prior art date
Application number
PCT/EP2017/077491
Other languages
English (en)
French (fr)
Inventor
Tamas Lamfalusi
Markus Richter
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US16/344,922 priority Critical patent/US10749087B2/en
Priority to DE112017005653.5T priority patent/DE112017005653B4/de
Publication of WO2018086909A1 publication Critical patent/WO2018086909A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Definitions

  • a lead frame for a radiation-emitting semiconductor chip is to be specified, which enables improved mounting of the semiconductor chip, in particular by means of gluing. Furthermore, an optoelectronic device with
  • improved light extraction can be specified. Furthermore, a method for producing an optoelectronic component with improved light extraction is to be specified.
  • Leadframe, the optoelectronic device and the method are the subject of the respective dependent claims.
  • the leadframe comprises a first element having a first main extension plane second element with a second main extension plane and a third element with a third main extension plane.
  • the lead frame is particularly preferred from the first
  • the three elements are preferably in one piece
  • the three elements of the leadframe preferably have no boundary surfaces with respect to one another.
  • the leadframe is preferably not composed of three separately manufactured elements. Rather, the lead frame is preferably made in one piece.
  • the second element is arranged between the first element and the third element, wherein the third element faces a front side of the leadframe and the first element faces a rear side of the leadframe.
  • Main extension plane and the third main extension plane are preferably arranged parallel to each other. Furthermore, the three elements are preferably in a stacking direction
  • the stacking direction is particularly preferably perpendicular to the three
  • the third element comprises a support surface for a
  • a radiation-emitting semiconductor chip which is smaller than a mounting surface of the semiconductor chip.
  • the third element is preferably designed as a pedestal. The pedestal sticks out
  • each side of the pedestal a flat surface of the second Element is placed, which is set back from the pedestal.
  • the pedestal in the form of a cuboid with four side surfaces, wherein the support surface is formed by a freely accessible surface of the cuboid, which is parallel to the main extension plane of the first element.
  • the side surfaces are preferably arranged perpendicular to the support surface.
  • the support surface particularly preferably has a rectangular shape.
  • the pedestal can also be formed in the shape of a truncated pyramid or a truncated cone.
  • the pedestal particularly preferably has a thickness of between 5 microns and 150 microns inclusive.
  • the lead frame has only a single pedestal with a bearing surface, which is provided for mounting the radiation-emitting semiconductor chip.
  • the lead frame preferably has only a single bearing surface, which is used for mounting the
  • the first element has electrical connection points to
  • connection carrier on. Particularly preferred are the
  • solderable For example, the electrical connection points are solder pads.
  • the second element has at least one electrical contact point on a surface facing the first element electrical contacting of the semiconductor chip.
  • this electrical contact point is bondable.
  • the electrical contact point on the second element is suitable for being electrically conductively connected to a bonding wire.
  • the electrical contact point on the second element is therefore preferably a bonding pad.
  • the second element projects laterally beyond the first element and the third element.
  • the second element is adapted to connect a plurality of lead frames in a composite with each other.
  • the second element is adapted to connect a plurality of lead frames in a composite with each other.
  • Structural elements such as webs, laterally from the second element via the first element and the second element
  • Leadframe to connect together.
  • the leadframe is made of an electrically conductive material, such as a metal, for example.
  • the lead frame has a core formed of a different material than a coating of the lead frame. Also, the core and the coating of the lead frame are preferably made
  • the lead frame is particularly suitable for being used in an optoelectronic component.
  • Optoelectronic component particularly preferably comprises a radiation-emitting element in addition to the leadframe
  • the leadframe is made separately from the semiconductor chip, for example by punching from a metal sheet.
  • the lead frame is preferably formed alone self-supporting and mechanically stable. In other words, the lead frame is not layers or
  • the radiation-emitting semiconductor chip has a
  • epitaxially grown semiconductor layer sequence comprising an active zone that emits electromagnetic radiation during operation of the semiconductor chip.
  • electromagnetic radiation is emitted by a
  • Radiation exit surface of the semiconductor chip emitted.
  • the radiation exit surface lies opposite a mounting surface of the semiconductor chip.
  • Nitride compound semiconductor materials Semiconductor layer sequence on a nitride compound semiconductor material or consists of a nitride compound semiconductor material.
  • Compound semiconductor materials containing nitrogen such as the materials of the system In x Al y Gai x - y N with 0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1 and x + y ⁇ 1.
  • Epitaxial semiconductor layers on a nitride compound semiconductor material are usually suitable for producing blue light.
  • Phosphide compound semiconductor material Phosphide compound semiconductor material.
  • Phosphide compound semiconductor materials are
  • Compound semiconductor materials containing phosphorus such as the materials from the system In x Al y Gai x - y P with 0 ⁇ x ⁇ 1, 0
  • Epitaxial semiconductor layers based on a phosphide compound semiconductor material are usually capable of blue-green light
  • Compound semiconductor materials containing arsenic such as the materials from the system In x Al y Gai x - y As with 0 ⁇ x ⁇ 1, 0
  • Epitaxial semiconductor layers based on an arsenide compound semiconductor material are typically capable of generating light from the red to infrared spectral region.
  • the radiation-emitting semiconductor chip is preferably a so-called "volume emitter.”
  • a volume-emitting semiconductor chip has a
  • the growth substrate may for example comprise one of the following materials or consist of one of the following materials: sapphire,
  • Silicon carbide These materials are usually
  • volume-emitting semiconductor chips usually do not only transmit the radiation generated in the active zone via the
  • the volume-emitting semiconductor chip has an electrically insulating growth substrate, then the semiconductor chip usually has two front-side
  • the semiconductor chip can also be a thin-film semiconductor chip.
  • Thin-film semiconductor chips have an epitaxially grown semiconductor layer sequence deposited on a support derived from the
  • Growth substrate for the semiconductor layer sequence is different. Particularly preferred is between the epitaxial
  • Thin-film semiconductor chips typically do not emit the electromagnetic radiation generated in operation in the active zone beyond the side faces of the carrier but have an im
  • a thin-film semiconductor chip has the advantage that the carrier material can be chosen to be comparatively free. Is this
  • the thin-film semiconductor chip usually has a single
  • the semiconductor chip is preferably applied with the mounting surface on the support surface of the third element of the leadframe.
  • the bearing surface of the third element is preferably smaller than the mounting surface of the semiconductor chip, so that the semiconductor chip protrudes laterally beyond the bearing surface of the third element. In this way, the creep of an adhesive from the support surface of the third element on side surfaces of the semiconductor chip or on its radiation exit surface can be advantageously avoided.
  • the semiconductor chip is a volume-emitting semiconductor chip which emits radiation via its side surfaces
  • the semiconductor chip preferably has a mounting surface which, preferably encircling, is larger by at least 1 micrometer than the bearing surface of the third element.
  • the semiconductor chip is arranged centered on the support surface of the third element.
  • the lead frame comprises only a single third element, which protrudes from the lead frame.
  • the leadframe has only one in this embodiment
  • the only third element of the lead frame is preferred as a pedestal
  • the leadframe comprises a plurality of third elements, each of which is intended to exactly one
  • the leadframe includes the same number of third elements as that Component comprises semiconductor chips.
  • Each semiconductor chip is preferably applied to the support surface of a third element in this embodiment.
  • the third element of the leadframe includes the same number of third elements as that Component comprises semiconductor chips.
  • Leadframe does not favor a pad for a semiconductor chip in flip-chip design.
  • Flip-chip semiconductor chips include all the electrical contacts on their backs that also mount them.
  • the support surface of the third element, which is provided for mounting the semiconductor chip is smaller than the mounting surface of the
  • a transparent silicone having a low refractive index can be used as the adhesive.
  • the optoelectronic component of the lead frame is embedded in a reflective potting.
  • potting particularly preferably envelops the leadframe in such a way that the support surface of the third element and a rear side of the leadframe are not separated from the leadframe
  • Lead frames, for example, between the three elements are preferably filled by the reflective potting, more preferably completely.
  • the reflective potting is formed, for example, by a resin in which reflective particles are embedded.
  • the resin is, for example, a silicone or an epoxy or a mixture of these two materials.
  • the reflective particles are
  • the reflective potting is formed by a silicone resin in which titanium dioxide particles are incorporated.
  • the titanium dioxide particles in the silicone resin for example, a degree of filling between 30 wt% inclusive and 95 wt% inclusive.
  • the reflective potting is particularly preferably formed diffusely reflective.
  • the reflective potting is arranged such that it does not touch the semiconductor chip.
  • the reflective encapsulation forms a planar surface facing the mounting surface of the semiconductor chip.
  • the surface of the reflective encapsulation forms a planar surface facing the mounting surface of the semiconductor chip.
  • Main extension plane arranged. Particularly preferred the flat surface over the entire surface formed below and laterally of the semiconductor chip.
  • a gap is formed between the mounting surface of the semiconductor chip and the planar surface of the reflective encapsulation. In this way, creep of the reflective potting compound in the manufacture of the device on the side surfaces of the semiconductor chip is advantageously avoided.
  • the gap between the potting and the mounting surface of the semiconductor chip preferably has a thickness which
  • the thickness of the gap preferably results from the thickness of the pedestal minus one micrometer.
  • the gap has a thickness of between 1 micrometer and 145 micrometers inclusive.
  • Particularly preferred is the planar surface of the
  • Surface of the reflective potting has the advantage of electromagnetic radiation of the semiconductor chip, which is emitted in the direction of the reflective potting, to a radiation-emitting front of the
  • Optoelectronic component further comprises a cavity in which the semiconductor chip is arranged.
  • the semiconductor chip is arranged.
  • Optoelectronic component on a further potting which is transparent or wavelength converting.
  • the further encapsulation preferably encloses the semiconductor chip. Particularly preferably, the further encapsulation envelops the
  • the further encapsulation may be, for example, a silicone or an epoxide or a mixture of these two materials. If the further encapsulation is wavelength-converting, then it preferably comprises phosphor particles which are electromagnetic
  • the component comprises a cavity
  • the cavity can be filled with the further encapsulation.
  • the reflective encapsulation advantageously has a very good adhesion to the further encapsulation.
  • An optoelectronic component can, for example
  • the adhesive layer After the adhesive layer has cured, the latter fixes the semiconductor chip to the contact surface of the leadframe.
  • the adhesive layer is comparatively thin.
  • a comparatively thin adhesive layer has the advantage of ensuring a good heat connection between the semiconductor chip and the leadframe.
  • the adhesive layer has a thickness that is at most 5 microns. More preferably, the adhesive layer has a thickness between 0.1 and 0.1
  • Microns and including 2 microns are Microns and including 2 microns.
  • the pressing of a semiconductor chip with a chip size of about 500 microns by 900 microns is carried out, for example, with a contact pressure of between 70 g and 250 g inclusive.
  • Lead frame with a reflective potting compound by casting, jetting, dispensing or a similar method so wrapped that after curing
  • reflective encapsulation forms with a planar surface below and laterally of the semiconductor chip. Particularly preferably, a gap is formed between the
  • Optoelectronic component may also be formed in the method.
  • features described only in connection with the optoelectronic device may be formed in the leadframe and in the method.
  • features and configurations, the present only described in connection with the method are also formed in the optoelectronic device and the lead frame.
  • the present application is based on the idea of a
  • volume-emitting semiconductor chip which emits radiation via its side surfaces can thus reduce the radiation extraction from the semiconductor chip due to a generally low-refractive index
  • Adhesive layer can be avoided. Furthermore, the
  • the semiconductor chip is still good heat-conducting over the support surface with the lead frame
  • FIG. 1 shows schematically a plan view of a front side of the leadframe
  • FIG. 2 a shows schematically a plan view of a front side of the leadframe
  • FIG. 11 shows a schematic top view of the optoelectronic
  • Figure 12 is a schematic sectional view taken along the line FF x of Figure 1 and Figure 13 a
  • Figure 14 shows schematically the detail of Figure 13.
  • Figure 15 shows a schematic sectional view of an optoelectronic device according to another
  • the lead frame 1 according to the embodiment of Figures 1 to 4 has a first element 2, a second element 3 and a third element 4.
  • the first element 2 forms a rear side of the leadframe 1
  • the third element 4 forms the front side of the leadframe 1.
  • the second element 3 is arranged.
  • the second element 3 of the lead frame 1 is made of two
  • Structural elements can each have a
  • Element 3 is itself bondable.
  • the first structural element of the second element 3 is
  • the first structural element webs 5 which are adapted to connect a plurality of lead frames 1 to a composite.
  • the second structural element of the second element 3 has two bulges and is formed significantly narrower overall than the first
  • the first element 2 of the leadframe 1 is also separated by two separate, spatially separated
  • Structural elements may in this case be in the form of rear electrical connection points 6, 6 'for making electrical contact with a connection carrier.
  • the electrical connection points 6, 6 formed ⁇ solderable. Parts of the second element 3 protrude laterally over the
  • the third element 4 of the lead frame 1 is arranged on the second element 3 and has a rectangular shape.
  • the third element 4 is designed as a cuboid pedestal.
  • the second element 3 projects laterally completely along the border of the third element 4 beyond this.
  • the third element 4 is formed as a pedestal, which protrudes from the lead frame 1 ( Figure 3).
  • the first element 2, the second element 3 and the third element 4 of the leadframe 1 each have one
  • first element 2, the second element 3 and the third element 4 are arranged ( Figures 3 and 4). Furthermore, the first element 2, the second element 3 and the third element 4 are arranged in direct contact with each other along a stacking direction R.
  • the stacking direction R is in this case perpendicular to the main extension planes of the three elements 2, 3, 4.
  • the third element 4 is connected over its entire surface to the second element 3.
  • FIG. 6 shows a schematic
  • the mounting surface 8 of the semiconductor chip 7 is larger
  • the mounting surface 8 projects laterally beyond the bearing surface 9 of the third element 4 along the entire circumference of the bearing surface 9.
  • Semiconductor chip 7 is centered on the support surface 9.
  • the semiconductor chip 7 is a volume-emitting semiconductor chip with a radiation-transmissive
  • the semiconductor chip 7 therefore emits light not only via its radiation exit surface, that of the mounting surface
  • Structural element of the second element in this case has a
  • FIG. 9 shows a schematic sectional illustration along the line FF x of the schematic plan view of FIG. 8, while FIG. 10 shows a schematic sectional illustration along the line DD x of FIG.
  • the leadframe 1 is enveloped with a reflective potting compound, for example by casting, jetting, dispensing or a comparable method
  • the reflective potting compound is formed of a silicone, in the titanium dioxide particles with a
  • the reflective potting 12 encloses the
  • the reflective potting 12 forms a planar surface which faces the mounting surface 8 of the semiconductor chip 7 and is parallel thereto (FIGS. 12 and 13). A part of the bonding wire 11 is enveloped by the reflective potting 12 in this case.
  • a gap 13 is formed between the planar surface of the reflective potting 12 and the mounting surface 8 of the semiconductor chip 7, as shown schematically in FIG.
  • Lead frame 1 is arranged. Furthermore, this includes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Es wird ein Leiterrahmen (1) für einen strahlungsemittierenden Halbleiterchip (7) mit einem ersten Element (2) mit einer ersten Haupterstreckungsebene, einem zweiten Element (3) mit einer zweiten Haupterstreckungsebene und einem dritten Element (4) mit einer dritten Haupterstreckungsebene angegeben, wobei -die erste Haupterstreckungsebene, die zweite Haupterstreckungsebene und die dritte Haupterstreckungsebene parallel zueinander angeordnet sind, -die drei Elemente (2, 3, 4) in einer Stapelrichtung (R) übereinander angeordnet sind, und -das dritte Element (4) eine Auflagefläche (9) für den Halbleiterchip (7) aufweist, die kleiner ist als eine Montagefläche (8) des Halbleiterchips (7). Weiterhin werden ein optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben.

Description

Beschreibung
LEITERRAHMEN, OPTOELEKTRONISCHES BAUELEMENT MIT EINEM
LEITERRAHMEN UND VERFAHREN ZUR HERSTELLUNG EINES
OPTOELEKTRONISCHEN BAUELEMENTS
Es werden ein Leiterrahmen (englisch „leadframe") , ein optoelektronisches Bauelement mit einem Leiterrahmen und ein Verfahren zur Herstellung eines optoelektronischen
Bauelements angegeben.
Es soll ein Leiterrahmen für einen Strahlungsemittierenden Halbleiterchip angegeben werden, der eine verbesserte Montage des Halbleiterchips, insbesondere mittels Kleben, ermöglicht. Weiterhin soll ein optoelektronisches Bauelement mit
verbesserter Lichtauskopplung angegeben werden. Weiterhin soll ein Verfahren zur Herstellung eines optoelektronischen Bauelements mit verbesserter Lichtauskopplung angegeben werden .
Diese Aufgaben werden durch einen Leiterrahmen mit den
Merkmalen des Patentanspruchs 1, durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruchs 6 und durch ein Verfahren mit den Schritten des Patentanspruchs 15 gelöst .
Vorteilhafte Ausführungsformen und Weiterbildungen des
Leiterrahmens, des optoelektronischen Bauelements und des Verfahrens sind Gegenstand der jeweils abhängigen Ansprüche.
Gemäß einer Ausführungsform umfasst der Leiterrahmen ein erstes Element mit einer ersten Haupterstreckungsebene, ein zweites Element mit einer zweiten Haupterstreckungsebene und ein drittes Element mit einer dritten Haupterstreckungsebene.
Der Leiterrahmen ist besonders bevorzugt aus dem ersten
Element, dem zweiten Element und dem dritten Element
gebildet. Die drei Elemente sind bevorzugt einstückig
ausgebildet. Mit anderen Worten weisen die drei Elemente des Leiterrahmens bevorzugt keine Grenzflächen zueinander auf. Insbesondere ist der Leiterrahmen bevorzugt nicht aus drei separat gefertigten Elementen zusammengesetzt. Vielmehr ist der Leiterrahmen bevorzugt in einem Stück gefertigt.
Gemäß einer weiteren Ausführungsform des Leiterrahmens ist das zweite Element zwischen dem ersten Element und dem dritten Element angeordnet, wobei das dritte Element einer Vorderseite des Leiterrahmens zugewandt ist und das erste Element einer Rückseite des Leiterrahmens zugewandt ist.
Die erste Haupterstreckungsebene, die zweite
Haupterstreckungsebene und die dritte Haupterstreckungsebene sind bevorzugt parallel zueinander angeordnet. Weiterhin sind die drei Elemente bevorzugt in einer Stapelrichtung
übereinander angeordnet. Die Stapelrichtung ist hierbei besonders bevorzugt senkrecht zu den drei
Haupterstreckungsebenen angeordnet.
Gemäß einer weiteren Ausführungsform des Leiterrahmens umfasst das dritte Element eine Auflagefläche für einen
Strahlungsemittierenden Halbleiterchip, die kleiner ist als eine Montagefläche des Halbleiterchips. Das dritte Element ist bevorzugt als Podest ausgebildet. Das Podest ragt
bevorzugt aus dem Leiterrahmen heraus, während jeweils seitlich des Podests eine plane Oberfläche des zweiten Elements angeordnet ist, die gegenüber dem Podest zurückgesetzt ist.
Beispielsweise weist das Podest die Form eines Quaders mit vier Seitenflächen auf, wobei die Auflagefläche durch eine frei zugängliche Oberfläche des Quaders gebildet ist, die parallel zur Haupterstreckungsebene des ersten Elements verläuft. Die Seitenflächen sind hierbei bevorzugt senkrecht zu der Auflagefläche angeordnet. Die Auflagefläche weist besonders bevorzugt eine rechteckige Form auf. Das Podest kann aber auch in der Form eines Pyramidenstumpfes oder eines Kegelstumpfes ausgebildet sein. Das Podest weist besonders bevorzugt eine Dicke zwischen einschließlich 5 Mikrometer und einschließlich 150 Mikrometer auf.
Besonders bevorzugt weist der Leiterrahmen lediglich ein einziges Podest mit einer Auflagefläche auf, die zur Montage des strahlungsemittierenden Halbleiterchips vorgesehen ist. Mit anderen Worten weist der Leiterrahmen bevorzugt lediglich eine einzige Auflagefläche auf, die zur Montage des
Halbleiterchips vorgesehen ist.
Gemäß einer weiteren Ausführungsform des Leiterrahmens weist das erste Element elektrische Anschlussstellen zur
elektrischen Kontaktierung des Leiterrahmens mit einem
Anschlussträger auf. Besonders bevorzugt sind die
elektrischen Anschlussstellen auf dem ersten Element
lötfähig. Beispielsweise handelt es sich bei den elektrischen Anschlussstellen um Lötpads .
Gemäß einer weiteren Ausführungsform des Leiterrahmens weist das zweite Element auf einer Oberfläche, die zu dem ersten Element weist, mindestens eine elektrische Kontaktstelle zur elektrischen Kontaktierung des Halbleiterchips auf. Bevorzugt ist diese elektrische Kontaktstelle bondfähig. Mit anderen Worten ist die elektrische Kontaktstelle auf dem zweiten Element dazu geeignet, mit einem Bonddraht elektrisch leitend verbunden zu werden. Es handelt sich bei der elektrischen Kontaktstelle auf dem zweiten Element also bevorzugt um ein Bondpad .
Gemäß einer weiteren Ausführungsform des Leiterrahmens ragt das zweite Element lateral über das erste Element und das dritte Element hinaus. Bevorzugt ist das zweite Element dazu geeignet, mehrere Leiterrahmen in einem Verbund miteinander zu verbinden. Beispielsweise weist das zweite Element
Strukturelemente, wie Stege auf, die seitlich aus dem zweiten Element über das erste Element und das zweite Element
herausragen, und die dazu vorgesehen sind, mehrere
Leiterrahmen zu einem Verbund miteinander zu verbinden.
Besonders bevorzugt ist der Leiterrahmen aus einem elektrisch leitenden Material, wie beispielsweise einem Metall,
gebildet. Es ist auch möglich, dass der Leiterrahmen einen Kern aufweist, der aus einem anderen Material gebildet ist als eine Beschichtung des Leiterrahmens. Auch der Kern und die Beschichtung des Leiterrahmens sind bevorzugt aus
Metallen gebildet.
Der Leiterrahmen ist insbesondere dafür geeignet, in einem optoelektronischen Bauelement verwendet zu sein. Das
optoelektronische Bauelement umfasst neben dem Leiterrahmen besonders bevorzugt einen Strahlungsemittierenden
Halbleiterchip . Bevorzugt ist der Leiterrahmen separat von dem Halbleiterchip gefertigt, beispielsweise mittels Stanzen aus einem Blech. Außerdem ist der Leiterrahmen bevorzugt alleine selbsttragend und mechanisch stabil ausgebildet. Mit anderen Worten handelt es sich bei dem Leiterrahmen nicht um Schichten oder
Elemente, die bei der Herstellung des optoelektronischen Bauelements auf dem Halbleiterchip abgeschieden oder auf dem Halbleiterchip gebildet werden. Besonders bevorzugt ist die Auflagefläche des Leiterrahmens im unverbauten Zustamd von außen frei zugänglich.
Der Strahlungsemittierende Halbleiterchip weist eine
epitaktisch gewachsene Halbleiterschichtenfolge auf, die eine aktive Zone umfasst, die im Betrieb des Halbleiterchips elektromagnetische Strahlung aussendet. Die
elektromagnetische Strahlung wird von einer
Strahlungsaustrittsfläche des Halbleiterchips ausgesandt. Die Strahlungsaustrittsfläche liegt hierbei einer Montagefläche des Halbleiterchips gegenüber.
Beispielsweise basiert die epitaktische
Halbleiterschichtenfolge auf einem Nitrid- Verbindungshalbleitermaterial oder besteht aus einem Nitrid- Verbindungshalbleitermaterial . Nitrid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Stickstoff enthalten, wie die Materialien aus dem System InxAlyGai-x-yN mit 0 < x < 1, 0 < y < 1 und x+y < 1. Epitaktische Halbleiterschichten, die auf einem Nitrid-Verbindungshalbleitermaterial basieren, sind in der Regel dazu geeignet, blaues Licht zu erzeugen.
Weiterhin ist es auch möglich, dass die epitaktische
Halbleiterschichtenfolge auf einem Phosphid- Verbindungshalbleitermaterial basiert oder aus einem
Phosphid-Verbindungshalbleitermaterial besteht. Phosphid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Phosphor enthalten, wie die Materialien aus dem System InxAlyGai-x-yP mit 0 < x < 1, 0
< y < 1 und x+y < 1. Epitaktische Halbleiterschichten, die auf einem Phosphid-Verbindungshalbleitermaterial basieren, sind in der Regel dazu geeignet, blau-grünes Licht zu
erzeugen .
Schließlich ist es auch möglich, dass die epitaktische
Halbleiterschichtenfolge auf einem Arsenid-
Verbindungshalbleitermaterial basiert oder aus einem Arsenid- Verbindungshalbleitermaterial besteht. Arsenid- Verbindungshalbleitermaterialien sind
Verbindungshalbleitermaterialien, die Arsen enthalten, wie die Materialien aus dem System InxAlyGai-x-yAs mit 0 < x < 1, 0
< y < 1 und x+y < 1. Epitaktische Halbleiterschichten, die auf einem Arsenid-Verbindungshalbleitermaterial basieren, sind in der Regel dazu geeignet, Licht aus dem roten bis infraroten Spektralbereich zu erzeugen.
Bei dem Strahlungsemittierenden Halbleiterchip handelt es sich bevorzugt um einen sogenannten „Volumenemitter". Ein volumenemittierender Halbleiterchip weist ein
Aufwachssubstrat auf, auf dem die Halbleiterschichtenfolge epitaktisch gewachsen wurde. Basiert die epitaktische
Halbleiterschichtenfolge auf einem Nitrid- Verbindungshalbleitermaterial, so kann das Aufwachssubstrat beispielsweise eines der folgenden Materialien aufweisen oder aus einem der folgenden Materialien bestehen: Saphir,
Siliziumcarbid. Diese Materialien sind in der Regel
transparent für das in der aktiven Zone erzeugte Licht. Volumenemittierende Halbleiterchips senden die in der aktiven Zone erzeugte Strahlung in der Regel nicht nur über die
Strahlungsaustrittsfläche aus, sondern auch über ihre
Seitenflächen. Weist der volumenemittierende Halbleiterchip ein elektrisch isolierendes Aufwachssubstrat auf, so weist der Halbleiterchip in der Regel zwei vorderseitige
elektrische Kontakte auf.
Weiterhin kann es sich bei dem Halbleiterchip auch um einen Dünnfilm-Halbleiterchip handeln. Dünnfilm-Halbleiterchips weisen eine epitaktisch gewachsene Halbleiterschichtfolge auf, die auf einen Träger aufgebracht ist, der von dem
Aufwachssubstrat für die Halbleiterschichtenfolge verschieden ist. Besonders bevorzugt ist zwischen der epitaktischen
Halbleiterschichtenfolge und dem Träger eine Spiegelschicht angeordnet, die Strahlung der aktiven Zone zur
Strahlungsaustrittsfläche lenkt. Dünnfilm-Halbleiterchips senden die elektromagnetische Strahlung, die im Betrieb in der aktiven Zone erzeugt wird, in der Regel nicht über die Seitenflächen des Trägers aus, sondern haben eine im
Wesentliche Lambertsche Abstrahlcharakteristik. Ein Dünnfilm- Halbleiterchip weist den Vorteil auf, dass das Trägermaterial vergleichsweise frei gewählt sein kann. Ist das
Trägermaterial elektrisch leitend ausgebildet, so weist der Dünnfilm-Halbleiterchip in der Regel einen einzigen
vorderseitigen elektrischen Kontakt auf, während der weitere elektrische Kontakt über die Montagefläche des
Halbleiterchips hergestellt wird. Der Halbleiterchip ist bevorzugt mit der Montagefläche auf der Auflagefläche des dritten Elements des Leiterrahmens aufgebracht. Die Auflagefläche des dritten Elements ist bevorzugt kleiner als die Montagefläche des Halbleiterchips, sodass der Halbleiterchip seitlich über die Auflagefläche des dritten Elements herausragt. Auf diese Art und Weise kann das Kriechen eines Klebers von der Auflagefläche des dritten Elements auf Seitenflächen des Halbleiterchips oder auf seine Strahlungsaustrittsfläche mit Vorteil vermieden werden.
Insbesondere, wenn es sich bei dem Halbleiterchip um einen volumenemittierenden Halbleiterchip handelt, der Strahlung über seine Seitenflächen aussendet, wird so die
Strahlungsauskopplung aus dem Halbleiterchip mit Vorteil erhöht.
Der Halbleiterchip weist hierbei bevorzugt eine Montagefläche auf, die, bevorzugt umlaufend, um mindestens 1 Mikrometer größer ist als die Auflagefläche des dritten Elements.
Besonders bevorzugt ist der Halbleiterchip zentriert auf der Auflagefläche des dritten Elements angeordnet.
Gemäß einer Ausführungsform des optoelektronischen
Bauelements umfasst der Leiterrahmen nur ein einziges drittes Element, das aus dem Leiterrahmen herausragt. Bevorzugt weist der Leiterrahmen bei dieser Ausführungsform nur einen
einzigen Halbleiterchip auf, der auf der Auflagefläche des dritten Elements angeordnet ist. Das einzige dritte Element des Leiterrahmens ist hierbei bevorzugt als Podest
ausgebildet. Weitere Podeste umfasst der Leiterrahmen bei dieser Ausführungsform besonders bevorzugt nicht.
Gemäß einer weiteren Ausführungsform des optoelektronischen Bauelements umfasst der Leiterrahmen mehrere dritte Elemente, von denen jedes dazu vorgesehen ist, genau einen
Halbleiterchip aufzunehmen. Mit anderen Worten umfasst der Leiterrahmen die gleiche Anzahl an dritten Elementen wie das Bauelement Halbleiterchips umfasst. Jeder Halbleiterchip ist bei dieser Ausführungsform bevorzugt auf der Auflagefläche eines dritten Elements aufgebracht. Insbesondere handelt es sich bei dem dritten Element des
Leiterrahmens bevorzugt nicht um eine Kontaktstelle für einen Halbleiterchip in Flip-Chip-Bauweise. Halbleiterchips in Flip-Chip-Bauweise umfassen sämtliche elektrischen Kontakte auf ihrer Rückseite, über die sie auch montiert werden.
Besonders bevorzugt ist der Halbleiterchip mit seiner
Montagefläche auf die Auflagefläche des dritten Elements des Leiterrahmens geklebt und die Seitenflanken des
Halbleiterchips sind frei von Klebstoff. Dies ist
insbesondere mit Vorteil möglich, da die Auflagefläche des dritten Elements, die zur Montage des Halbleiterchips vorgesehen ist, kleiner ist als die Montagefläche des
Halbleiterchips. Als Klebstoff kann beispielsweise ein transparentes Silikon mit einem niedrigen Brechungsindex verwendet werden.
Gemäß einer besonders bevorzugten Ausführungsform des optoelektronischen Bauelements ist der Leiterrahmen in einen reflektierenden Verguss eingebettet. Der reflektierende
Verguss umhüllt den Leiterrahmen hierbei besonders bevorzugt derart, dass die Auflagefläche des dritten Elements sowie eine Rückseite des Leiterrahmens nicht von dem
reflektierenden Verguss bedeckt sind. Hohlräume in dem
Leiterrahmen, beispielsweise zwischen den drei Elementen werden von dem reflektierenden Verguss bevorzugt gefüllt, besonders bevorzugt vollständig. Der reflektierende Verguss ist beispielsweise durch ein Harz gebildet, in das reflektierende Partikel eingebettet sind. Bei dem Harz handelt es sich beispielsweise um ein Silikon oder ein Epoxid oder eine Mischung dieser beiden Materialien. Bei den reflektierenden Partikeln handelt es sich
beispielsweise um Titandioxid-Partikel. Beispielsweise ist der reflektierende Verguss durch ein Silikonharz gebildet, in das Titandioxid-Partikel eingebracht sind. Hierbei weisen die Titandioxid-Partikel in dem Silikonharz beispielsweise einen Füllgrad zwischen einschließlich 30 Gew% und einschließlich 95 Gew% auf.
Der reflektierende Verguss ist besonders bevorzugt diffus reflektierend ausgebildet. Der reflektierende Verguss
verhindert mit Vorteil zum Einen die Absorption von
elektromagnetischer Strahlung durch den Leiterrahmen und zum Anderen eine Degeneration des Leiterrahmens durch
einfallendes Licht („leadframe browning effect") . Dies erhöht die Langzeitstabilität des Bauelements.
Besonders bevorzugt ist der reflektierende Verguss derart angeordnet, dass er den Halbleiterchip nicht berührt.
Hierdurch wird ein Kriechen der Vergussmasse auf
Seitenflächen des Halbleiterchips oder auf die
Strahlungsdurchtrittsfläche mit Vorteil vermieden.
Gemäß einer weiteren Ausführungsform des optoelektronischen Bauelements bildet der reflektierende Verguss eine plane Oberfläche aus, die zu der Montagefläche des Halbleiterchips weist. Bevorzugt ist die Oberfläche des reflektierenden
Vergusses parallel zu der ersten Haupterstreckungsebene, der zweiten Haupterstreckungsebene und/oder der dritten
Haupterstreckungsebene angeordnet. Besonders bevorzugt ist die plane Oberfläche vollflächig unterhalb und seitlich des Halbleiterchips ausgebildet.
Gemäß einer besonders bevorzugten Ausführungsform des optoelektronischen Bauelements ist ein Spalt zwischen der Montagefläche des Halbleiterchips und der planen Oberfläche des reflektierenden Vergusses ausgebildet. Auf diese Art und Weise wird ein Kriechen der reflektierenden Vergussmasse bei der Herstellung des Bauelements auf die Seitenflächen des Halbleiterchips mit Vorteil vermieden.
Der Spalt zwischen dem Verguss und der Montagefläche des Halbleiterchips weist bevorzugt eine Dicke auf, die
mindestens 1 Mikrometer beträgt. Eine Obergrenze der Dicke des Spalts ergibt sich bevorzugt aus der Dicke des Podests minus einem Mikrometer. Beispielsweise weist der Spalt eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 145 Mikrometer auf. Besonders bevorzugt ist die plane Oberfläche des
reflektierenden Vergusses unterhalb und seitlich des
Halbleiterchips angeordnet. Diese Anordnung der planen
Oberfläche des reflektierenden Vergusses weist den Vorteil auf, elektromagnetische Strahlung des Halbleiterchips, die in Richtung des reflektierenden Vergusses ausgesandt wird, zu einer Strahlungsemittierenden Vorderseite des
optoelektronischen Bauelements zu lenken.
Gemäß einer weiteren Ausführungsform umfasst das
optoelektronische Bauelement weiterhin eine Kavität, in der der Halbleiterchip angeordnet ist. Bevorzugt dient die
Kavität als Reflektor. Gemäß einer weiteren Ausführungsform weist das
optoelektronische Bauelement einen weiteren Verguss auf, der transparent oder wellenlängenkonvertierend ausgebildet ist. Der weitere Verguss umhüllt bevorzugt den Halbleiterchip. Besonders bevorzugt umhüllt der weitere Verguss den
Halbleiterchip vollständig. Bei dem weiteren Verguss kann es sich beispielsweise um ein Silikon oder ein Epoxid oder eine Mischung dieser beiden Materialien handeln. Ist der weitere Verguss wellenlängenkonvertierend ausgebildet, so umfasst er bevorzugt Leuchtstoffpartikel , die elektromagnetische
Strahlung des Halbleiterchips in elektromagnetische Strahlung eines anderen Wellenlängenbereichs umwandeln. Umfasst das Bauelement eine Kavität, so kann die Kavität mit dem weiteren Verguss gefüllt sein.
Besonders bevorzugt weist der weitere Verguss mit dem
reflektierenden Verguss eine gemeinsame Grenzfläche auf. Der reflektierende Verguss weist hierbei mit Vorteil eine sehr gute Haftung zu dem weiteren Verguss auf.
Ein optoelektronisches Bauelement kann beispielsweise
hergestellt werden, indem in einem ersten Schritt ein hier beschriebener Leiterrahmen zur Verfügung gestellt wird. Auf die Auflagefläche des dritten Elements des Leiterrahmens wird dann ein Klebstoff, beispielsweise in Form eines Tropfens, aufgebracht und der Halbleiterchip mit seiner Montagefläche auf die Auflagefläche des Leiterrahmens mit dem Klebstoff aufgesetzt. Schließlich wird der Halbleiterchip an den
Leiterrahmen angepresst, sodass eine dünne KlebstoffSchicht zwischen der Montagefläche des Halbleiterchips und der
Auflagefläche des Leiterrahmens entsteht. Nach dem Aushärten der Klebstoffschicht fixiert diese den Halbleiterchip an der Auflagefläche des Leiterrahmens. Besonders bevorzugt ist die KlebstoffSchicht vergleichsweise dünn ausgebildet. Eine vergleichsweise dünne KlebstoffSchicht weist den Vorteil auf, eine gute Wärmeanbindung zwischen Halbleiterchip und Leiterrahmen zu gewährleisten.
Beispielsweise weist die KlebstoffSchicht eine Dicke auf, die höchstens 5 Mikrometer beträgt. Besonders bevorzugt weist die Klebeschicht eine Dicke zwischen einschließlich 0,1
Mikrometer und einschließlich 2 Mikrometer auf.
Das Anpressen eines Halbleiterchips mit einer Chipgröße von ungefähr 500 Mikrometer mal 900 Mikormeter erfolgt hierbei beispielsweise mit einer Anpresskraft zwischen einschließlich 70 g und einschließlich 250 g.
Gemäß einer Ausführungsform des Verfahrens wird der
Leiterrahmen mit einer reflektierenden Vergussmasse durch Gießen, Jetten, Dispensen oder einem vergleichbaren Verfahren derart umhüllt, dass sich nach einem Aushärten ein
reflektierender Verguss mit einer planen Oberfläche unterhalb und seitlich des Halbleiterchips ausbildet. Besonders bevorzugt bildet sich hierbei ein Spalt zwischen der
Montagefläche des Halbleiterchips und der planen Oberfläche des reflektierenden Vergusses aus.
Die vorliegend in Verbindung mit dem Leiterrahmen
beschriebenen Merkmale können ebenso bei dem
optoelektronischen Bauelement als auch bei dem Verfahren ausgebildet sein. Ebenso können Merkmale, die lediglich in Verbindung mit dem optoelektronischen Bauelement beschrieben sind, bei dem Leiterrahmen und bei dem Verfahren ausgebildet sein. Weiterhin können auch Merkmale und Ausbildungen, die vorliegend nur in Verbindung mit dem Verfahren beschrieben sind, ebenso bei dem optoelektronischen Bauelement und bei dem Leiterrahmen ausgebildet sein.
Die vorliegende Anmeldung basiert auf der Idee, einen
Leiterrahmen mit einer Auflagefläche für den Halbleiterchip zu verwenden, wobei die Auflagefläche kleiner ist als die Montagefläche des Halbleiterchips. Hierdurch wird ein
Kleberhof um den Halbleiterchip und ein Kriechen des Klebers auf Seitenflächen des Halbleiterchips oder dessen
Strahlungsaustrittsfläche verhindert. Insbesondere bei
Verwendung eines volumenemittierenden Halbleiterchips, der Strahlung über seine Seitenflächen aussendet, kann so eine Verminderung der Strahlungsauskopplung aus dem Halbleiterchip aufgrund einer in der Regel niedrigbrechenden
KlebstoffSchicht vermieden werden. Weiterhin wird die
Beaufschlagung des Leiterrahmens mit elektromagnetischer Strahlung des Halbleiterchips, die zu einer Degeneration des Leiterrahmenmaterials führen kann, mit Vorteil verringert. Dies erhöht die Lebensdauer des optoelektronischen
Bauelements. Zudem ist der Halbleiterchip trotzdem über die Auflagefläche gut wärmeleitend mit dem Leiterrahmen
verbunden. Dies führt zu einem guten Wärmemanagement des Bauelements . Weitere vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
Anhand der schematischen Darstellungen der Figuren 1 bis 14 wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß einem Ausführungsbeispiel näher erläutert. Anhand der schematischen Darstellungen der Figuren 1 bis 4 wird ein Leiterrahmen gemäß einem Ausführungsbeispiel näher erläutert. Figur 1 zeigt hierbei schematisch eine Draufsicht auf eine Vorderseite des Leiterrahmens, Figur 2 eine
schematische Draufsicht auf eine Rückseite des Leiterrahmens und Figur 3 eine schematische Schnittdarstellung des
Leiterrahmens, während Figur 4 den Ausschnitt B aus der Figur 3 im Detail wiedergibt. Anhand der schematischen Darstellungen der Figuren 12 bis 14 wird ein fertiges optoelektronisches Bauelement gemäß einem Ausführungsbeispiel näher erläutert. Figur 11 zeigt hierbei eine schematische Draufsicht auf das optoelektronische
Bauelement, Figur 12 eine schematische Schnittdarstellung entlang der Linie F-Fx der Figur 1 und Figur 13 eine
schematische Schnittdarstellung entlang der Linie D-Dx der Figur 11. Figur 14 zeigt schematisch den Ausschnitt aus der Figur 13. Figur 15 zeigt eine schematische Schnittdarstellung eines optoelektronischen Bauelements gemäß einem weiteren
Ausführungsbeispiel .
Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu
betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
Der Leiterrahmen 1 gemäß dem Ausführungsbeispiel der Figuren 1 bis 4 weist ein erstes Element 2, ein zweites Element 3 und ein drittes Element 4 auf. Das erste Element 2 bildet hierbei eine Rückseite des Leiterrahmens 1 aus, während das dritte Element 4 die Vorderseite des Leiterrahmens 1 ausbildet.
Zwischen dem ersten Element 2 und dem dritten Element 4 ist das zweite Element 3 angeordnet.
Das zweite Element 3 des Leiterrahmens 1 ist aus zwei
separaten Strukturelementen gebildet, die räumlich getrennt voneinander angeordnet sind (Figur 1) . Die beiden
Strukturelemente können hierbei jeweils mit einer
elektrischen Kontaktstelle versehen sein, die dazu geeignet sind, mit einem Bonddraht elektrisch leitend verbunden zu werden. Weiterhin ist es auch möglich, dass das zweite
Element 3 selber bondfähig ist.
Das erste Strukturelement des zweiten Elements 3 ist
schmetterlingsförmig mit vier Ausbuchtungen ausgebildet.
Zwischen zwei Ausbuchtungen weist das erste Strukturelement Stege 5 auf, die dazu geeignet sind, mehrere Leiterrahmen 1 zu einem Verbund zu verbinden. Das zweite Strukturelement des zweiten Elements 3 weist zwei Ausbuchtungen auf und ist insgesamt deutlich schmäler ausgebildet als das erste
Strukturelement . Das erste Element 2 des Leiterrahmens 1 ist ebenfalls durch zwei separate, räumlich voneinander getrennte
Strukturelemente gebildet, die beide rechteckig ausgebildet sind (Figur 2) . Die zwei voneinander getrennten
Strukturelemente können hierbei als rückseitige elektrische Anschlussstellen 6, 6λ zur elektrischen Kontaktierung mit einem Anschlussträger ausgebildet sein. Bevorzugt sind die elektrischen Anschlussstellen 6, 6λ lötfähig ausgebildet. Teile des zweiten Elements 3 ragen seitlich über die
Strukturelemente des ersten Elements 2 hinaus.
Das dritte Element 4 des Leiterrahmens 1 ist auf dem zweiten Element 3 angeordnet und weist eine rechteckige Form auf. Das dritte Element 4 ist als quaderförmiges Podest ausgebildet. Das zweite Element 3 ragt seitlich vollständig entlang der Umrandung des dritten Elements 4 über dieses hinaus. Das dritte Element 4 ist als Podest ausgebildet, das aus dem Leiterrahmen 1 herausragt (Figur 3) .
Das erste Element 2, das zweite Element 3 und das dritte Element 4 des Leiterrahmens 1 weisen jeweils eine
Haupterstreckungsebene auf, die parallel zueinander
angeordnet sind (Figuren 3 und 4) . Weiterhin sind das erste Element 2, das zweite Element 3 und das dritte Elemente 4 in direktem Kontakt miteinander entlang einer Stapelrichtung R angeordnet. Die Stapelrichtung R steht hierbei senkrecht auf den Haupterstreckungsebenen der drei Elemente 2, 3, 4. Das dritte Element 4 ist vollflächig an das zweite Element 3 angebunden .
Bei dem Verfahren zur Herstellung eines optoelektronischen Bauelements gemäß den Figuren 1 bis 14 wird zunächst ein Leiterrahmen bereitgestellt, wie er anhand der Figuren 1 bis 4 im Detail beschrieben wurde.
Wie schematisch in den Figuren 5 bis 7 dargestellt, wird nun ein strahlungsemittierender Halbleiterchip 7 mit einer
Montagefläche 8 auf eine Auflagefläche 9 des dritten Elements 4 aufgebracht. Figur 6 zeigt hierbei eine schematische
Schnittdarstellung entlang der Schnittlinie F-Fx der
schematischen Draufsicht der Figur 5, während Figur 7 eine schematische Schnittdarstellung entlang der Linie D-Dx der Figur 5 zeigt.
Die Montagefläche 8 des Halbleiterchips 7 ist größer
ausgebildet als die Auflagefläche 9 des dritten Elements 4 (Figuren 6 und 7) . Die Montagefläche 8 ragt entlang dem vollständigen Umfang der Auflagefläche 9 seitlich über die Auflagefläche 9 des dritten Elements 4 hinaus. Der
Halbleiterchip 7 ist hierbei zentriert auf der Auflagefläche 9 angeordnet.
Vorliegend ist als Halbleiterchip 7 ein volumenemittierender Halbleiterchip mit einem strahlungsdurchlässigen
Aufwachssubstrat sowie zwei vorderseitigen elektrischen
Kontakten 10 verwendet, wie schematisch in Figur 5 gezeigt. Der Halbleiterchip 7 sendet daher Licht nicht nur über seine Strahlungsaustrittsfläche aus, die der Montagefläche
gegenüberliegt, sondern auch zumindest teilweise über seine Seitenflächen .
In einem nächsten Schritt, der schematisch in den Figuren 8 bis 10 dargestellt ist, werden die vorderseitigen
elektrischen Kontakte 10 des optoelektronischen
Halbleiterchips 7 jeweils mit einem Bonddraht 11 mit einer elektrischen Kontaktstelle auf dem zweiten Element 3 des Leiterrahmens 1 elektrisch leitend verbunden. Jedes
Strukturelement des zweiten Elements weist hierbei eine
Kontaktstelle auf. Figur 9 zeigt hierbei eine schematische Schnittdarstellung entlang der Linie F-Fx der schematischen Draufsicht der Figur 8, während Figur 10 eine schematische Schnittdarstellung entlang der Linie D-Dx der Figur 8 zeigt. In einem nächsten Schritt, der schematisch in den Figuren 11 bis 14 dargestellt ist, wird der Leiterrahmen 1 mit einer reflektierenden Vergussmasse umhüllt, beispielsweise durch Gießen, Jetten, Dispensen oder einem vergleichbaren
Verfahren. Die reflektierende Vergussmasse ist aus einem Silikon gebildet, in das Titandioxid-Partikel mit einem
Füllgrad zwischen einschließlich 30 Gew% und 95 Gew%
eingebracht sind. Nach dem Aufbringen der Vergussmasse wird diese ausgehärtet, so dass ein reflektierender Verguss 12 entsteht .
Wie etwa anhand der schematischen Draufsicht der Figur 11 gezeigt, umhüllt der reflektierende Verguss 12 den
Leiterrahmen 1 seitlich vollständig. Weiterhin bildet der reflektierende Verguss 12 eine plane Oberfläche aus, die zu der Montagefläche 8 des Halbleiterchips 7 weist und zu dieser parallel ist (Figuren 12 und 13) . Ein Teil des Bonddrahts 11 wird hierbei von dem reflektierenden Verguss 12 umhüllt.
Weiterhin ist ein Spalt 13 zwischen der planen Oberfläche des reflektierenden Vergusses 12 und der Montagefläche 8 des Halbleiterchips 7 ausgebildet, wie schematisch in Figur 14 gezeigt . Das optoelektronische Bauelement gemäß dem
Ausführungsbeispiel der Figur 15 weist im Unterschied zu dem optoelektronischen Bauelement gemäß der Figuren 11 bis 14 eine Kavität auf, in der der Halbleiterchip 7 auf dem
Leiterrahmen 1 angeordnet ist. Weiterhin umfasst das
Bauelement einen wellenlängenkonvertierenden Verguss 15, der in der Kavität 14 angeordnet ist und mit dem reflektierenden Verguss 12 eine gemeinsame Grenzfläche aufweist. Die vorliegende Anmeldung beansprucht die Priorität der deutschen Anmeldung DE 102016121510.4, deren
Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.
Bezugs zeichenliste
1 Leiterrahmen
2 erstes Element
3 zweites Element
4 drittes Element
5 Stege
R Stapelrichtung
6, 6' elektrische Anschlussstellen 7 Halbleiterchip
8 Montagefläche
9 Auflagefläche
10 elektrische Kontakte
11 Bonddraht
12 reflektierender Verguss
13 Spalt
14 Kavität

Claims

Patentansprüche
1. Leiterrahmen (1) für einen Strahlungsemittierenden
Halbleiterchip (7) mit:
einem ersten Element (2) mit einer ersten
Haupterstreckungsebene, einem zweiten Element (3) mit einer zweiten Haupterstreckungsebene und einem dritten Element (4) mit einer dritten Haupterstreckungsebene,
wobei
- die erste Haupterstreckungsebene, die zweite
Haupterstreckungsebene und die dritte Haupterstreckungsebene parallel zueinander angeordnet sind,
- die drei Elemente (2, 3, 4) in einer Stapelrichtung (R) übereinander angeordnet sind, und
- das dritte Element (4) eine Auflagefläche (9) für den
Halbleiterchip (7) aufweist, die kleiner ist als eine
Montagefläche (8) des Halbleiterchips (7).
2. Leiterrahmen (1) nach dem vorherigen Anspruch,
bei dem das dritte Element (4) als Podest ausgebildet ist und eine Dicke zwischen einschließlich 5 Mikrometer und
einschließlich 150 Mikrometer aufweist.
3. Leiterrahmen (1) nach einem der obigen Ansprüche,
bei dem das erste Element (2) elektrische Anschlussstellen
(6, 6λ) zur elektrischen Kontaktierung des Leiterrahmens (1) mit einem Anschlussträger aufweist.
4. Leiterrahmen (1) nach einem der obigen Ansprüche,
bei dem das zweite Element (3) auf einer zum ersten Element (2) weisenden Hauptseite mindestens eine elektrische
Kontaktstelle zur elektrischen Kontaktierung des
Halbleiterchips (7) aufweist.
5. Leiterrahmen (1) nach einem der obigen Ansprüche,
bei dem das zweite Element (3) stellenweise lateral über das erste Element (2) und das dritte Element (4) herausragt und dazu geeignet ist, mehrere Leiterrahmen (1) in einem Verbund miteinander zu verbinden.
6. Optoelektronisches Bauelement umfassend einen
Strahlungsemittierenden Halbleiterchip (7) und einen
Leiterrahmen (1) mit:
einem ersten Element (2) mit einer ersten
Haupterstreckungsebene, einem zweiten Element (3) mit einer zweiten Haupterstreckungsebene und einem dritten Element (4) mit einer dritten Haupterstreckungsebene,
wobei
- die erste Haupterstreckungsebene, die zweite
Haupterstreckungsebene und die dritte Haupterstreckungsebene parallel zueinander angeordnet sind,
- das erste Element (2), das zweite Element (3) und das dritte Element (4) in einer Stapelrichtung (R) übereinander angeordnet sind, und
- der Halbleiterchip (7) mit einer Montagefläche (8) auf einer Auflagefläche (9) des dritten Elements (4) aufgebracht ist, die kleiner ist als die Montagefläche (8) des
Halbleiterchips (7), so dass der Halbleiterchip (7) seitlich über die Auflagefläche (9) des dritten Elements (4)
herausragt .
7. Optoelektronisches Bauelement nach dem vorherigen
Anspruch,
bei dem der Halbleiterchip (7) eine Montagefläche (8) aufweist, die um mindestens 1 Mikrometer größer ist als die Auflagefläche (9) des dritten Elements (4) .
8. Optoelektronisches Bauelement nach einem der Ansprüche 6 bis 7 ,
bei dem der Halbleiterchip (7) zentriert auf der
Auflagefläche (9) des dritten Elements (4) angeordnet ist.
9. Optoelektronisches Bauelement nach einem der Ansprüche 6 bis 8 ,
bei dem der Halbleiterchip (7) im Betrieb elektromagnetische Strahlung über eine Strahlungsaustrittsfläche und über
Seitenflächen aussendet.
10. Optoelektronisches Bauelement nach dem vorherigen
Anspruch,
bei dem der Halbleiterchip (7) mit seiner Montagefläche (8) auf die Auflagefläche (9) geklebt ist und die Seitenflächen des Halbleiterchips (7) frei sind von Klebstoff.
11. Optoelektronisches Bauelement nach einem der Ansprüche 6 bis 10,
bei dem der Leiterrahmen (1) in einen reflektierenden Verguss (12) eingebettet ist.
12. Optoelektronisches Bauelement nach dem vorherigen
Anspruch, wobei
- der reflektierende Verguss (12) eine plane Oberfläche ausbildet, die zu der Montagefläche (8) des Halbleiterchips (7) weist, und
- ein Spalt (13) zwischen der Montagefläche (8) des
Halbleiterchips (7) und der planen Oberfläche des
reflektierenden Vergusses (12) ausgebildet ist.
13. Optoelektronisches Bauelement nach dem vorherigen
Anspruch,
wobei der Spalt (13) eine Dicke zwischen einschließlich 1 Mikrometer und einschließlich 145 Mikrometer aufweist.
14. Optoelektronisches Bauelement nach einem der Ansprüche 6 bis 13,
bei dem die plane Oberfläche des reflektierenden Vergusses (12) unterhalb und seitlich des Halbleiterchips (7)
angeordnet ist.
15. Verfahren zur Herstellung eines optoelektronischen
Bauelements mit den folgenden Schritten:
- Bereitstellen eines Leiterrahmens (1) nach einem der
Ansprüche 1 bis 5,
- Aufbringen eines Klebstoffs auf die Auflagefläche (9) des dritten Elements (4) des Leiterrahmens (1),
- Aufsetzen des Halbleiterchips (7) auf die Auflagefläche (9) mit dem Klebstoff, und
- Anpressen des Halbleiterchips (7) an die Auflagefläche (9), so dass eine dünne KlebstoffSchicht entsteht.
16. Verfahren nach dem vorherigen Anspruch,
bei dem die KlebstoffSchicht eine Dicke aufweist, die
höchstens 5 Mikrometer beträgt.
17. Verfahren nach einem der Ansprüche 15 bis 16,
bei dem der Leiterrahmen (1) mit einer reflektierenden
Vergussmasse durch Gießen, Jetten oder Dispensen derart umhüllt wird, dass sich ein reflektierender Verguss (12) mit einer planen Oberfläche unterhalb und seitlich des
Halbleiterchips (7) ausbildet.
18. Verfahren nach dem vorherigen Anspruch,
bei dem ein Spalt (13) zwischen der Montagefläche (8) des Halbleiterchips (7) und der planen Oberfläche des
reflektierenden Vergusses (12) ausgebildet wird.
PCT/EP2017/077491 2016-11-10 2017-10-26 Leiterrahmen, optoelektronisches bauelement mit einem leiterrahmen und verfahren zur herstellung eines optoelektronischen bauelements WO2018086909A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/344,922 US10749087B2 (en) 2016-11-10 2017-10-26 Leadframe, optoelectronic component having a leadframe, and method for producing an optoelectronic component
DE112017005653.5T DE112017005653B4 (de) 2016-11-10 2017-10-26 Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016121510.4 2016-11-10
DE102016121510.4A DE102016121510A1 (de) 2016-11-10 2016-11-10 Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements

Publications (1)

Publication Number Publication Date
WO2018086909A1 true WO2018086909A1 (de) 2018-05-17

Family

ID=60182596

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2017/077491 WO2018086909A1 (de) 2016-11-10 2017-10-26 Leiterrahmen, optoelektronisches bauelement mit einem leiterrahmen und verfahren zur herstellung eines optoelektronischen bauelements

Country Status (3)

Country Link
US (1) US10749087B2 (de)
DE (2) DE102016121510A1 (de)
WO (1) WO2018086909A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017115656A1 (de) 2017-07-12 2019-01-17 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207135A1 (en) * 2007-08-28 2010-08-19 Panasonic Electric Works, Co., Ltd. Light emitting device
DE102011101052A1 (de) * 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same
US20130161681A1 (en) * 2011-12-24 2013-06-27 Advanced Optoelectronic Technology, Inc. Led with versatile mounting ways
US20130343067A1 (en) * 2011-02-28 2013-12-26 Nichia Corporation Light emitting device
US20150155251A1 (en) * 2012-09-05 2015-06-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for producing same
US20150171282A1 (en) * 2013-12-17 2015-06-18 Nichia Corporation Resin package and light emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5867417B2 (ja) * 2011-02-10 2016-02-24 日亜化学工業株式会社 発光装置、発光装置の製造方法、及びパッケージアレイ
DE102012102847A1 (de) 2012-04-02 2013-10-02 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
US9923132B2 (en) * 2013-05-24 2018-03-20 Cree, Inc. Solid state lighting component package with conformal reflective coating

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100207135A1 (en) * 2007-08-28 2010-08-19 Panasonic Electric Works, Co., Ltd. Light emitting device
US20130009190A1 (en) * 2010-04-07 2013-01-10 Yuhichi Memida Light emitting device and method for manufacturing same
US20130343067A1 (en) * 2011-02-28 2013-12-26 Nichia Corporation Light emitting device
DE102011101052A1 (de) * 2011-05-09 2012-11-15 Heraeus Materials Technology Gmbh & Co. Kg Substrat mit elektrisch neutralem Bereich
US20130161681A1 (en) * 2011-12-24 2013-06-27 Advanced Optoelectronic Technology, Inc. Led with versatile mounting ways
US20150155251A1 (en) * 2012-09-05 2015-06-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for producing same
US20150171282A1 (en) * 2013-12-17 2015-06-18 Nichia Corporation Resin package and light emitting device

Also Published As

Publication number Publication date
DE112017005653A5 (de) 2019-08-22
US20190259928A1 (en) 2019-08-22
DE112017005653B4 (de) 2022-09-08
DE102016121510A1 (de) 2018-05-17
US10749087B2 (en) 2020-08-18

Similar Documents

Publication Publication Date Title
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
EP2901479B1 (de) Optoelektronisches bauelement
DE10228634A1 (de) Oberflächenmontierbare Miniatur-Lumineszenz-und/oder Photo-Diode und Verfahren zu deren Herstellung
WO2015071109A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102008011153A1 (de) Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen und Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
DE112018000656T5 (de) LED-Baugruppe und Verfahren zur Herstellung derselben
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102012101463A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes optoelektronisches Bauelement
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102014116529A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE112019001007B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2018184843A1 (de) Verfahren zur herstellung einer vielzahl strahlungsemittierender halbleiterbauelemente und strahlungsemittierendes halbleiterbauelement
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
DE102010035490A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE112016000360B4 (de) Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
WO2015055670A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE112017005653B4 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
WO2018162470A1 (de) Verfahren zur herstellung von zumindest einem optoelektronischen bauelement und optoelektronisches bauelement
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17790783

Country of ref document: EP

Kind code of ref document: A1

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112017005653

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17790783

Country of ref document: EP

Kind code of ref document: A1