JPH1098132A - チップサイズ半導体パッケージ及びその製造方法 - Google Patents
チップサイズ半導体パッケージ及びその製造方法Info
- Publication number
- JPH1098132A JPH1098132A JP9244149A JP24414997A JPH1098132A JP H1098132 A JPH1098132 A JP H1098132A JP 9244149 A JP9244149 A JP 9244149A JP 24414997 A JP24414997 A JP 24414997A JP H1098132 A JPH1098132 A JP H1098132A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- semiconductor
- semiconductor package
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】多ピンのチップサイズ半導体パッケージを安価
に製造する。 【解決手段】上面に複数のチップパッド３２を有する半
導体チップ３１と、前記チップパッド３２が露出される
ように半導体チップ３１上面に形成された保護膜３３
と、一端部が前記各チップパッド３２に接合するよう
に、前記各チップパッド３２に対応させて前記保護膜３
３上面に形成された複数の金属配線３４と、該金属配線
３４各々の他端部の上面に接合された外部端子３６と、
該外部端子３６の上端が外部に突出するように半導体チ
ップ３１上面に形成されたモールディング樹脂層３５
と、からなる半導体チップ組立体を含んでチップサイズ
半導体パッケージを構成する。
に製造する。 【解決手段】上面に複数のチップパッド３２を有する半
導体チップ３１と、前記チップパッド３２が露出される
ように半導体チップ３１上面に形成された保護膜３３
と、一端部が前記各チップパッド３２に接合するよう
に、前記各チップパッド３２に対応させて前記保護膜３
３上面に形成された複数の金属配線３４と、該金属配線
３４各々の他端部の上面に接合された外部端子３６と、
該外部端子３６の上端が外部に突出するように半導体チ
ップ３１上面に形成されたモールディング樹脂層３５
と、からなる半導体チップ組立体を含んでチップサイズ
半導体パッケージを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、チップサイズ半導
体パッケージ及びその製造方法に係るもので、詳しく
は、チップパッドからの電気的信号伝達経路を最短化し
て、電気的特性を向上させたチップサイズ半導体パッケ
ージ及びその製造方法に関するものである。
体パッケージ及びその製造方法に係るもので、詳しく
は、チップパッドからの電気的信号伝達経路を最短化し
て、電気的特性を向上させたチップサイズ半導体パッケ
ージ及びその製造方法に関するものである。
【０００２】
【従来の技術】従来、通常の半導体パッケージにおいて
は、半導体チップをリードフレームのパドルに接着し、
半導体チップのチップパッドと内部リードとを電導線に
より連結し、モールディング樹脂により密封成形した
後、外部リードを所望の形状に形成していた。
は、半導体チップをリードフレームのパドルに接着し、
半導体チップのチップパッドと内部リードとを電導線に
より連結し、モールディング樹脂により密封成形した
後、外部リードを所望の形状に形成していた。
【０００３】そして、一般のＳＯＪ（small outline J-
lead）半導体パッケージにおいては、図９に示したよう
に、半導体チップ１の上面に左右対称に配設されたリー
ドフレームの内部リード３が、接着テープ２により半導
体チップ１上面に接着され、半導体チップ１上面中央に
設けられたチップパッド６と内部リード３とが電導線４
を用い超音波熱圧着法により連結されている。そして、
リードフレームの外部リード７を除いた全体がモールデ
ィング樹脂により密封成形され、前記外部リード７がＪ
字状に屈曲形成されて構成されていた。
lead）半導体パッケージにおいては、図９に示したよう
に、半導体チップ１の上面に左右対称に配設されたリー
ドフレームの内部リード３が、接着テープ２により半導
体チップ１上面に接着され、半導体チップ１上面中央に
設けられたチップパッド６と内部リード３とが電導線４
を用い超音波熱圧着法により連結されている。そして、
リードフレームの外部リード７を除いた全体がモールデ
ィング樹脂により密封成形され、前記外部リード７がＪ
字状に屈曲形成されて構成されていた。
【０００４】併し、このような半導体パッケージは、半
導体チップ１上のチップパッド６からの電気的信号を、
リードフレームの内部リード３及び外部リード７を通し
て外部に伝達するように構成されているため、半導体パ
ッケージのサイズが大きくなり、電気的信号の伝達経路
が長くなって電気的特性が低下するという欠点があっ
た。また、多ピンの半導体パッケージを構成することが
難しいという欠点もあった。
導体チップ１上のチップパッド６からの電気的信号を、
リードフレームの内部リード３及び外部リード７を通し
て外部に伝達するように構成されているため、半導体パ
ッケージのサイズが大きくなり、電気的信号の伝達経路
が長くなって電気的特性が低下するという欠点があっ
た。また、多ピンの半導体パッケージを構成することが
難しいという欠点もあった。
【０００５】そこで、このような欠点を補完した多様な
形態の半導体パッケージが開発されている。その代表的
な形態として、チップサイズ半導体パッケージが提案さ
れており、近年、ＰＭＥＢ（Plastic Molded Extended
Bump）形チップサイズ半導体パッケージの応用が進めら
れている。そのうちの１つとして、日本国の三菱電機株
式会社が "SEMICON JAPAN '94 SYMPOSIUM"に発表したＰ
ＭＥＢ形チップサイズ半導体パッケージについて説明す
ると次のようである。
形態の半導体パッケージが開発されている。その代表的
な形態として、チップサイズ半導体パッケージが提案さ
れており、近年、ＰＭＥＢ（Plastic Molded Extended
Bump）形チップサイズ半導体パッケージの応用が進めら
れている。そのうちの１つとして、日本国の三菱電機株
式会社が "SEMICON JAPAN '94 SYMPOSIUM"に発表したＰ
ＭＥＢ形チップサイズ半導体パッケージについて説明す
ると次のようである。
【０００６】図１０は、このＰＭＥＢ型チップサイズ半
導体パッケージの構造を示す一部切欠斜視図であり、図
１１はバンプ部の拡大断面図である。半導体チップ１１
の上面中央部には、複数のチップパッド１２が一列に配
設されている。また、チップパッド１２を除く半導体チ
ップ１１上面全体には、チップ保護用保護膜１８が形成
してある。保護膜１８上には複数の内部バンプ付着パッ
ド１７が、チップパッド１２の左右両側にそれぞれ一列
に形成されており、各チップパッド１２は、保護膜１８
上に形成された電導線１３を介して左右の内部バンプ付
着パッド１７に交互に接続されている。この電導線１３
と内部バンプ付着パッド１７とを保護膜１８上に形成す
る工程をｐｒｅ−ＡＳＳＹ工程という。さらに、内部バ
ンプ付着パッド１７を除く半導体チップ１１上面全体に
は、ポリイミド膜（polyimide film）１９が形成してあ
り、各内部バンプ付着パッド１７上には、鉛（Ｐｂ）ま
たは錫（Ｓｎ）からなるソルダ接着剤２０を用いて、内
部バンプ１６が接合してある。
導体パッケージの構造を示す一部切欠斜視図であり、図
１１はバンプ部の拡大断面図である。半導体チップ１１
の上面中央部には、複数のチップパッド１２が一列に配
設されている。また、チップパッド１２を除く半導体チ
ップ１１上面全体には、チップ保護用保護膜１８が形成
してある。保護膜１８上には複数の内部バンプ付着パッ
ド１７が、チップパッド１２の左右両側にそれぞれ一列
に形成されており、各チップパッド１２は、保護膜１８
上に形成された電導線１３を介して左右の内部バンプ付
着パッド１７に交互に接続されている。この電導線１３
と内部バンプ付着パッド１７とを保護膜１８上に形成す
る工程をｐｒｅ−ＡＳＳＹ工程という。さらに、内部バ
ンプ付着パッド１７を除く半導体チップ１１上面全体に
は、ポリイミド膜（polyimide film）１９が形成してあ
り、各内部バンプ付着パッド１７上には、鉛（Ｐｂ）ま
たは錫（Ｓｎ）からなるソルダ接着剤２０を用いて、内
部バンプ１６が接合してある。
【０００７】そして、半導体チップ１１全体は、内部バ
ンプ１６の上面のみを外部に露出させてモールディング
樹脂１４により密封してあり、各内部バンプ１６上に
は、ソルダペースト（solder paste）を介して外部ソル
ダボール１５を夫々載置し、赤外線リフロー（Infrared
reflow ）工程を施して、それら外部ソルダボール１５
と内部バンプ１６とを接合してある。
ンプ１６の上面のみを外部に露出させてモールディング
樹脂１４により密封してあり、各内部バンプ１６上に
は、ソルダペースト（solder paste）を介して外部ソル
ダボール１５を夫々載置し、赤外線リフロー（Infrared
reflow ）工程を施して、それら外部ソルダボール１５
と内部バンプ１６とを接合してある。
【０００８】このようなＰＭＥＢ型チップサイズ半導体
パッケージでは、従来のＳＯＪ半導体パッケージに比べ
れば、パッケージのサイズが小さくなり、電気的経路が
短くなって電気的特性が向上されている。
パッケージでは、従来のＳＯＪ半導体パッケージに比べ
れば、パッケージのサイズが小さくなり、電気的経路が
短くなって電気的特性が向上されている。
【０００９】
【発明が解決しようとする課題】併し、上述したＰＭＥ
Ｂ型チップサイズ半導体パッケージは、チップパッドと
は別途に、電導線３および内部バンプ付着パッドの金属
パターンを形成するためのｐｒｅ−ＡＳＳＹ工程を施さ
ねばならず、その後さらに、内部バンプや外部ソルダー
ボールを設ける構成となっているため、これらの構造が
複雑で製造工程が極めて煩雑になり、製造コストが上昇
するという問題点があった。
Ｂ型チップサイズ半導体パッケージは、チップパッドと
は別途に、電導線３および内部バンプ付着パッドの金属
パターンを形成するためのｐｒｅ−ＡＳＳＹ工程を施さ
ねばならず、その後さらに、内部バンプや外部ソルダー
ボールを設ける構成となっているため、これらの構造が
複雑で製造工程が極めて煩雑になり、製造コストが上昇
するという問題点があった。
【００１０】本発明は、このような従来の問題点に鑑
み、半導体パッケージのサイズを小型化し、チップパッ
ドの電気的信号を外部に伝達する電気的経路を短縮し
て、多ピン構成を容易に形成し、電気的特性の優れたチ
ップサイズ半導体パッケージ及びその製造方法を提供す
ることを目的とする。
み、半導体パッケージのサイズを小型化し、チップパッ
ドの電気的信号を外部に伝達する電気的経路を短縮し
て、多ピン構成を容易に形成し、電気的特性の優れたチ
ップサイズ半導体パッケージ及びその製造方法を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】このため、本発明の請求
項１に係るチップサイズ半導体パッケージは、上面に複
数のチップパッドを有する半導体チップと、前記チップ
パッドが露出されるように半導体チップ上面に形成され
た保護膜と、一端部が前記各チップパッドに接合するよ
うに、前記各チップパッドに対応させて前記保護膜上面
に形成された複数の金属配線と、該金属配線各々の他端
部の上面に接合された外部端子と、該外部端子の上端が
外部に突出するように半導体チップ上面に形成されたモ
ールディング樹脂層と、からなる半導体チップ組立体を
含んで構成される。
項１に係るチップサイズ半導体パッケージは、上面に複
数のチップパッドを有する半導体チップと、前記チップ
パッドが露出されるように半導体チップ上面に形成され
た保護膜と、一端部が前記各チップパッドに接合するよ
うに、前記各チップパッドに対応させて前記保護膜上面
に形成された複数の金属配線と、該金属配線各々の他端
部の上面に接合された外部端子と、該外部端子の上端が
外部に突出するように半導体チップ上面に形成されたモ
ールディング樹脂層と、からなる半導体チップ組立体を
含んで構成される。
【００１２】このようなチップサイズ半導体パッケージ
は、請求項５に係る発明のように、複数のチップパッド
を露出させて保護膜が形成されたウエーハ上面に、金属
層を形成する金属層形成工程と、該金属層上に所定形状
のフォトレジスト層を形成し、該フォトレジスト層をマ
スクとして前記金属層を食刻した後、前記レジスト層を
除去して、一端部がチップパッドに電気的に連結された
所定形状の金属配線を各チップパッドに対応させて形成
する配線形成工程と、前記各金属配線の他端部上にソル
ダーペーストをプリンティングし、該ソルダーペースト
上にソルダーボールをマウンティングし、赤外線リフロ
ーを施した後、残留したソルダーペーストを洗浄して、
前記各金属配線上に外部端子としてのソルダーボールを
配設する外部端子形成工程と、前記ウエーハ上面全体
に、前記ソルダーボールの所定部位が露出するように、
モールディング樹脂層を形成する第１モールディング工
程と、前記ウエーハの下面にフォイルマウンティングを
施した後、該ウエーハを切断して各半導体チップ組立体
に夫々分離する切断工程と、を含んで構成される製造方
法により製作される。
は、請求項５に係る発明のように、複数のチップパッド
を露出させて保護膜が形成されたウエーハ上面に、金属
層を形成する金属層形成工程と、該金属層上に所定形状
のフォトレジスト層を形成し、該フォトレジスト層をマ
スクとして前記金属層を食刻した後、前記レジスト層を
除去して、一端部がチップパッドに電気的に連結された
所定形状の金属配線を各チップパッドに対応させて形成
する配線形成工程と、前記各金属配線の他端部上にソル
ダーペーストをプリンティングし、該ソルダーペースト
上にソルダーボールをマウンティングし、赤外線リフロ
ーを施した後、残留したソルダーペーストを洗浄して、
前記各金属配線上に外部端子としてのソルダーボールを
配設する外部端子形成工程と、前記ウエーハ上面全体
に、前記ソルダーボールの所定部位が露出するように、
モールディング樹脂層を形成する第１モールディング工
程と、前記ウエーハの下面にフォイルマウンティングを
施した後、該ウエーハを切断して各半導体チップ組立体
に夫々分離する切断工程と、を含んで構成される製造方
法により製作される。
【００１３】また、請求項７に係るチップサイズ半導体
パッケージは、上面に複数のチップパッドを有する半導
体チップと、前記チップパッドが露出されるように半導
体チップ上面に形成された保護膜と、前記各チップパッ
ドに対応させて、前記保護膜の上面に接着剤を介して接
合して形成された複数の金属配線と、該金属配線の一端
部と対応する前記チップパッドとを電気的に連結する接
続金属と、前記各金属配線の上面に基端部が接合された
複数の外部端子と、該外部端子の先端部が外部に突出す
るように前記半導体チップ上面に形成されたモールディ
ング樹脂層と、からなる半導体チップ組立体を含んで構
成される。
パッケージは、上面に複数のチップパッドを有する半導
体チップと、前記チップパッドが露出されるように半導
体チップ上面に形成された保護膜と、前記各チップパッ
ドに対応させて、前記保護膜の上面に接着剤を介して接
合して形成された複数の金属配線と、該金属配線の一端
部と対応する前記チップパッドとを電気的に連結する接
続金属と、前記各金属配線の上面に基端部が接合された
複数の外部端子と、該外部端子の先端部が外部に突出す
るように前記半導体チップ上面に形成されたモールディ
ング樹脂層と、からなる半導体チップ組立体を含んで構
成される。
【００１４】このようなチップサイズ半導体パッケージ
は、請求項１１に係る発明のように、複数のチップパッ
ドを露出させて保護膜が形成されたウエーハの下面に、
フォイルマウンティングを施した後、該ウエーハを切断
して夫々半導体チップを分離する切断工程と、各チップ
パッドに対応させて別途製造した金属配線を接着剤を介
して前記各半導体チップの保護膜上に接着する配線形成
工程と、前記各金属配線の一端部と前記各チップパッド
とを電気的に連結する配線接続工程と、前記金属配線の
他端部上にソルダーワイヤーの基端部をボンディング
し、該ソルダーワイヤーの先端部を所定長さに切断する
ソルダーボンディング工程と、前記ソルダーワイヤーの
先端部が外部に突出するように前記半導体チップの上面
にモールディング樹脂層を形成する第１モールディング
工程と、前記モールディング樹脂層の外部に突出したソ
ルダーワイヤーの先端部をボール状に形成するため赤外
線リフローを施すリフロー工程と、残留したソルダーペ
ーストを洗浄して半導体チップ組立体を完成する洗浄工
程と、を含んで構成される製造方法により製作される。
は、請求項１１に係る発明のように、複数のチップパッ
ドを露出させて保護膜が形成されたウエーハの下面に、
フォイルマウンティングを施した後、該ウエーハを切断
して夫々半導体チップを分離する切断工程と、各チップ
パッドに対応させて別途製造した金属配線を接着剤を介
して前記各半導体チップの保護膜上に接着する配線形成
工程と、前記各金属配線の一端部と前記各チップパッド
とを電気的に連結する配線接続工程と、前記金属配線の
他端部上にソルダーワイヤーの基端部をボンディング
し、該ソルダーワイヤーの先端部を所定長さに切断する
ソルダーボンディング工程と、前記ソルダーワイヤーの
先端部が外部に突出するように前記半導体チップの上面
にモールディング樹脂層を形成する第１モールディング
工程と、前記モールディング樹脂層の外部に突出したソ
ルダーワイヤーの先端部をボール状に形成するため赤外
線リフローを施すリフロー工程と、残留したソルダーペ
ーストを洗浄して半導体チップ組立体を完成する洗浄工
程と、を含んで構成される製造方法により製作される。
【００１５】上述した構成では、いずれも、多ピンで小
型のチップサイズ半導体パッケージが容易に得られる。
また、請求項２および請求項８に係る発明では、前記半
導体チップ組立体を収納する凹部を上面に設けた升型の
外部保護部材と、前記半導体チップ組立体の下面を、前
記外部保護部材の凹部の底面に接着して固定した接着剤
と、前記半導体チップ組立体の側面と外部保護部材との
間の隙間に充填された樹脂と、を含んでチップサイズ半
導体パッケージを構成し、半導体チップの外面を保護す
る。
型のチップサイズ半導体パッケージが容易に得られる。
また、請求項２および請求項８に係る発明では、前記半
導体チップ組立体を収納する凹部を上面に設けた升型の
外部保護部材と、前記半導体チップ組立体の下面を、前
記外部保護部材の凹部の底面に接着して固定した接着剤
と、前記半導体チップ組立体の側面と外部保護部材との
間の隙間に充填された樹脂と、を含んでチップサイズ半
導体パッケージを構成し、半導体チップの外面を保護す
る。
【００１６】このような外部保護部材を設けたチップサ
イズ半導体パッケージは、請求項６および請求項１２に
係る発明のように、前記各半導体チップ組立体を、外部
保護部材の上面に設けられた凹部に収納すると共に、半
導体チップの下面を前記凹部の底面に接着するダイボン
ディング工程と、前記外部保護部材と半導体チップ組立
体の側面との間をモールディング樹脂により完全に密封
する第２モールディング工程と、をさらに行なうことに
より製作される。
イズ半導体パッケージは、請求項６および請求項１２に
係る発明のように、前記各半導体チップ組立体を、外部
保護部材の上面に設けられた凹部に収納すると共に、半
導体チップの下面を前記凹部の底面に接着するダイボン
ディング工程と、前記外部保護部材と半導体チップ組立
体の側面との間をモールディング樹脂により完全に密封
する第２モールディング工程と、をさらに行なうことに
より製作される。
【００１７】また、請求項３および請求項９に係る発明
では、このようなチップサイズ半導体パッケージの前記
金属配線の材質に、優れた導電率を有する銅Ｃｕまたは
金Ａｕを用いる。さらに、請求項４および請求項１０に
係る発明では、前記外部端子（３６）の材質に、加工が
容易なソルダーを用いる。
では、このようなチップサイズ半導体パッケージの前記
金属配線の材質に、優れた導電率を有する銅Ｃｕまたは
金Ａｕを用いる。さらに、請求項４および請求項１０に
係る発明では、前記外部端子（３６）の材質に、加工が
容易なソルダーを用いる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。図１は、本発明に係るチップサイズ
半導体パッケージの第１実施形態を説明する一部切欠斜
視図である。図１に示すように、半導体チップ３１の上
面には、複数のチップパッド３２が複数列に並べられて
設けてある。
を用いて説明する。図１は、本発明に係るチップサイズ
半導体パッケージの第１実施形態を説明する一部切欠斜
視図である。図１に示すように、半導体チップ３１の上
面には、複数のチップパッド３２が複数列に並べられて
設けてある。
【００１９】図２（Ａ）は、このチップパッド３２が設
けてある部分の縦断面図であり、各チップパッド３２の
上面中央部を除いた半導体チップ３１の上面全体には、
保護膜３３が形成されている。また、保護膜３３上面の
所定部位には、各チップパッド３２に対応する細長の金
属配線３４が形成されており、この金属配線３４の一端
部は各チップパッド３２の上面中央部に接合されてい
る。一方、金属配線３４の他端部には、図２（Ｂ）の縦
断面図に示すように、ボール状の外部端子３６が接合さ
れており、各外部端子３６は、対応するチップパッド３
２と同様に複数列に並べて形成されている。金属配線３
４の材質は、導電率の高いＣｕまたはＡｕが好ましい。
けてある部分の縦断面図であり、各チップパッド３２の
上面中央部を除いた半導体チップ３１の上面全体には、
保護膜３３が形成されている。また、保護膜３３上面の
所定部位には、各チップパッド３２に対応する細長の金
属配線３４が形成されており、この金属配線３４の一端
部は各チップパッド３２の上面中央部に接合されてい
る。一方、金属配線３４の他端部には、図２（Ｂ）の縦
断面図に示すように、ボール状の外部端子３６が接合さ
れており、各外部端子３６は、対応するチップパッド３
２と同様に複数列に並べて形成されている。金属配線３
４の材質は、導電率の高いＣｕまたはＡｕが好ましい。
【００２０】そして、半導体チップ３１の上面全体、す
なわち保護膜３３および金属配線３４の上面全体には、
外部端子３６の所定部位が露出するように、モールディ
ング樹脂層３５が形成されている。このモールディング
樹脂層３５の厚さは、外部端子３６の高さの１／２に形
成することが好ましい。熱特性に関する要求が厳しくな
い場合には、このような構成の半導体チップ組立体を、
汎用のチップサイズ半導体パッケージとして用いること
ができる。
なわち保護膜３３および金属配線３４の上面全体には、
外部端子３６の所定部位が露出するように、モールディ
ング樹脂層３５が形成されている。このモールディング
樹脂層３５の厚さは、外部端子３６の高さの１／２に形
成することが好ましい。熱特性に関する要求が厳しくな
い場合には、このような構成の半導体チップ組立体を、
汎用のチップサイズ半導体パッケージとして用いること
ができる。
【００２１】また、図３に示したように、上述した半導
体チップ組立体が収納される凹部を上面に設けた升型の
外部保護部材３８を形成し、この外部保護部材３８の凹
部の底面に、接着剤３７を介して半導体チップ組立体の
下面である半導体チップ３１の下面を接着し、さらに、
半導体チップ組立体の側面と外部保護部材３８との間の
隙間（gap ）に樹脂３９を充填して、外部保護部材３８
が半導体チップ３１の下面及び側面を安定に保護するよ
うにしてもよい。
体チップ組立体が収納される凹部を上面に設けた升型の
外部保護部材３８を形成し、この外部保護部材３８の凹
部の底面に、接着剤３７を介して半導体チップ組立体の
下面である半導体チップ３１の下面を接着し、さらに、
半導体チップ組立体の側面と外部保護部材３８との間の
隙間（gap ）に樹脂３９を充填して、外部保護部材３８
が半導体チップ３１の下面及び側面を安定に保護するよ
うにしてもよい。
【００２２】このような外部保護部材３８を設けたチッ
プサイズ半導体パッケージは、半導体チップの表面を安
定に保護し、熱特性が向上するためパッケージの信頼性
が向上する。以下、このような第１実施形態のチップサ
イズ半導体パッケージの製造方法を、図４のフローチャ
ートに従って説明する。
プサイズ半導体パッケージは、半導体チップの表面を安
定に保護し、熱特性が向上するためパッケージの信頼性
が向上する。以下、このような第１実施形態のチップサ
イズ半導体パッケージの製造方法を、図４のフローチャ
ートに従って説明する。
【００２３】先ず、前工程として、ステップ１（図中Ｓ
１と表記する、以下同様）では、上面に複数のチップパ
ッド３２が形成され、各チップパッド３２の上面中央部
が露出されるように保護膜（Passivation + PIQ 又は P
assivationのみ）３３の形成されたウエーハを準備し、
続くステップ２では、このウエーハをテストする。尚、
ウェーハテストとは、ウェーハが数百回の工程を経るこ
とにより生じる該ウェーハの汚染、損傷、或いは不良
を、インスペックション（Inspection）又は測定により
判別し、更に、プローブカード（Probe Card）を用いて
ＥＳＤ（Electrodic short ）テストを行なうことをい
う。
１と表記する、以下同様）では、上面に複数のチップパ
ッド３２が形成され、各チップパッド３２の上面中央部
が露出されるように保護膜（Passivation + PIQ 又は P
assivationのみ）３３の形成されたウエーハを準備し、
続くステップ２では、このウエーハをテストする。尚、
ウェーハテストとは、ウェーハが数百回の工程を経るこ
とにより生じる該ウェーハの汚染、損傷、或いは不良
を、インスペックション（Inspection）又は測定により
判別し、更に、プローブカード（Probe Card）を用いて
ＥＳＤ（Electrodic short ）テストを行なうことをい
う。
【００２４】次の、ステップ３では、テストを通過した
ウエーハの、保護膜３３の上面に金属層を形成し、ステ
ップ４で、金属層上に所定の形状に形成されたフォトレ
ジスト層を設ける。そして、ステップ５でフォトレジス
ト層をマスクとして金属層を食刻した後、ステップ６で
レジスト層を除去して、一端部がチップパッドに電気的
連結された所定形状の金属配線３４を、各チップパッド
３２に対応させて形成する。このステップ３が金属層形
成工程に相当し、ステップ４〜ステップ６が配線形成工
程に相当する。
ウエーハの、保護膜３３の上面に金属層を形成し、ステ
ップ４で、金属層上に所定の形状に形成されたフォトレ
ジスト層を設ける。そして、ステップ５でフォトレジス
ト層をマスクとして金属層を食刻した後、ステップ６で
レジスト層を除去して、一端部がチップパッドに電気的
連結された所定形状の金属配線３４を、各チップパッド
３２に対応させて形成する。このステップ３が金属層形
成工程に相当し、ステップ４〜ステップ６が配線形成工
程に相当する。
【００２５】次いで、ステップ７では、各金属配線３４
の他端部上にソルダーペースト（Solder Paste）をプリ
ンティング（Printing）し、ステップ８でボール状の外
部端子（ソルダーボール）３６をマウンティングする。
そして、ステップ９で赤外線リフロー（IR Reflow ）を
施した後、ステップ１０で残留したソルダーペーストを
洗浄する。このようにして、各金属配線の他端部上に、
外部端子３６を配設する。このステップ７〜ステップ１
０が外部端子形成工程に相当する。
の他端部上にソルダーペースト（Solder Paste）をプリ
ンティング（Printing）し、ステップ８でボール状の外
部端子（ソルダーボール）３６をマウンティングする。
そして、ステップ９で赤外線リフロー（IR Reflow ）を
施した後、ステップ１０で残留したソルダーペーストを
洗浄する。このようにして、各金属配線の他端部上に、
外部端子３６を配設する。このステップ７〜ステップ１
０が外部端子形成工程に相当する。
【００２６】そして、ステップ１１で、ウエーハの上面
全体、すなわち保護膜３３および金属配線３４の上面全
体に、外部端子３６の高さの約１／２の高さにモールデ
ィング樹脂層を形成する第１モールディング工程を行
う。その後、ステップ１２でウエーハの下面にフォイル
マウンティング（Foil Mounting ）を施し、ステップ１
３で、ウエーハを切断して各半導体チップ組立体を分離
する。このステップ１２〜ステップ１３が切断（Sawin
g）工程に相当する。尚、フォイルマウンティングと
は、切断（Sawing）工程において、切断時にダイを固定
させるため、ウェーハボトムの表面に接着テープを付着
する工程をいう。
全体、すなわち保護膜３３および金属配線３４の上面全
体に、外部端子３６の高さの約１／２の高さにモールデ
ィング樹脂層を形成する第１モールディング工程を行
う。その後、ステップ１２でウエーハの下面にフォイル
マウンティング（Foil Mounting ）を施し、ステップ１
３で、ウエーハを切断して各半導体チップ組立体を分離
する。このステップ１２〜ステップ１３が切断（Sawin
g）工程に相当する。尚、フォイルマウンティングと
は、切断（Sawing）工程において、切断時にダイを固定
させるため、ウェーハボトムの表面に接着テープを付着
する工程をいう。
【００２７】最後に、切断された半導体チップ組立体か
らフォイルを取り外した後、ステップ１６でテストを行
って、第１実施形態のチップサイズ半導体パッケージ
（半導体チップ組立体）の製造を終了する。この場合、
第１モールディング工程は、切断工程を施して各半導体
チップ組立体を分離した後に施すこともできる。
らフォイルを取り外した後、ステップ１６でテストを行
って、第１実施形態のチップサイズ半導体パッケージ
（半導体チップ組立体）の製造を終了する。この場合、
第１モールディング工程は、切断工程を施して各半導体
チップ組立体を分離した後に施すこともできる。
【００２８】又、外部保護部材３８を設けた構成とする
場合には、切断工程を施した後、ステップ１４で、半導
体チップ組立体の半導体チップ３１の下面を、升型の外
部保護部材３８の凹部の底面に接着するダイボンディン
グ工程を行う。そして、ステップ１５で、外部保護部材
３８と半導体チップ３１の側面との間をモールディング
樹脂により完全に密封する第２モールディング工程を行
った後、ステップ１６で最終テストを行う。このように
して、外部保護部材３８を設けたチップサイズ半導体パ
ッケージが製造される。この場合、第１モールディング
工程は第２モールディング工程を施すとき同時に行うこ
ともできる。
場合には、切断工程を施した後、ステップ１４で、半導
体チップ組立体の半導体チップ３１の下面を、升型の外
部保護部材３８の凹部の底面に接着するダイボンディン
グ工程を行う。そして、ステップ１５で、外部保護部材
３８と半導体チップ３１の側面との間をモールディング
樹脂により完全に密封する第２モールディング工程を行
った後、ステップ１６で最終テストを行う。このように
して、外部保護部材３８を設けたチップサイズ半導体パ
ッケージが製造される。この場合、第１モールディング
工程は第２モールディング工程を施すとき同時に行うこ
ともできる。
【００２９】図５は、本発明に係るチップサイズ半導体
パッケージの第２実施形態を説明する一部切欠斜視図で
ある。このチップサイズ半導体パッケージでは、上述し
た第１実施形態のチップサイズ半導体パッケージと同様
に、半導体チップ４１の上面には、複数のチップパッド
４２が複数列に並べられて設けてある。
パッケージの第２実施形態を説明する一部切欠斜視図で
ある。このチップサイズ半導体パッケージでは、上述し
た第１実施形態のチップサイズ半導体パッケージと同様
に、半導体チップ４１の上面には、複数のチップパッド
４２が複数列に並べられて設けてある。
【００３０】図６（Ａ）は、このチップパッド４２が設
けてある部分の縦断面図であり、各チップパッド４２の
上面中央部を除いた半導体チップ４１の上面全体には、
保護膜４５が形成されている。また、保護膜４５上面の
所定部位には、各チップパッド４２に対応する細長の金
属配線４４が接着剤４６を介して接合してあり、この金
属配線４４の一端部は各チップパッド４２の上面中央部
に接続金属５０により接合されている。一方、金属配線
４４の他端部には、図６（Ｂ）の縦断面図に示すよう
に、先端部がボール状に形成された外部端子４８の基端
部が接合されており、各外部端子４８は、対応するチッ
プパッド４２と同様に複数列に並べて形成されている。
上述した金属配線４４の材質は、第１実施形態と同様、
導電率の高いＣｕまたはＡｕが好ましい。
けてある部分の縦断面図であり、各チップパッド４２の
上面中央部を除いた半導体チップ４１の上面全体には、
保護膜４５が形成されている。また、保護膜４５上面の
所定部位には、各チップパッド４２に対応する細長の金
属配線４４が接着剤４６を介して接合してあり、この金
属配線４４の一端部は各チップパッド４２の上面中央部
に接続金属５０により接合されている。一方、金属配線
４４の他端部には、図６（Ｂ）の縦断面図に示すよう
に、先端部がボール状に形成された外部端子４８の基端
部が接合されており、各外部端子４８は、対応するチッ
プパッド４２と同様に複数列に並べて形成されている。
上述した金属配線４４の材質は、第１実施形態と同様、
導電率の高いＣｕまたはＡｕが好ましい。
【００３１】そして、半導体チップ４１の上面全体、す
なわち保護膜４５および金属配線４４の上面全体には、
外部端子４８の先端部が露出するように、モールディン
グ樹脂層４３が形成されている。熱特性に関する要求が
厳しくない場合には、このような構成の半導体チップ組
立体を、汎用のチップサイズ半導体パッケージとして用
いることができる。
なわち保護膜４５および金属配線４４の上面全体には、
外部端子４８の先端部が露出するように、モールディン
グ樹脂層４３が形成されている。熱特性に関する要求が
厳しくない場合には、このような構成の半導体チップ組
立体を、汎用のチップサイズ半導体パッケージとして用
いることができる。
【００３２】又、図７に示したように、上述した第２実
施形態の半導体チップ組立体が収納される凹部を上面に
設けた升型の外部保護部材４７を形成し、この外部保護
部材４７の凹部の底面に、接着剤４９を介して半導体チ
ップ組立体の下面である半導体チップ４１の下面を接着
し、さらに、半導体チップ組立体の側面と外部保護部材
４７との間の隙間に樹脂５１を充填して、外部保護部材
４７が半導体チップ４１の下面及び側面を安定に保護す
るようにしてもよい。
施形態の半導体チップ組立体が収納される凹部を上面に
設けた升型の外部保護部材４７を形成し、この外部保護
部材４７の凹部の底面に、接着剤４９を介して半導体チ
ップ組立体の下面である半導体チップ４１の下面を接着
し、さらに、半導体チップ組立体の側面と外部保護部材
４７との間の隙間に樹脂５１を充填して、外部保護部材
４７が半導体チップ４１の下面及び側面を安定に保護す
るようにしてもよい。
【００３３】このような外部保護部材４７を設けたチッ
プサイズ半導体パッケージは、半導体チップの表面を安
定に保護し、熱特性が向上するためパッケージの信頼性
が向上する。以下、このような第２実施形態のチップサ
イズ半導体パッケージの製造方法を、図８のフローチャ
ートに従って説明する。
プサイズ半導体パッケージは、半導体チップの表面を安
定に保護し、熱特性が向上するためパッケージの信頼性
が向上する。以下、このような第２実施形態のチップサ
イズ半導体パッケージの製造方法を、図８のフローチャ
ートに従って説明する。
【００３４】先ず、前工程として、ステップ２１では、
上面に複数のチップパッド４２が形成され、各チップパ
ッド４２の上面中央部が露出されるように保護膜（Pass
ivation + PIQ 又は Passivationのみ）４５の形成され
たウエーハを準備する。ここでPassivation とは、半導
体ディバイスの表面に所定処理を施して特性の安定化を
図るもので、プローブテスト及びスクライブ（Scribe）
工程などによる機械的損傷、又は、金属と絶縁膜間の反
応や湿気による金属の反応から生じる化学的損傷による
外部影響を与えないように行なう一種の表面保護処理方
法である。また、「ＰＩＱ」とは、パッシベーション
（ Passivation）工程後、更に外部から保護するために
施す追加工程である。
上面に複数のチップパッド４２が形成され、各チップパ
ッド４２の上面中央部が露出されるように保護膜（Pass
ivation + PIQ 又は Passivationのみ）４５の形成され
たウエーハを準備する。ここでPassivation とは、半導
体ディバイスの表面に所定処理を施して特性の安定化を
図るもので、プローブテスト及びスクライブ（Scribe）
工程などによる機械的損傷、又は、金属と絶縁膜間の反
応や湿気による金属の反応から生じる化学的損傷による
外部影響を与えないように行なう一種の表面保護処理方
法である。また、「ＰＩＱ」とは、パッシベーション
（ Passivation）工程後、更に外部から保護するために
施す追加工程である。
【００３５】続くステップ２２では、ウエーハの下面に
フォイルマウンティング（Foil Mounting ）を施し、ス
テップ２３で、ウエーハから個別に半導体チップ４１を
切断して分離する。このステップ２２〜ステップ２３が
切断工程に相当する。次のステップ２４では、別途に製
造された金属配線層４４を、接着剤４６を介して半導体
チップ４１の保護膜４５上の所定部位に各チップパッド
４２に対応させて接着し、ステップ２５で、各金属配線
４４の一端部とチップパッド４２とを電気的連結する金
属蒸着を行い、接続金属５０を形成する。このステップ
２４が配線形成工程に相当し、ステップ２５が配線接続
工程に相当する。
フォイルマウンティング（Foil Mounting ）を施し、ス
テップ２３で、ウエーハから個別に半導体チップ４１を
切断して分離する。このステップ２２〜ステップ２３が
切断工程に相当する。次のステップ２４では、別途に製
造された金属配線層４４を、接着剤４６を介して半導体
チップ４１の保護膜４５上の所定部位に各チップパッド
４２に対応させて接着し、ステップ２５で、各金属配線
４４の一端部とチップパッド４２とを電気的連結する金
属蒸着を行い、接続金属５０を形成する。このステップ
２４が配線形成工程に相当し、ステップ２５が配線接続
工程に相当する。
【００３６】次いで、ステップ２６では、金属配線４４
の他端部上にソルダーワイヤーの基端部をボンディング
し、ステップ２７で、このソルダーワイヤーの先端部を
所定長さに切断する。このステップ２６〜ステップ２７
がソルダーボンディング工程に相当する。その後、ステ
ップ２８で、モールディング樹脂を用いて、半導体チッ
プ４１の上面全体、すなわち保護膜４５および金属配線
４４の上面全体を覆うモールディング樹脂層４３を成形
する第１モールディング工程を施す。このとき、ソルダ
ーワイヤーの先端部はモールディング樹脂層４３の外部
に突出するようにする。
の他端部上にソルダーワイヤーの基端部をボンディング
し、ステップ２７で、このソルダーワイヤーの先端部を
所定長さに切断する。このステップ２６〜ステップ２７
がソルダーボンディング工程に相当する。その後、ステ
ップ２８で、モールディング樹脂を用いて、半導体チッ
プ４１の上面全体、すなわち保護膜４５および金属配線
４４の上面全体を覆うモールディング樹脂層４３を成形
する第１モールディング工程を施す。このとき、ソルダ
ーワイヤーの先端部はモールディング樹脂層４３の外部
に突出するようにする。
【００３７】そして、ステップ２９で、赤外線リフロー
により、モールディング樹脂層４３の外部に突出したソ
ルダーワイヤーの先端部をボールの形状に変形させて外
部端子４８を形成する。このステップ２９がリフロー工
程に相当する。また、ステップ３０では、ソルダーペー
ストを洗浄する洗浄工程を行い、さらに、ステップ３３
で最後のテストを行って、チップサイズ半導体パッケー
ジ（半導体チップ組立体）の製造工程を終了する。
により、モールディング樹脂層４３の外部に突出したソ
ルダーワイヤーの先端部をボールの形状に変形させて外
部端子４８を形成する。このステップ２９がリフロー工
程に相当する。また、ステップ３０では、ソルダーペー
ストを洗浄する洗浄工程を行い、さらに、ステップ３３
で最後のテストを行って、チップサイズ半導体パッケー
ジ（半導体チップ組立体）の製造工程を終了する。
【００３８】又、外部保護部材４７を設けた構成とする
場合には、洗浄工程を施した後、ステップ３１で、半導
体チップ組立体の半導体チップ４１の下面を、升型の外
部保護部材４７の凹部の底面に接着するダイボンディン
グ工程を行う。そして、ステップ３２で、外部保護部材
４７と半導体チップ４１の側面との間をモールディング
樹脂により完全に密封する第２モールディング工程を行
った後、ステップ３３で最終テストを行う。このように
して、外部保護部材４７を設けたチップサイズ半導体パ
ッケージが製造される。この場合、第１モールディング
工程は第２モールディング工程を施すとき同時に行うこ
ともできる。
場合には、洗浄工程を施した後、ステップ３１で、半導
体チップ組立体の半導体チップ４１の下面を、升型の外
部保護部材４７の凹部の底面に接着するダイボンディン
グ工程を行う。そして、ステップ３２で、外部保護部材
４７と半導体チップ４１の側面との間をモールディング
樹脂により完全に密封する第２モールディング工程を行
った後、ステップ３３で最終テストを行う。このように
して、外部保護部材４７を設けたチップサイズ半導体パ
ッケージが製造される。この場合、第１モールディング
工程は第２モールディング工程を施すとき同時に行うこ
ともできる。
【００３９】
【発明の効果】以上説明したように、本発明に係るチッ
プサイズ半導体パッケージ及びその製造方法において
は、金属配線を施した後、金属配線に外部端子を直接接
合して、チップサイズ半導体パッケージを構成している
ため、パッケージの設計が容易で、製造工程が簡単化さ
れ、実装率が上昇されるという効果がある。
プサイズ半導体パッケージ及びその製造方法において
は、金属配線を施した後、金属配線に外部端子を直接接
合して、チップサイズ半導体パッケージを構成している
ため、パッケージの設計が容易で、製造工程が簡単化さ
れ、実装率が上昇されるという効果がある。
【００４０】且つ、金属配線を接着剤を用いて半導体チ
ップ上面に接着する構成では、別途の金属配線工程が省
かれ、製造工程が一層単純化されて、製造原価が低減さ
れるという効果がある。又、外部端子を形成するとき、
別途のベースフレームを必要としないので、工程の進行
が簡便であるという効果がある。
ップ上面に接着する構成では、別途の金属配線工程が省
かれ、製造工程が一層単純化されて、製造原価が低減さ
れるという効果がある。又、外部端子を形成するとき、
別途のベースフレームを必要としないので、工程の進行
が簡便であるという効果がある。
【図１】 本発明の第１実施形態の構造を示す一部切断
斜視図
斜視図
【図２】 本発明の第１実施形態の要部縦断面図
【図３】 第１実施形態に外部保護部材を設けた例を示
す一部斜視図
す一部斜視図
【図４】 本発明の第１実施形態の製造方法を示すフロ
ーチャート
ーチャート
【図５】 本発明の第２実施形態の構造を示す一部切断
斜視図
斜視図
【図６】 本発明の第２実施形態の要部縦断面図
【図７】 第２実施形態に外部保護部材を設けた例を示
す一部斜視図
す一部斜視図
【図８】 本発明の第２実施形態の製造方法を示すフロ
ーチャート
ーチャート
【図９】 従来のＳＯＪ半導体パッケージの構造を示す
縦断面図
縦断面図
【図１０】 従来のＰＭＥＢ形チップサイズ半導体パッ
ケージの概略構造を示す一部切欠斜視図
ケージの概略構造を示す一部切欠斜視図
【図１１】 従来のＰＭＥＰ形チップサイズ半導体パッ
ケージのバンプ部の拡大断面図
ケージのバンプ部の拡大断面図
３１、４１ 半導体チップ ３２、４２ チップパッド ３３、４５ 保護膜 ３４、４４ 金属配線 ３５、４３ モールディング樹脂 ３６、４８ 外部端子 ３８、４７ 外部保護部 ３９、５１ 樹脂 ４６ 接着剤 ５０ 接続金属
Claims (12)
- 【請求項１】上面に複数のチップパッド（３２）を有す
る半導体チップ（３１）と、 前記チップパッド（３２）が露出されるように半導体チ
ップ（３１）上面に形成された保護膜（３３）と、 一端部が前記各チップパッド（３２）に接合するよう
に、前記各チップパッド（３２）に対応させて前記保護
膜（３３）上面に形成された複数の金属配線（３４）
と、 該金属配線（３４）各々の他端部の上面に接合された外
部端子（３６）と、 該外部端子（３６）の上端が外部に突出するように半導
体チップ（３１）上面に形成されたモールディング樹脂
層（３５）と、 からなる半導体チップ組立体を含んで構成されるチップ
サイズ半導体パッケージ。 - 【請求項２】前記半導体チップ組立体を収納する凹部を
上面に設けた升型の外部保護部材（３８）と、 前記半導体チップ組立体の下面を、前記外部保護部材
（３８）の凹部の底面に接着して固定した接着剤（３
７）と、 前記半導体チップ組立体の側面と外部保護部材（３８）
との間の隙間に充填された樹脂（３９）と、 を含んで構成される請求項１に記載のチップサイズ半導
体パッケージ。 - 【請求項３】前記金属配線（３４）の材質は、銅Ｃｕま
たは金Ａｕである請求項１または請求項２に記載のチッ
プサイズ半導体パッケージ。 - 【請求項４】前記外部端子（３６）の材質は、ソルダー
である請求項１〜請求項３のいずれか１つに記載のチッ
プサイズ半導体パッケージ。 - 【請求項５】複数のチップパッドを露出させて保護膜が
形成されたウエーハ上面に、金属層を形成する金属層形
成工程と、 該金属層上に所定形状のフォトレジスト層を形成し、該
フォトレジスト層をマスクとして前記金属層を食刻した
後、前記レジスト層を除去して、一端部がチップパッド
に電気的に連結された所定形状の金属配線を各チップパ
ッドに対応させて形成する配線形成工程と、 前記各金属配線の他端部上にソルダーペーストをプリン
ティングし、該ソルダーペースト上にソルダーボールを
マウンティングし、赤外線リフローを施した後、残留し
たソルダーペーストを洗浄して、前記各金属配線上に外
部端子としてのソルダーボールを配設する外部端子形成
工程と、 前記ウエーハ上面全体に、前記ソルダーボールの所定部
位が露出するように、モールディング樹脂層を形成する
第１モールディング工程と、 前記ウエーハの下面にフォイルマウンティングを施した
後、該ウエーハを切断して各半導体チップ組立体に夫々
分離する切断工程と、 を含んで構成されるチップサイズ半導体パッケージの製
造方法。 - 【請求項６】前記切断工程を施した後、 前記各半導体チップ組立体を、外部保護部材の上面に設
けられた凹部に収納すると共に、半導体チップの下面を
前記凹部の底面に接着するダイボンディング工程と、 前記外部保護部材と半導体チップ組立体の側面との間を
モールディング樹脂により完全に密封する第２モールデ
ィング工程と、 を行なう請求項５に記載のチップサイズ半導体パッケー
ジの製造方法。 - 【請求項７】上面に複数のチップパッド（４２）を有す
る半導体チップ（４１）と、 前記チップパッド（４２）が露出されるように半導体チ
ップ（４１）上面に形成された保護膜（４５）と、 前記各チップパッドに対応させて、前記保護膜（４５）
の上面に接着剤（４６）を介して接合して形成された複
数の金属配線（４４）と、 該金属配線（４４）の一端部と対応する前記チップパッ
ド（４２）とを電気的に連結する接続金属（５０）と、 前記各金属配線（４４）の上面に基端部が接合された複
数の外部端子（４８）と、 該外部端子（４８）の先端部が外部に突出するように前
記半導体チップ（４１）上面に形成されたモールディン
グ樹脂層（４３）と、 からなる半導体チップ組立体を含んで構成されるチップ
サイズ半導体パッケージ。 - 【請求項８】前記半導体チップ組立体を収納する凹部を
上面に設けた升型の外部保護部材（４７）と、 前記半導体チップ組立体の下面を、前記外部保護部材
（４７）の凹部の底面に接着して固定した接着剤（４
９）と、 前記半導体チップ組立体の側面と外部保護部材（４７）
との間の隙間に充填された樹脂（５１）と、 を含んで構成される請求項７に記載のチップサイズ半導
体パッケージ。 - 【請求項９】前記金属配線（４４）の材質は、銅Ｃｕま
たは金Ａｕである請求項７または請求項８に記載のチッ
プサイズ半導体パッケージ。 - 【請求項１０】前記外部端子（４８）の材質は、ソルダ
ーである請求項７〜請求項９のいずれか１つに記載のチ
ップサイズ半導体パッケージ。 - 【請求項１１】複数のチップパッドを露出させて保護膜
が形成されたウエーハの下面に、フォイルマウンティン
グを施した後、該ウエーハを切断して夫々半導体チップ
を分離する切断工程と、 各チップパッドに対応させて別途製造した金属配線を接
着剤を介して前記各半導体チップの保護膜上に接着する
配線形成工程と、 前記各金属配線の一端部と前記各チップパッドとを電気
的に連結する配線接続工程と、 前記金属配線の他端部上にソルダーワイヤーの基端部を
ボンディングし、該ソルダーワイヤーの先端部を所定長
さに切断するソルダーボンディング工程と、 前記ソルダーワイヤーの先端部が外部に突出するように
前記半導体チップの上面にモールディング樹脂層を形成
する第１モールディング工程と、 前記モールディング樹脂層の外部に突出したソルダーワ
イヤーの先端部をボール状に形成するため赤外線リフロ
ーを施すリフロー工程と、 残留したソルダーペーストを洗浄して半導体チップ組立
体を完成する洗浄工程と、 を含んで構成されるチップサイズの半導体パッケージ製
造方法。 - 【請求項１２】前記洗浄工程を行った後、 前記各半導体チップ組立体を、外部保護部材の上面に設
けられた凹部に収納すると共に、半導体チップの下面を
前記凹部の底面に接着するダイボンディング工程と、 前記外部保護部材と半導体チップ組立体の側面との間を
モールディング樹脂により完全に密封する第２モールデ
ィング工程と、 を行う請求項１１記載のチップサイズ半導体パッケージ
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR39240/1996 | 1996-09-11 | ||
| KR1019960039240A KR100239695B1 (ko) | 1996-09-11 | 1996-09-11 | 칩 사이즈 반도체 패키지 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098132A true JPH1098132A (ja) | 1998-04-14 |
| JP2995552B2 JP2995552B2 (ja) | 1999-12-27 |
Family
ID=19473308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9244149A Expired - Lifetime JP2995552B2 (ja) | 1996-09-11 | 1997-09-09 | チップサイズ半導体パッケージ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5994783A (ja) |
| JP (1) | JP2995552B2 (ja) |
| KR (1) | KR100239695B1 (ja) |
| CN (1) | CN1085890C (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004867A (en) * | 1996-12-16 | 1999-12-21 | Samsung Electronics Co., Ltd. | Chip-size packages assembled using mass production techniques at the wafer-level |
| EP1011141A2 (en) * | 1998-12-17 | 2000-06-21 | Shinko Electric Industries Co. Ltd. | Semiconductor device and process for producing it |
| JP2008501231A (ja) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ２つのチップコンタクト群を備えるチップ |
| US7977229B2 (en) | 2000-04-28 | 2011-07-12 | Oki Semiconductor Co., Ltd. | Method for fabricating resin-molded semiconductor device having posts with bumps |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100246366B1 (ko) * | 1997-12-04 | 2000-03-15 | 김영환 | 에리어 어레이형 반도체 패키지 및 그 제조방법 |
| US6235551B1 (en) * | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
| US6103552A (en) * | 1998-08-10 | 2000-08-15 | Lin; Mou-Shiung | Wafer scale packaging scheme |
| KR100325466B1 (ko) * | 1999-03-20 | 2002-02-21 | 박종섭 | 칩 사이즈 패키지 및 그의 제조방법 |
| US6513701B2 (en) | 1999-06-24 | 2003-02-04 | International Business Machines Corporation | Method of making electrically conductive contacts on substrates |
| US6173887B1 (en) * | 1999-06-24 | 2001-01-16 | International Business Machines Corporation | Method of making electrically conductive contacts on substrates |
| KR100361084B1 (ko) | 2000-01-21 | 2002-11-18 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그 제조방법 |
| TW451436B (en) * | 2000-02-21 | 2001-08-21 | Advanced Semiconductor Eng | Manufacturing method for wafer-scale semiconductor packaging structure |
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| KR20000053847A (ko) * | 2000-04-26 | 2000-09-05 | 김영선 | 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피) |
| US6510976B2 (en) * | 2001-05-18 | 2003-01-28 | Advanpack Solutions Pte. Ltd. | Method for forming a flip chip semiconductor package |
| US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
| JP2005347356A (ja) * | 2004-05-31 | 2005-12-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| US10483132B2 (en) | 2012-12-28 | 2019-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and method of forming the same |
| US9842776B2 (en) * | 2016-01-13 | 2017-12-12 | Nxp B.V. | Integrated circuits and molding approaches therefor |
| KR20210146165A (ko) | 2020-05-26 | 2021-12-03 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5518069A (en) * | 1978-07-26 | 1980-02-07 | Citizen Watch Co Ltd | Protective construction of semiconductor device |
| JPH01214141A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | フリップチップ型半導体装置 |
| JP3150351B2 (ja) * | 1991-02-15 | 2001-03-26 | 株式会社東芝 | 電子装置及びその製造方法 |
| JPH06291221A (ja) * | 1993-04-05 | 1994-10-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US5503286A (en) * | 1994-06-28 | 1996-04-02 | International Business Machines Corporation | Electroplated solder terminal |
| JPH0837190A (ja) * | 1994-07-22 | 1996-02-06 | Nec Corp | 半導体装置 |
-
1996
- 1996-09-11 KR KR1019960039240A patent/KR100239695B1/ko not_active IP Right Cessation
-
1997
- 1997-02-21 CN CN97101983A patent/CN1085890C/zh not_active Expired - Lifetime
- 1997-09-04 US US08/923,817 patent/US5994783A/en not_active Expired - Lifetime
- 1997-09-09 JP JP9244149A patent/JP2995552B2/ja not_active Expired - Lifetime
-
1999
- 1999-10-12 US US09/416,272 patent/US6277670B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6004867A (en) * | 1996-12-16 | 1999-12-21 | Samsung Electronics Co., Ltd. | Chip-size packages assembled using mass production techniques at the wafer-level |
| EP1011141A2 (en) * | 1998-12-17 | 2000-06-21 | Shinko Electric Industries Co. Ltd. | Semiconductor device and process for producing it |
| EP1011141A3 (en) * | 1998-12-17 | 2001-06-13 | Shinko Electric Industries Co. Ltd. | Semiconductor device and process for producing it |
| US7977229B2 (en) | 2000-04-28 | 2011-07-12 | Oki Semiconductor Co., Ltd. | Method for fabricating resin-molded semiconductor device having posts with bumps |
| JP2008501231A (ja) * | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ２つのチップコンタクト群を備えるチップ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980020672A (ko) | 1998-06-25 |
| US5994783A (en) | 1999-11-30 |
| CN1176492A (zh) | 1998-03-18 |
| CN1085890C (zh) | 2002-05-29 |
| KR100239695B1 (ko) | 2000-01-15 |
| US6277670B1 (en) | 2001-08-21 |
| JP2995552B2 (ja) | 1999-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995552B2 (ja) | チップサイズ半導体パッケージ及びその製造方法 | |
| KR101530687B1 (ko) | 패키지 적층을 위한 집적회로 패키지 시스템 | |
| US5677566A (en) | Semiconductor chip package | |
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US7986032B2 (en) | Semiconductor package system with substrate having different bondable heights at lead finger tips | |
| US7339258B2 (en) | Dual row leadframe and fabrication method | |
| US20100164088A1 (en) | Semiconductor package, manufacturing method thereof and ic chip | |
| US20020030289A1 (en) | Wire arrayed chip size package and fabrication method thereof | |
| US20080164586A1 (en) | Thin semiconductor package having stackable lead frame and method of manufacturing the same | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| JPH0661406A (ja) | 半導体装置及び半導体装置の製造方法及びテ−プキャリア | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| US20040188818A1 (en) | Multi-chips module package | |
| US20110309483A1 (en) | Semiconductor Device | |
| US20080061416A1 (en) | Die attach paddle for mounting integrated circuit die | |
| US6534337B1 (en) | Lead frame type plastic ball grid array package with pre-assembled ball type contacts | |
| KR100258607B1 (ko) | 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| KR100199854B1 (ko) | 칩 스케일 패키지용 리드 프레임 및 그를 이용한 칩 스케일 패키지 | |
| JPH1079401A (ja) | 半導体装置およびその製造方法 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR0163524B1 (ko) | 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지 | |
| KR100475341B1 (ko) | 와이어본딩을이용한칩스케일패키지제조방법및그구조 | |
| JPH08148620A (ja) | 半導体パッケージ及びその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |