KR19980020672A - 칩 사이즈 반도체 패키지 및 그 제조 방법 - Google Patents

칩 사이즈 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR19980020672A
KR19980020672A KR1019960039240A KR19960039240A KR19980020672A KR 19980020672 A KR19980020672 A KR 19980020672A KR 1019960039240 A KR1019960039240 A KR 1019960039240A KR 19960039240 A KR19960039240 A KR 19960039240A KR 19980020672 A KR19980020672 A KR 19980020672A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor
semiconductor chip
layer
metal wiring
Prior art date
Application number
KR1019960039240A
Other languages
English (en)
Other versions
KR100239695B1 (ko
Inventor
유증하
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960039240A priority Critical patent/KR100239695B1/ko
Priority to CN97101983A priority patent/CN1085890C/zh
Priority to US08/923,817 priority patent/US5994783A/en
Priority to JP9244149A priority patent/JP2995552B2/ja
Publication of KR19980020672A publication Critical patent/KR19980020672A/ko
Priority to US09/416,272 priority patent/US6277670B1/en
Application granted granted Critical
Publication of KR100239695B1 publication Critical patent/KR100239695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 칩 사이즈 반도체 패키지 및 그 제조 방법에 관한 것으로, 그 구성은 다수의 칩패드가 상면에 형성되어 있는 반도체 칩과, 그의 일단이 상기 각 칩패드에 접속되도록 상기 반도체 칩상에 형성되어 있는 다수의 금속 배선과, 상기 금속 배선의 다른 일단에 접속 형성되어 있는 외부단자볼과, 그리고 상기 외부단자볼의 상면이 드러나도록 상기 반도체 칩의 상면에 형성되어 있는 수지층으로 구성되며; 그의 제조 방법은 다수의 칩패드가 형성되어 있는 웨이퍼의 상면에 금속층을 형성한 후 포토 레지스터 패턴 공정과 식각 및 레지스터 제거 공정을 수행하여 각 칩패드와 접속되는 금속배선층을 형성하는 공정과, 상기 각 금속 배선층위에 솔더 페이스트를 프린팅하고 솔더볼을 마운팅한 후 적외선 리플로우 공정을 수행하여 외부단자볼을 형성하는 공정과, 상기 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉 공정과, 그리고 상기 솔더볼의 상면이 드러나도록 상기 반도체 칩을 몰딩하는 몰딩공정으로 구성되며; 또한 그의 다른 제조 방법은 다수의 칩패드가 형성되어 있는 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉 공정과, 상기 각 반도체 칩위에 접착제를 매개로 하여 별도의 금속배선층을 어태치하는 공정과, 상기 칩패드와 상기 금속배선을 각각 전기적으로 연결하는 패드 금속 증착 공정과, 상기 금속배선층위에 솔더 와이어의 일단을 본딩시키고 그 솔더 와이어를 일정길이로 절단하는 공정과, 상기 솔더 와이어의 다른 일단이 드러나도록 상기 반도체 칩을 몰딩하는 몰딩공정과, 그리고 적외선 리플로우 공정을 수행하여 상기 솔더 와이어의 일단을 볼 형태로 형성하는 공정으로 구성된다.
이와 같은 본 발명에 따르면 금속배선에 직접 외부단자볼을 부착함에 따라 종래 PMEB형 패키지의 내부범프를 사용할 필요가 없으므로 제조 공정이 간단해지는 효과가 있다.

Description

칩 사이즈 반도체 패키지 및 그 제조 방법
제 1도는 종래의 에스오제이(SOJ) 반도체 패키지의 구조를 나타내는 단면도.
제 2도는 종래의 피엠이비(PMEB : Plastic Molded Extended Bump)형 칩 사이즈 반도체 패키지의 외관 사시도.
제 3도는 제 2도의 범프 전극 부위를 상세히 나타내는 단면도.
제 4도는 본 발명의 제 1실시예에 따른 칩 사이즈 반도체 패키지의 일부 절단 사시도.
제 5도 (a)(b)는 제 4도의 일부 종단면도로서, (a)는 칩패드 부위의 종 단면도이고, (b)는 외부단자볼 부위의 종단면도를 나타낸다.
제 6도는 제 4도의 변형예를 나타내는 칩 사이즈 반도체 패키지의 일부 절단 사시도.
제 7도는 본 발명의 제 1실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법을 설명하기 위한 흐름도.
제 8도는 본 발명의 제 2실시예에 따른 칩 사이즈 반도체 패키지의 일부 절단 사시도.
제 9도는 (a)(b)는 제 8도의 일부 종단면도로서, (a)는 칩패드 부위의 종단면도이고, (b)는 외부단자볼 부위의 종단면도를 나타낸다.
제 10도는 제 8도의 변형예를 나타내는 칩 사이즈 반도체 패키지의 일부 절단 사시도.
제 11도는 본 발명의 제 2실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법을 설명하기 위한 흐름도.
* 도면의 주요 부분에 대한 부호의 설명 *
31, 41 : 반도체 칩32, 42 : 칩패드
33, 45 : 보호막34, 44 : 금속 배선
35, 43 : 몰딩 수지36, 38 : 외부 단자볼
38, 47 : 외부 보호판50 : 접속금속
본 발명은 칩 사이즈 반도체 패키지 및 그 제조 방법에 관한 것으로, 특히 반도체 패키지의 크기(SIZE)를 반도체 칩 크기에 근접하게 줄여 최소화시키고, 칩패드의 전기적인 신호를 외부로 전달하는 전기적 경로를 최대로 짧게 형성하여 전기적 특성을 개선하도록 하는 칩 사이즈 반도체 패키지 및 그 제조 방법에 관한 것이다.
다양한 종류의 반도체 패키지들 중에서 가장 일반적인 반도체 패키지의 구조는, 반도체 칩을 리드프레임의 패들에 고정 부착하고, 반도체 칩의 패드와 내부리드를 도선으로 접속하여 전기적으로 연결한 후, 몰딩수지(molding resin)로 밀봉한 다음 외부리드를 사용자의 목적에 맞게 일정모양으로 성형한 구조로 형성되어 있다.
또한, 제 1도는 종래의 일반적인 반도체 패키지 중에서 외부리드를 J자형태로 성형한 SOJ(small outline J-lead) 반도체 패키지의 구조를 나타내는 단면도로서, 이에 도시한 바와 같이, 반도체 칩(1)의 상면 양측에 접착 테이프(2)의 접착력을 이용하여 리드프레임의 내부리드(3)를 접착시키고, 그 반도체 칩(1)의 상면 중앙에 형성되어 있는 칩 패드(6)와 상기 내부리드(3)사이를 도선(4)을 사용하여 초음파 열압착 방식으로 서로 접속시킨 후, 몰딩 수지(5)로 외부리드(7)만 남기고 상기 반도체 칩(1)과 내부리드(3)를 감싸도록 몰딩하여 밀봉시킨 다음, 그 외부리드(7)를 사용자의 목적에 맞게 성형하여 완성하는 것으로, 동 도면에서의 상기 외부리드를 J자 형태로 성형하였다.
그러나, 상기한 일반적인 반도체 패키지의 구조는 반도체 칩(1)에 형성되어 있는 칩패드(6)의 전기적인 신호를 리드프레임의 내,외부리드(3)(7)를 사용하여 패키지의 외부로 전달시키도록 하는 구조로서, 패키지의 외형이 반도체 칩의 크기에 비해 매우 크고, 그 칩패드에서 외부리드까지의 전기적인 경로가 길어지므로 전기적 특성이 떨어지며, 다핀 반도체 패키지의 구성이 어려운 단점이 있었다.
따라서, 상기와 같이 리드프레임을 사용하는 일반적인 반도체 패키지의 단점을 보완하기 위하여 다양한 종류의 반도에 패키지들이 연구 개발되고 있는 바, 현재 상기한 단점들을 가장 잘 보완하고 있는 패키지중의 하나로는 칩 사이즈(Chip Size) 반도체 패키지를 꼽을 수 있다.
제 2도는 상기와 같은 일반적인 반도체 패키지의 단점을 잘 보완하고 있는 종래의 피엠이비(PMEB : Plastic Molded Extended Bump)형 칩 사이즈 반도체 패키지의 일부절단 외관 사시도로서, 이에 도시된 바와 같이, pre-ASSY 공정을 통해 반도체 칩(11)위에 형성되어 있는 다수의 칩패드(12)와 내부범프 부착패드(17)간을 서로 연결시켜 주는 금속배선(13) 패턴을 형성하고, 그 각 내부 범프 부착패드(17)의 상면에 테이프(도시되지 않았음)가 부착된 전도성 내부범프(Transferred Inner Bump)(16)를 부착한 후, 상기 반도체 칩(11)을 둘러 쌓도록 몰딩수지(14)로 밀봉한 다음, 상기 테이프를 제거하여 각 내부범프(16)의 상면이 드러나도록 하고서, 상기 각 내부범프(16)의 상면에 솔더 페이스트(solder paste)를 도포하고 전도성 외부범프(External Electrode Bump)(15)를 올린 후, 적외선 리플로우(Infrared Reflow)공정을 통해 그 외부범프(15)와 내부범프(16)를 접착시켜 완성한 것으로, 이와 같은 PMEB형 칩 사이즈 반도체 패키지는 일본의 MITSUBISHI사(社)가 SEMICON JAPAN '94 SYMPOSIUM에서 발표한 바 있다.
제 3도는 제 2도의 외부범프 부위의 단면도를 나타낸 것으로, 상기 제 2도와 같은 종래의 PEMB형 칩 사이즈 반도체 패키지의 구조를 보다 상세히 나타낸 것이다.
즉, 제 3도에 도시된 바와 같이, 반도체 칩(11)의 상면에 칩패드(12)가 형성되어 있고, 그 챕패드(12)의 상면을 제외한 상기 반도체 칩(11)위에는 칩을 보호하기 위한 보호막(18)이 형성되어 있으며, 상기 노출된 칩패드(12) 부위를 포함하는 상기 칩 보호막(18) 위에 금속배선패턴(13)이 형성되어 그 금속배선(13)의 일단은 상기 칩패드(12)와 연결되고 다른 일단은 내부범프 부착패드(17)와 연결되어 있다. 또한, 상기 내부범프 부착패드(17) 부위를 제외한 상기 구조의 위에는 폴리이미드막(polymide film)(19)이 형성되어 있고, 상기 노출 된 내부범프 부착패드(17)위에는 Pb 또는 Sn 으로된 솔더접착제(20)를 매개로 하여 내부범프(16)가 부착되며, 그 내부범프(16)의 상면을 제외한 상기 구조의 전면상(全面上)에는 상기 반도체 칩(11)을 둘러 쌓도록 몰딩수지(14)로 밀봉되며, 상기 내부범프(16)위에는 볼형태의 외부범프(15)가 부착되어 완성된 것이다.
상기와 같이 일본의 MITSUBISHI사(社)가 SEMICON JAPAN '94 SYMPOSIUM(94.12.2) 에서 발표한 PMEB형 칩 사이즈 반도체 패키지의 구조는, 반도체 칩(11)위에 별도의 금속패턴 형성공정(발표자로에서는 pre-ASSY 공정이라함)을 실시하여 칩패드(12)의 전기적인 신호를 외부범프(15)까지 전달하기 위한 범프 부착 패턴을 형성하게 된다. 즉, 반도체 칩(11)의 칩패드(12)에서 내부범프 부착패드(17)까지 금속배선패턴(13)을 형성하여 서로 전기적인 연결이 되도록 한 후, 상기 내부범프 부착패드(17)위에 전도체로 된 내부범프(16)를 부착하고, 몰딩수지(14)로 밀봉한 다음, 상기 내부범프(16)위에 외부리드 역할을 하는 외부범프(15)를 부착하여 완성시킨 칩 사이즈 반도체 패키지 구조의 한 종류이다.
상기와 같은 PMEB형 칩 사이즈 반도체 패키지의 구조는, 제 1도를 참조로 설명한 종래의 일반적인 반도체 패키지보다는 칩 크기에 대한 패키지 전체의 크기가 작아지는 장점을 가지고 있지만, 금속배선패턴 형성공정(pre-ASSY 공정)과 내,외부범프 부착공정이 필요하여 제조공정이 복잡하고 제조비용이 비싸지는 단점이 있었다.
본 발명은 상기와 같은 종래의 단점을 해결하기 위하여 안출된 것으로서, 그 목적은 반도체 패키지의 크기를 최소화시키고 다핀의 구성을 용이하도록 함과 더불어 내부범프의 부착 공정을 배제하여 제조 공정을 단순화시킨 칩 사이즈 반도체 패키지 및 그의 제조 방법을 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 칩 사이즈 반도체 패키지는, 다수의 칩패드가 상면에 형성되어 있는 반도체 칩과, 그의 일단이 상기 각 칩패드에 접속되도록 상기 반도체 칩상에 형성되어 있는 다수의 금속 배선과, 상기 금속 배선의 다른 일단에 접속 형성되어 있는 외부단자볼과, 그리고 상기 외부단자볼의 상면이 드러나도록 상기 반도체 칩의 상면에 형성되어 있는 수지층으로 구성된다.
상기와 같은 목적을 달성하기 위하여 본 발명의 일실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법은, 다수의 칩패드가 형성되어 있는 웨이퍼의 상면에 금속층을 형성한 후 포토 레지스터 패턴 공정과 식각 및 레지스터 제거 공정을 수행하여 각 칩패드와 접속되는 금속배선층을 형성하는 공정과; 상기 각 금속 배선층위에 솔더 페이스트를 프린팅하고 솔더볼을 마운팅한 후 적외선 리플로우 공정을 수행하여 외부단자볼을 형성하는 공정과; 상기 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉 공정과; 그리고 상기 솔더볼의 상면이 드러나도록 상기 반도체 칩을 몰딩하는 몰딩공정으로 구성된다.
상기와 같은 목적을 달성하기 위하여 본 발명의 다른 실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법은, 다수의 칩패드가 형성되어 있는 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉 공정과; 상기 각 반도체 칩위에 접착제를 매개로 하여 별도의 금속배선층을 어태치(Attach)하는 공정과; 상기 칩패드와 상기 금속배선을 각각 전기적으로 연결하는 패드 금속 증착 공정과; 상기 금속배선층위에 솔더 와이어의 일단을 본딩시키고 그 솔더 와이어를 일정길이로 절단하는 공정과; 상기 솔더 와이어의 다른 일단이 드러나도록 상기 반도체 칩을 몰딩하는 몰딩공정과; 그리고 적외선 리플로우 공정을 수행하여 상기 솔더 와이어의 일단을 볼 형태로 형성하는 공정으로 구성된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명하면 다음과 같다.
제 4도는 본 발명의 제 1실시예에 따른 칩 사이즈 반도체 패키지의 일부 절단 사시도로를 나타내는 것으로, 이에 도시된 바와 같이, 다수의 칩패드(32)가 형성되어 있는 반도체 칩(31)의 상면에 그 칩패드(32)가 드러나도록 보호막(33)이 형성되어 있고, 그 보호막(33) 위에는 상기 각 칩패드(32)와 접속되는 다수의 금속배선(34)이 형성되어 있고, 상기 각 금속배선(34)위에는 그 금속배선(34)과 전기적으로 접속되는 외부 단자볼(36)이 각각 형성되어 있다. 그리고, 상기 외부단자볼(36)의 상면이 외부로 돌출되도록 상기 반도체 칩(31)의 상면에 몰딩 수지층(35)이 형성되어 있다. 상기 금속배선(34)의 재질은 구리(Cu) 또는 금(Au) 중 어느 하나를 사용함이 바람직하다.
제 5도(a)(b)는 제 4도의 일부 종단면도로서, (a)는 상기 칩패드(32)부위의 종단면도이고, (b)는 상기 외부단자볼(36) 부위의 종단면도를 나타낸다.
제 5도(a)(b)에 도시된 바와 같이, 반도체 칩(31)의 상면에 칩패드(32)가 드러나도록 보호막(33)이 형성되어 있고, 그 보호막(33) 위에는 상기 칩패드(32)와 접속되는 금속배선(34)이 형성되어 있으며, 그 금속배선(34)위에는 외부단자볼(36)이 부착되어 있다. 그리고, 상기 반도체 칩(31)의 상면에는 상기 금속 배선(34)과 칩패드(31)를 보호하도록 하는 몰딩 수지층(35)이 상기 외부단자볼(36) 높이의 약 1/2 두께로 형성되어 있다.
제 6도는 제 4도의 변형예를 도시한 것으로, 도시된 바와 같이, 캐비티(Cavity) 형태의 외부 보호판(38)이 내부 바닥면에 접착제(37)를 매개로 하여 반도체 칩(31)이 부착되어 있고, 상기 반도체 칩(31)의 측면과 외부 보호판(38) 사이의 갭(gab)에는 수지(resin)가 채워져 밀봉되어 있다. 즉, 상기 외부 보호판(38)은 상기 반도체 칩(31)의 밑면과 측면을 안전하게 보호하도록 구성한 것이다. 그외의 다른 구성은 제 4도의 구성과 모두 동일하다.
제 7도는 상기 제 4도~제 6도를 참조로 설명한 본 발명의 제 1실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법을 설명하기 위한 흐름도로서, 먼저 다수의 칩패드가 드러나도록 보호막(Passivation + PIQ 또는 Passivation Only)이 형성되어 있는 웨이퍼를 준비하고, 그 웨이퍼를 테스트한다.
이후, 상기 웨이퍼의 상면에 금속층을 형성하고, 그 금속층 위에 패턴화된 포토 레지스터층을 형성한 후, 상기 포토 레지스터층을 마스크로 이용하여 상기 금속층을 식각하고, 상기 레지스터층을 제거하여 각 칩패드와 전기적으로 연결되는 패턴화된 금속배선을 형성하도록 한다.
이어, 상기 각 금속배선위에 솔더 페이스트(Solder Paste)를 프린팅(Printing) 하고, 솔더볼(외부단자볼)을 마운팅하고, 적외선 리플로우(IR Reflow) 공정을 수행한 후, 잔류 솔더 페이스트를 세척하여 상기 각 금속배선 위에 외부단자가 되는 솔더볼을 부착하도록 한다.
그리고, 수지를 이용한 제 1몰딩공정을 수행하여 상기 웨이퍼의 상면에 상기 솔더볼 높이의 약 1/2 높이로 몰딩 수지층을 형성하도록 한다. 이후, 상기 웨이퍼의 밑면에 포일 마운팅(Foil Mounting) 공정을 수행한 후 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉(Sawing)공정을 수행하도록 하고 포일을 떼어낸 다음 최종 테스트를 마치면 제 4도와 같은 칩 사이즈 반도체 패키지가 완성된다. 상기 제 1몰딩 공정의 상기 소잉공정을 수행하여 개개의 반도체 칩으로 분리한 후 그 제 1몰딩 공정을 수행해도 된다.
상기 제 4도와 같은 칩 사이즈 반도체 패키지는 열특성이 민감하게 필요치 않는 범용 제품으로 사용할 수 있다.
또한, 상기 소잉공정을 수행한 후, 각 반도체 칩의 하면을 캐비티(Cavity) 형태로 제작된 외부보호판의 내부 바닥면에 접착하는 다이 본딩공정과, 몰딩 수지를 이용하여 상기 외부보호판과 반도체 칩의 측면 사이를 완전히 밀봉하는 제 2몰딩공정을 수행한 후 최종 테스트를 마치면, 제 6도와 같은 칩 사이즈 반도체 패키지가 완성된다. 한편, 상기 제 1몰딩공정은 제 2몰딩공정의 수행시에 함께 수행하도록 하여도 무관하다.
상기 제 6도와 같은 반도체 패키지는 반도체 칩의 표면을 안전하게 보호하여 열특성이 좋아지므로 패키지의 신뢰성을 향상시킬 수 있다.
제 8도는 본 발명의 제 2실시예에 따른 칩 사이즈 반도체 패키지의 일부 절단 사시도를 나타내는 것으로, 이에 도시된 바와 같이,
다수의 칩패드(42)가 형성되어 있는 반도체 칩(41)의 상면에 그 칩패드(42)가 드러나도록 보호막(45)이 형성되어 있고, 그 보호막(45) 위에는 접착제(46)를 매개로 하여 상기 각 칩패드(42)와 접속되는 금속배선(44)이 부착되어 있고, 상기 각 금속배선(44)위에는 그 금속배선(44)과 전기적으로 접속되는 외부 단자볼(48)이 각각 형성되어 있다. 그리고, 상기 외부단자볼(48)의 상면이 외부로 돌출되도록 상기 반도체 칩(41)의 상면에 몰딩 수지층(43)이 형성되어 있다.
상기 금속배선(44)은 패턴화되어 별도로 제작된 금속 배선 패턴층을 나타내고, 그(44)의 재질은 구리(Cu) 또는 금(Au) 중 어느 하나를 사용함이 바람직하다.
제 9도(a)(b)는 제 8도의 일부 종단면도로서, (a)는 상기 칩패드(41)부위의 종단면도이고, (b)는 상기 외부단자볼(48) 부위의 종단면도를 나타낸다.
제 9도 (a)(b)에 도시된 바와 같이, 반도체 칩(41)의 상면에 각 칩패드(42)가 드러나도록 보호막(45)이 형성되어 있고, 그 보호막(45) 위에는 접착제(46)를 매개로 하여 금속배선(44)이 부착되어 있으며, 상기 금속배선(44)과 칩패드(42)는 접속금속(50)에 의해 전기적으로 연결되어 있고, 상기 칩패드(42)와 전기적으로 연결되어 있는 상기 금속배선(44)위에는 외부단자볼(48)의 일단이 부착되어 있다. 그리고, 상기 금속배선(44)과 칩패드(42)를 보호하도록 하는 몰딩 수지층(43)이 상기 반도체 칩(41)의 상면에 상기 외부단자볼(48)의 다른 일단이 드러나도록 형성되어 있다.
제 10도는 제 8도의 변형예를 도시한 것으로, 도시된 바와 같이, 캐비티(Cavity) 형태의 외부 보호판(47)의 내부 바닥면 접착제(49)를 매개로 하여 반도체 칩(41)이 부착되어 있고, 상기 반도체 칩(42)의 측면과 외부 보호판(47) 사이의 갭(gab)은 수지가 채워져 밀봉되어 있다. 즉 상기 외부 보호판(47)이 상기 반도체 칩(41)의 밑면과 측면을 안전하게 보호하도록 구성된 것이다. 그외의 다른 구성은 제 8도의 구성과 모두 동일하다.
제 11도는 상기 제 8도~제 10도를 참조로 설명한 본 발명의 제 2실시예에 따른 칩 사이즈 반도체 패키지의 제조 방법을 설명하기 위한 흐름도로서, 먼저 다수의 칩패드가 드러나도록 보호막(Passivation + PIQ 또는 Passivation Only)이 형성되어 있는 웨이퍼를 준비하고, 상기 웨이퍼의 밑면에 포일 마운팅(Foil Mounting) 공정을 수행한 후, 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉(Sawing)공정을 수행하도록 하고,
별도로 제작된 금속 배선층을 접착제를 매개로 하여 상기 각 반도체 칩위에 부착한 후, 각 금속 배선과 상기 반도체 칩위에 형성되어 있는 칩패드 사이를 전기적으로 연결시키는 금속 증착 공정을 수행한다.
이어, 상기 금속배선 위에 솔더 와이어의 일단을 본딩시키고, 그 솔더 와이어를 일정 길이로 절단한 다음, 몰딩수지를 이용하여 상기 반도체 칩의 상면을 몰딩하는 제 1몰딩 공정을 수행하도록 한다. 이때, 상기 솔더 와이어의 다른 일단이 외부로 돌출되도록 몰딩한다.
그리고, 적외선 리플로우 공정을 수행하여 상기 외부 솔더 와이어의 형태가 불형태가 되도록 한 후, 솔더 페이스트를 세척하고, 최종 검사를 수행하여 제 8도와 같은 칩 사이즈 반도체 패키지를 완성한다. 이와 같은 칩 사이즈 반도체 패키지는 열특성이 민감하게 필요치 않는 범용 제품으로 사용할 수 있다.
또한, 상기 솔더 페이스트 세척공정을 수행한 후, 각 반도체 칩의 하면을 캐비티(Cavity) 형태로 제작된 외부보호판의 내부 바닥면에 접착하는 다이 본딩공정과, 몰딩 수지를 이용하여 상기 외부보호판과 반도체 칩사이를 완전히 밀봉하는 제 2몰딩공정을 수행한 후 최종 테스트를 마치면, 제 10도와 같은 칩 사이즈 반도체 패키지가 완성된다.
상기 제 10도와 같은 반도체 패키지는 반도체 칩의 표면을 안전하게 보호하여 열특성이 좋아지므로 패키지의 신뢰성을 향상시킬 수 있다.
이상 상세히 설명한 바와 같이, 본 발명이 제 1실시예에 따른 칩 사이즈 반도체 패키지 및 그 제조 방법에 의하면, 금속배선에 직접 외부단자볼을 부착함에 따라 종래 PMEB형 패키지의 내부범프를 사용할 필요가 없으므로 제조 공정이 간단해 지고, 외부단자볼의 배치가 칩패드의 위치에 관계없이 배치할 수 있으므로 패키지의 설계가 용이하고, 반도체 패키지의 사이즈를 칩의 사이즈에 가깝게 제작할 수 있으므로 실장율을 최대로 높일 수 있고, 다수의 외부단자볼을 형성할 수 있는 장점이 있다.
그리고, 본 발명의 제 2실시예에 따른 칩 사이즈 반도체 패키지 및 그 제조 방법에 의하면, 상기 장점들을 모두 가지고 있으며, 또한 반도체 칩위에 패턴화된 금속배선층을 접착제를 이용하여 부착하므로써 종래 PMEB형 패키지에서와 같이 별도의 금속배선형성 공정(pre-ASSY 공정)을 수행하지 않아도 되므로 제조 공정을 단순화 시킬 수 있는 효과가 있다.
그외에도, 본 발명에 의하면 종래 PMEB형 패키지의 내부범프의 형성을 위한 별도의 베이스 프레임 등이 필요치 않는 장점이 있다.

Claims (12)

  1. 다수의 칩패드(32)가 형성되어 있는 반도체 칩(31)과;
    상기 반도체 칩(31)의 상면에 그 칩패드(32)가 드러나도록 형성되어 있는 보호막(33);
    상기 보호막(33)의 상면에 상기 각 칩패드(32)와 접속되도록 형성되어 있는 금속배선(34);
    상기 금속배선(34)의 상면에 부착되어 있는 다수의 외부 단자볼(36); 및 상기 각 외부단자볼(36)의 상면이 외부로 돌출되도록 상기 반도체 칩(31)의 상면에 형성되어 있는 몰딩 수지층(35)으로 구성된 칩 사이즈 반도체 패키지.
  2. 제 1항에 있어서, 상기 금속배선(34)의 재질은 구리(Cu) 또는 금(Au) 중의 어느 하나로 이루어진 칩 사이즈 반도체 패키지.
  3. 제 1항에 있어서, 상기 외부 단자볼(36)의 재질은 솔더(Solder)로 이루어진 칩 사이즈 반도체 패키지.
  4. 제 1항에 있어서, 상기 반도체 칩(31)의 측면과 밑면을 감싸는 외부 보호판(38)과, 상기 반도체 칩(31)과 외부 보호판(38) 사이의 갭(gab)을 밀봉시키는 수지가 부가 구성된 칩 사이즈 반도체 패키지.
  5. 자수의 칩패드가 드러나도록 보호막(Passivation + PIQ 또는 Passivation Only)이 형성되어 있는 웨이퍼의 상면에 금속층을 형성하는 공정과;
    상기 금속층 위에 패턴화된 포토 레지스터층을 형성한 후, 상기 포토 레지스터층을 마스크로 이용하여 상기 금속층을 식각하고, 상기 레지스터층을 제거하여 각 칩패드와 전기적으로 연결되는 패턴화된 금속배선을 형성하는 공정;
    상기 각 금속배선위에 솔더 페이스트(Solder Paste)를 프린팅(Printing) 하고, 솔더볼(외부단자볼)을 마운팅하고, 적외선 리플로우(IR Reflow) 공정을 수행한 후, 잔류 솔더 페이스트를 세척하여 상기 각 금속배선 위에 외부단자가 되는 솔더볼을 부착하는 공정;
    수지를 이용한 제 1몰딩공정을 수행하여 상기 웨이퍼의 상면에 상기 솔더볼의 상면이 드러나도록 몰딩 수지층을 형성하는 공정; 및
    상기 웨이퍼의 밑면에 포일 마운팅(Foil Mounting) 공정을 수행한 후, 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉(Sawing)공정으로 구성된 칩 사이즈 반도체 패키지의 제조 방법.
  6. 제 5항에 있어서, 상기 소잉공정을 수행한 후, 각 반도체 칩의 하면을 캐비티(Cavity) 형태로 제작된 외부보호판의 내부 바닥면에 접착하는 다이 본딩공정과, 몰딩 수지를 이용하여 상기 외부보호판과 반도체 칩 사이를 완전히 밀봉하는 제 2몰딩공정을 부가 수행토록 하는 칩 사이즈 반도체 패키지의 제조 방법.
  7. 다수의 칩패드(42)가 형성되어 있는 반도체 칩(41)과;
    상기 반도체 칩(41)의 상면에 그 칩패드(42)가 드러나도록 형성되어 있는 보호막(45);
    상기 보호막(45)의 상면에 접착제(46)를 매개로 하여 부착되어 있는 금속배선층(44);
    상기 배선층(44)과 각 칩패드(42)를 전기적으로 연결시키는 접속금속(50);
    상기 각 금속배선층(44)의 상면에 부착되어 있는 다수의 외부단자볼(48); 및
    상기 각 외부단자볼(48)의 단부가 외부로 돌출되도록 상기 반도체 칩(41)의 상면에 형성되어 있는 몰딩 수지층(43)으로 구성된 칩 사이즈 반도체 패키지.
  8. 제 7항에 있어서, 상기 금속배선층(44)의 재질은 구리(Cu) 또는 금(Au)중의 어느 하나로 이루어진 칩 사이즈 반도체 패키지.
  9. 제 7항에 있어서, 상기 외부 단자볼(48)의 재질은 솔더(Solder)로 이루어진 칩 사이즈 반도체 패키지.
  10. 제 7항에 있어서, 상기 반도체 칩(41)의 측면과 밑면을 감싸는 외부 보호판(47)과, 상기 반도체 칩(41)과 외부 보호판(47) 사이의 갭(gab)을 밀봉시키는 수지가 부가 구성된 칩 사이즈 반도체 패키지.
  11. 다수의 칩패드가 드러나도록 보호막(Passivation + PIQ 또는 Passivation Only)이 형성되어 있는 웨이퍼의 밑면에 포일 마운팅(Foil Mounting) 공정을 수행한 후, 웨이퍼를 개개의 반도체 칩으로 분리하는 소잉(Sawing)공정과;
    별도로 제작된 금속 배선층을 접착제를 매개로 하여 상기 각 반도체 칩위에 부착하는 공정;
    상기 금속 배선층의 각 금속배선과 상기 반도체 칩위에 형성되어 있는 각 칩패드 사이를 전기적으로 연결시키는 금속 증착 공정;
    상기 각 금속배선 위에 솔더 와이어의 일단을 본딩시키고, 그 솔더 와이어를 일정 길이로 절단하는 공정;
    몰딩수지를 이용하여 상기 솔더 와이어의 다른 일단이 외부로 돌출되도록 상기 반도체 칩의 상면을 몰딩하는 제 1몰딩공정;
    상기 외부 솔더 와이어의 형태를 볼형태로 형성하기 위한 적외선 리플로우를 수행하는 공정; 및
    솔더 페이스트를 세척하는 공정으로 구성된 칩 사이즈 반도체 패키지의 제조 방법.
  12. 제 11항에 있어서, 상기 솔더 페이스트 세척공정을 수행한 후, 각 반도체 칩의 하면을 캐비티(Cavity) 형태로 제작된 외부보호판의 내부 바닥면에 접착하는 다이 본딩공정과, 몰딩 수지를 이용하여 상기 외부보호판과 반도체 칩사이를 완전히 밀봉하는 제 2몰딩공정을 부가 수행토록 하는 칩 사이즈 반도체 패키지의 제조 방법.
KR1019960039240A 1996-09-11 1996-09-11 칩 사이즈 반도체 패키지 및 그 제조 방법 KR100239695B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960039240A KR100239695B1 (ko) 1996-09-11 1996-09-11 칩 사이즈 반도체 패키지 및 그 제조 방법
CN97101983A CN1085890C (zh) 1996-09-11 1997-02-21 片式半导体封装及其制造方法
US08/923,817 US5994783A (en) 1996-09-11 1997-09-04 Semiconductor chip package and fabrication method thereof
JP9244149A JP2995552B2 (ja) 1996-09-11 1997-09-09 チップサイズ半導体パッケージ及びその製造方法
US09/416,272 US6277670B1 (en) 1996-09-11 1999-10-12 Semiconductor chip package and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960039240A KR100239695B1 (ko) 1996-09-11 1996-09-11 칩 사이즈 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR19980020672A true KR19980020672A (ko) 1998-06-25
KR100239695B1 KR100239695B1 (ko) 2000-01-15

Family

ID=19473308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960039240A KR100239695B1 (ko) 1996-09-11 1996-09-11 칩 사이즈 반도체 패키지 및 그 제조 방법

Country Status (4)

Country Link
US (2) US5994783A (ko)
JP (1) JP2995552B2 (ko)
KR (1) KR100239695B1 (ko)
CN (1) CN1085890C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000053847A (ko) * 2000-04-26 2000-09-05 김영선 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
US6173887B1 (en) * 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6513701B2 (en) 1999-06-24 2003-02-04 International Business Machines Corporation Method of making electrically conductive contacts on substrates
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
JP4120133B2 (ja) * 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6510976B2 (en) * 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
ATE541312T1 (de) * 2004-05-28 2012-01-15 Nxp Bv Chip mit zwei gruppen von chipkontakten
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
US10483132B2 (en) * 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9842776B2 (en) * 2016-01-13 2017-12-12 Nxp B.V. Integrated circuits and molding approaches therefor
KR20210146165A (ko) 2020-05-26 2021-12-03 삼성전자주식회사 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518069A (en) * 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JPH06291221A (ja) * 1993-04-05 1994-10-18 Fujitsu Ltd 半導体装置及びその製造方法
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
KR20000053847A (ko) * 2000-04-26 2000-09-05 김영선 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)

Also Published As

Publication number Publication date
KR100239695B1 (ko) 2000-01-15
JP2995552B2 (ja) 1999-12-27
US6277670B1 (en) 2001-08-21
CN1176492A (zh) 1998-03-18
JPH1098132A (ja) 1998-04-14
CN1085890C (zh) 2002-05-29
US5994783A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
KR100239695B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조 방법
KR100186333B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조방법
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
US6559528B2 (en) Semiconductor device and method for the fabrication thereof
US7109065B2 (en) Bumped chip carrier package using lead frame and method for manufacturing the same
US7378298B2 (en) Method of making stacked die package
US7944043B1 (en) Semiconductor device having improved contact interface reliability and method therefor
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
JPH10321672A (ja) 半導体装置及びその製造方法
US6864588B2 (en) MCM package with bridge connection
US6373125B1 (en) Chip scale package with direct attachment of chip to lead frame
US20110059579A1 (en) Method of forming tape ball grid array package
US20070281393A1 (en) Method of forming a trace embedded package
KR100302594B1 (ko) 반도체패키지용부재,반도체패키지및그제조방법
JPH0562980A (ja) 半導体装置およびその製造方法
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
JP4030363B2 (ja) 半導体装置
JPH08115941A (ja) 半導体装置
US20010001069A1 (en) Metal stud array packaging
EP4303918A1 (en) Semiconductor device with lead-on-chip interconnect and method therefor
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
JP4179702B2 (ja) 半導体装置の製造方法
KR200172710Y1 (ko) 칩 크기의 패키지
KR0185514B1 (ko) 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 17

EXPY Expiration of term