KR20000053847A - 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피) - Google Patents

진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피) Download PDF

Info

Publication number
KR20000053847A
KR20000053847A KR1020000022308A KR20000022308A KR20000053847A KR 20000053847 A KR20000053847 A KR 20000053847A KR 1020000022308 A KR1020000022308 A KR 1020000022308A KR 20000022308 A KR20000022308 A KR 20000022308A KR 20000053847 A KR20000053847 A KR 20000053847A
Authority
KR
South Korea
Prior art keywords
semiconductor
csp
package
semiconductor chip
organic material
Prior art date
Application number
KR1020000022308A
Other languages
English (en)
Inventor
김영선
Original Assignee
김영선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영선 filed Critical 김영선
Priority to KR1020000022308A priority Critical patent/KR20000053847A/ko
Publication of KR20000053847A publication Critical patent/KR20000053847A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패캐지(Package)에 관한 것으로 특히, 반도체 칩(Chip)의 크기를 크게 벗어나지 않는 칩 스케일 패캐지(Chip Scale Package : CSP)에 있어 그 형태와 구조 및 제조하는 것을 목적으로 한다.
이를 위하여 종래 기술의 반도체 패캐지 제조공정의 일부를 삭제하고, 칩의 제조 및 패캐지 제조에 있어 새로운 공정을 추가하여 (도1) 및 (도2)와 같이 패캐지 한다. 즉, 패캐지에 사용할 반도체 칩(3)표면에 아이오(I/O)단자(2)를 에리어 어레이(Area Array) 형태로 패터닝(Patterning) 한 상태에서, 반도체 칩을 보호하고 있는 플라스틱 몰딩 몸체(Plastic Molding Body)(4)에 있는 통로(Via Hole)(5a)를 통하여 외부와 내부의 반도체 칩(3)을 전기적으로 연결할 수 있도록 납(Solder)(5)을 채운다.
또한, 반도체 칩을 부착하는 금속판 써브스트레이트(Substrate)(1)의 뒷면을 외부에 노출시킬 수 있게 한다.
이러한 구조는 多數의 아이오 단자(High I/O)(5)를 갖는 반도체 패캐지를 경박단소(輕博短小)화 할 수 있을 뿐만 아니라, 반도체 칩의 전기적 특성 및 열적 특성을 저하시키지 않고 사용할 수 있도록 하는 것이 가능하다.

Description

진보된 에리어 어레이 씨에스피 (트리플 에이 씨에스피){Advanced Area Array CSP : Triple A CSP}
종래 반도체 패캐지 제조는 (도3)과 (도4)에서 처럼 일반적으로,
- 리드프레임(Lead Frame)의 다이 패들(Die Paddle)(8) 또는 PCB 형태의 써브스트레이트(1a)에 접착제(Epoxy)를 사용하여 반도체 칩(3)을 부착시킨다.
- 반도체 칩(3)의 I/O 단자(2b)를 리드 프레임이나 써브스트레이트의 I/O 단자(6, 6a)에 미세금선(Gold Wire)(7)을 사용하여 연결한다.
- 반도체 칩(3)과 미세금선(7)을 보호하기 위해 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)(4)를 사용하여 몰딩(Molding)을 실시한다.
- 몰딩이 완료된 반도체 패캐지의 외부에 전기적으로 연결이 될 수 있는 외부 I/O 단자(6, 9)를 형성키 위해 리드(Lead)(6)를 형성하거나 또는 솔더 볼(Solder Ball)(9)을 부착시킨다.
즉, 그 형태와 구조에 있어서는 (도 3)과 같이,
- (Lead Frame) Die Paddle(8)
- 반도체 칩(Semiconductor Chip)(3)
- 미세 금선(Gold Wire)(7)
- 에폭시 몰딩 컴파운드(Epoxy Molding Compound)(4)
- I/O 단자(Pin 또는 Lead)(6)
로 구성되어 있거나, 또는 (도4)와 같이
- 써브스트레이트(Substrate, PCB)(1a)
- 반도체 칩(Semiconductor Chip)(3)
- 미세 금선(Gold Wire)(7)
- 에폭시 몰딩 컴파운드(Epoxy Molding Compound)(4)
- I/O 단자(Solder Ball)(9)
로 구성되어 있다.
종래 기술은 일반적으로 반도체 칩을 패캐징(Packaging)하여 사용하는 데 있어, 패캐지가 제품의 전기적 특성에 차지하는 영향이 크지 않았다. 그러나, 최근에 개발되고 또한, 앞으로 더욱 발전하게 되는 고주파수(High Frequency) 범위의 반도체 칩을 패캐징하기에는 종래의 반도체 패캐지로서는 제품의 전기적 특성을 상당히 저하 시킨다. 즉, 기존의 범용 반도체 패캐지로는 고주파수릍 사용하기 위해 개발되는 반도체 칩을 수용할 수가 없게 된다. 또한 패캐지 제품을 인쇄회로기판(PCB)에 부착하여 사용하는 데 있어 경박단소(輕搏短小)화가 필수 이며, 이러한 추세에 맞추어 가는 것이 바로 씨에스피(SCP : Chip Scale Package)이다.
본 발명은 위에서 말한 문제점을 해결하면서 경박단소화 가 이루어질 수 있는 패캐지를 제시하는 것이다.
(도 1)은 본 발명의 실시 예에 따른 패캐지 사시도
(도 2)는 본 발명의 실시 예에 따른 패캐지 단면도
(도 3)은 종래 기술의 예에 따른 패캐지 단면도
(도 4)는 종래기술의 예에 따른 다른 패캐지 단면도
(도5a)∼(도5f)는 본 발명의 실시 예에 따른 공정별 단면도
본 발명은 종래 기술의 반도체 패캐징 공정 일부를 삭제하고, 칩 제조 및 패캐지 제조에 새로운 공정을 추가하여, 최종적으로 (도 1) 및 (도 2)와 같이,
- 써브스트레이트(Substrate)(1)
- 반도체 칩(Semiconductor Chip)(3)
- 에폭시 몰딩 컴파운드(Epoxy Molding Compound)(4)
- I/O 단자(5)
로 되어 있다.
아울러, 본 발명인 반도체 패캐지인 경우, 그 제조 공정은(도5a)∼(도5f)와 같이,
- 금속 프레임(Substrate 또는 Film 형태)(1)에 접착제(Epoxy)를 사용하여 반도체 칩(3)을 부착시킨다. ----- (도5a)
- 반도체 칩의 I/O 단자(2)위에 물이나 화학용매에 용해가 가능한 유기물질(10)을 부착시킨다.(액체 Dotting 또는 고체 Attaching 방법 사용) ----- (도5b)
- 반도체 칩을 보호하기 위해 에폭시 몰딩 컴파운드(4)를 사용하여 몰딩(Molding)을 실시한다. ----- (도5c)
* 유기물질의 끝부분(Top)이 Transfer Mold Die Top 부분에 어느 정도 밀착이 되어, EMC가 유기물질을 완전히 덮지 않도록 한다.
- 필요시 몰딩(Molding)된 표면을 폴리싱(Polishing) 한다. ----- (도5d)
- 몰딩이 완료된 반도체 패캐지에서 유기물질(10)을 용해하여 제거한다. ----- (도5e)
- 유기물질(10)이 제거된 반도체 패캐지를 솔더 딥핑(Solder Dipping), 리플로 솔더링(Reflow Soldering) 또는 솔더 페이스트 프린팅(Solder Paste Printing) 방법 등을 실시하여, 유기물질이 제거된 위치에 외부 I/O 단자(5)를 형성시킨다. ----- (도5f)
본 발명은 종래의 반도체 패캐지에 비해,
첫째, 제조 비용(Cost) 측면에 있어,
- 패캐지 제조 공정 수를 줄일 수 있어 공정의 단순화 및 불량률 감소
- 미세 금선(Gold Wire)(7)을 사용하지 않아 원재료 비용을 줄일 수 있으며,
둘째, 패캐지 제품의 전기적 측면에 있어,
- 패캐지 I/O 단자(2)를 반도체 칩에서 곧바로 외부와 연결시킬 수 있도록 형성시킴으로써, 고주파수(High Frequency)를 사용하는 반도체 칩의 전기적 특성을 유지 보호할 수 있다.
셋째, 패캐지 제품의 열적 측면에 있어,
- 반도체 칩을 부착시키는 금속판(Metal Substrate)(1)으로 되어 있는 반도체 패캐지 뒷면을 외부에 노출시킬 수 있어, 열방출(Thermal Dissipation) 효과를 향상시킴으로써, 고출력(High Power Consumption) 제품에 적용할 수 있다.
넷째, 더욱이 현재의 반도체 추세에 맞추어 보면,
- 향후에는 기존의 반도체가 고주파수(High Frequency) 특성을 갖으면서 多핀(High I/O)을 요구함과 동시에, 반도체 칩 크기에 준하는 패캐지 즉 CSP(Chip Scale Package) 형태를 원하고 있다.
따라서, 본 발명의 반도체 패캐지 제품 및 제조공정은 현재 및 미래의 반도체 제품 적용에 중추적인 패캐지 제품이 될 수 있다.

Claims (3)

  1. 반도체 칩(3) 표면의 I/O 단자(또는 Bond Pad)(2)를 에리어 어레이 형태(Area Array Type)로 배열하고, 그 위에 유기물질(10)을 부착(Dotting, Printing 또는 Attaching) 하는 공정.
  2. 반도체 칩(3)을 보호하기 위해 수지류(4)로 봉지(Molding 또는 Encapsulation)하면서, 패캐지 뒷면의 써브스트레이트(Substrate)(1)를 노출시키거나 이에 열방출을 위해 기타 물질을 부착하는 구조.
  3. 수지류로 봉지(Molding 또는 Encapsulation)한 후, 제 1항의 유기물질을 제거하고 그 위치에 전도성 물질을 사용하여 외부I/O단자(5)를 형성함.
KR1020000022308A 2000-04-26 2000-04-26 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피) KR20000053847A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022308A KR20000053847A (ko) 2000-04-26 2000-04-26 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022308A KR20000053847A (ko) 2000-04-26 2000-04-26 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)

Publications (1)

Publication Number Publication Date
KR20000053847A true KR20000053847A (ko) 2000-09-05

Family

ID=19667128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022308A KR20000053847A (ko) 2000-04-26 2000-04-26 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)

Country Status (1)

Country Link
KR (1) KR20000053847A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213520A (ja) * 1995-02-03 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09181228A (ja) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd 半導体パッケージ及びそれを用いた半導体装置
KR19980020672A (ko) * 1996-09-11 1998-06-25 문정환 칩 사이즈 반도체 패키지 및 그 제조 방법
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08213520A (ja) * 1995-02-03 1996-08-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09181228A (ja) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd 半導体パッケージ及びそれを用いた半導体装置
KR19980020672A (ko) * 1996-09-11 1998-06-25 문정환 칩 사이즈 반도체 패키지 및 그 제조 방법
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置

Similar Documents

Publication Publication Date Title
US7714453B2 (en) Interconnect structure and formation for package stacking of molded plastic area array package
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6400004B1 (en) Leadless semiconductor package
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
EP0623956A2 (en) A semiconductor device having no die supporting surface and method for making the same
KR20020012901A (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
JPH1126478A (ja) 半導体パッケージの製造方法
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
JPH08279591A (ja) 半導体装置とその製造方法
KR20000053847A (ko) 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)
KR100319400B1 (ko) 반도체패키지및그제조방법
KR20090118438A (ko) 반도체 패키지 및 그 제조 방법
KR102233649B1 (ko) 적층형 반도체 패키지 및 적층형 반도체 패키지의 제조방법
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100444175B1 (ko) 볼그리드 어레이 적층칩 패키지
JPH0521649A (ja) 半導体装置
KR100356808B1 (ko) 칩 스케일 반도체 패키지
KR20010009995A (ko) 요홈이 구비된 기판을 포함하는 반도체 패키지
KR100233860B1 (ko) 반도체 패키지 및 그 제조방법
KR100668817B1 (ko) 반도체 패키지의 제조 방법
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR20010001774A (ko) 칩 스케일 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application