JPH06291221A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH06291221A JPH06291221A JP5077972A JP7797293A JPH06291221A JP H06291221 A JPH06291221 A JP H06291221A JP 5077972 A JP5077972 A JP 5077972A JP 7797293 A JP7797293 A JP 7797293A JP H06291221 A JPH06291221 A JP H06291221A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- bump
- semiconductor device
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、集積回路が形成されウエハから切
り出された半導体チップを保護のためにモールド樹脂に
て封止してなる半導体装置、及びその製造方法に関し、
取扱いが容易で小型、且つ多ピン化となるものを提供す
ることを目的とする。 【構成】 半導体チップ２の複数の電極部にバンプ３が
形成され、該バンプ３の表面が外部に露出するように前
記半導体チップ２がモールド樹脂４により被覆された構
成とする。また、製造方法において、半導体チップ２の
電極部にバンプ３を形成した後、金型１２，１３内面に
前記バンプ３表面が接触するように前記半導体チップ２
を前記金型のキャビティ１４内に設置し、該キャビティ
１４内に溶融する樹脂を注入して固化させることで、バ
ンプ３表面が外部に露出するように前記半導体チップ２
をモールド樹脂４で被覆する構成とする。
り出された半導体チップを保護のためにモールド樹脂に
て封止してなる半導体装置、及びその製造方法に関し、
取扱いが容易で小型、且つ多ピン化となるものを提供す
ることを目的とする。 【構成】 半導体チップ２の複数の電極部にバンプ３が
形成され、該バンプ３の表面が外部に露出するように前
記半導体チップ２がモールド樹脂４により被覆された構
成とする。また、製造方法において、半導体チップ２の
電極部にバンプ３を形成した後、金型１２，１３内面に
前記バンプ３表面が接触するように前記半導体チップ２
を前記金型のキャビティ１４内に設置し、該キャビティ
１４内に溶融する樹脂を注入して固化させることで、バ
ンプ３表面が外部に露出するように前記半導体チップ２
をモールド樹脂４で被覆する構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、ウエハから切り出され
た半導体チップを保護のためにモールド樹脂にて封止し
てなる半導体装置に関する。半導体装置は、薄型化或い
は基板の両面への実装等の理由により表面実装タイプの
ものが増えてきているが、このような半導体装置は年々
高集積化の傾向にあり、これに伴って導出されるリード
端子数も多くなる、所謂多ピン化が進んでいる。
た半導体チップを保護のためにモールド樹脂にて封止し
てなる半導体装置に関する。半導体装置は、薄型化或い
は基板の両面への実装等の理由により表面実装タイプの
ものが増えてきているが、このような半導体装置は年々
高集積化の傾向にあり、これに伴って導出されるリード
端子数も多くなる、所謂多ピン化が進んでいる。
【０００２】
【従来の技術】樹脂封止する半導体装置には様々な構造
のものがあるが、モールド樹脂の４側面から表面実装を
行うためのＬ字形のリード端子を導出する従来の半導体
装置を図６に示す。図６（ａ）は外観斜視図、図６
（ｂ）（ｃ）は断面図を示している。
のものがあるが、モールド樹脂の４側面から表面実装を
行うためのＬ字形のリード端子を導出する従来の半導体
装置を図６に示す。図６（ａ）は外観斜視図、図６
（ｂ）（ｃ）は断面図を示している。
【０００３】多ピン化が進むに従って、半導体チップ２
２の周囲全体にパッドを設け、図６（ａ）に示すよう
に、モールド樹脂２４の４側面からリード端子２３を導
出するＱＦＰ (Quad Flat Package)と呼ばれる半導体装
置２１が使用されている。図６（ｂ）（ｃ）は、それぞ
れ異なる種類の半導体装置の内部構造を示した断面図で
ある。
２の周囲全体にパッドを設け、図６（ａ）に示すよう
に、モールド樹脂２４の４側面からリード端子２３を導
出するＱＦＰ (Quad Flat Package)と呼ばれる半導体装
置２１が使用されている。図６（ｂ）（ｃ）は、それぞ
れ異なる種類の半導体装置の内部構造を示した断面図で
ある。
【０００４】図６（ｂ）は、ワイヤー２５を用いて半導
体チップ２２とリード端子２３とを接続したものであ
り、周囲に複数が連結された状態のリード端子２３を有
するリードフレームの中央のステージ２６上に半導体チ
ップ２２を搭載した後、ワイヤーボンディングによって
半導体チップ２２のパッドとリード端子２３との間を電
気的導通がとれるように接続し、その後、モールド樹脂
２４を被覆し、リード端子２３の連結部分を切断するこ
とで完成させる。
体チップ２２とリード端子２３とを接続したものであ
り、周囲に複数が連結された状態のリード端子２３を有
するリードフレームの中央のステージ２６上に半導体チ
ップ２２を搭載した後、ワイヤーボンディングによって
半導体チップ２２のパッドとリード端子２３との間を電
気的導通がとれるように接続し、その後、モールド樹脂
２４を被覆し、リード端子２３の連結部分を切断するこ
とで完成させる。
【０００５】図６（ｃ）は、ＴＡＢ（Tape Automated B
onding）を用いて半導体チップ２２とリード端子２３と
を接続したものであり、まずインナーリード２３ａとア
ウターリード２３ｂとからなるリード端子２３が印刷等
によって設けられているテープの中央部に半導体チップ
２２を位置させて加熱することで溶着して電気的導通が
とれるように接続を行う。その後、モールド樹脂２４を
被覆し、テープの不要部分を切断除去することで完成さ
せる。
onding）を用いて半導体チップ２２とリード端子２３と
を接続したものであり、まずインナーリード２３ａとア
ウターリード２３ｂとからなるリード端子２３が印刷等
によって設けられているテープの中央部に半導体チップ
２２を位置させて加熱することで溶着して電気的導通が
とれるように接続を行う。その後、モールド樹脂２４を
被覆し、テープの不要部分を切断除去することで完成さ
せる。
【０００６】
【発明が解決しようとする課題】従来の半導体装置で、
図６（ｂ）に示すようにワイヤーを用いるものにおいて
は、チップエッジへの接触を防ぐためにワイヤー２５は
ある程度ループ状にする必要があるため、その分高背と
なる。また、多ピン化に伴いピッチを確保するためにリ
ード端子２３を半導体チップ２２より離して配置する必
要があるため、外形も大きなものとなる。
図６（ｂ）に示すようにワイヤーを用いるものにおいて
は、チップエッジへの接触を防ぐためにワイヤー２５は
ある程度ループ状にする必要があるため、その分高背と
なる。また、多ピン化に伴いピッチを確保するためにリ
ード端子２３を半導体チップ２２より離して配置する必
要があるため、外形も大きなものとなる。
【０００７】更に、リード端子２３は半導体チップ２２
の周囲にしか配置できないため、半導体チップ２２のパ
ッドもその周囲部にしか設けることができないため、多
ピン化には限界がある。図６（ｃ）に示すようにＴＡＢ
を用いるものにおいては、ワイヤーを使用しないため、
ある程度の薄型化は図れるが、半導体チップ２２に直接
インナーリード２３ａを接続するためピッチの確保がで
きないと共に、やはり半導体チップ２２の周囲部にしか
パッドを設けることができないため、多ピン化には限界
がある。
の周囲にしか配置できないため、半導体チップ２２のパ
ッドもその周囲部にしか設けることができないため、多
ピン化には限界がある。図６（ｃ）に示すようにＴＡＢ
を用いるものにおいては、ワイヤーを使用しないため、
ある程度の薄型化は図れるが、半導体チップ２２に直接
インナーリード２３ａを接続するためピッチの確保がで
きないと共に、やはり半導体チップ２２の周囲部にしか
パッドを設けることができないため、多ピン化には限界
がある。
【０００８】また、図示はしなかったが、多ピン化のた
めにモールド樹脂の裏面より垂直方向に格子状にリード
端子を導出するＰＧＡ(Pin Grid Array)と呼ばれる半導
体装置もあるが、半導体チップとリード端子との接続は
やはりワイヤーによりチップの周囲部で行っているため
大型となり、リード端子は垂直方向に導出されているた
め表面実装を行うことができない。
めにモールド樹脂の裏面より垂直方向に格子状にリード
端子を導出するＰＧＡ(Pin Grid Array)と呼ばれる半導
体装置もあるが、半導体チップとリード端子との接続は
やはりワイヤーによりチップの周囲部で行っているため
大型となり、リード端子は垂直方向に導出されているた
め表面実装を行うことができない。
【０００９】更に、半導体チップの電極部分にバンプを
設けて、このバンプを直接基板の配線パターンに接続す
るフリップチップと呼ばれるものもある。しかしなが
ら、フリップチップは、基板等に搭載した後で樹脂を被
覆して保護するもので、単体における保管及び搬送を行
うには別に保護部材を容易する必要がある等、その取扱
いが面倒なものとなる。
設けて、このバンプを直接基板の配線パターンに接続す
るフリップチップと呼ばれるものもある。しかしなが
ら、フリップチップは、基板等に搭載した後で樹脂を被
覆して保護するもので、単体における保管及び搬送を行
うには別に保護部材を容易する必要がある等、その取扱
いが面倒なものとなる。
【００１０】本発明は、上記課題を解決して、取扱いが
容易で小型、且つ多ピン化を実現することのできる半導
体装置を提供することを目的としている。
容易で小型、且つ多ピン化を実現することのできる半導
体装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】上記課題を解決する本発
明は、半導体チップ２の複数の電極部にバンプ３が形成
され、該バンプ３の表面が外部に露出するように前記半
導体チップ２がモールド樹脂４により被覆されているこ
とを特徴とする。また、半導体チップ２の電極部にバン
プ３を形成した後、金型１２，１３内面に前記バンプ３
表面が接触するように前記半導体チップ２を前記金型の
キャビティ１４内に設置し、該キャビティ１４内に溶融
する樹脂を注入して固化させることで、バンプ３表面が
外部に露出するように前記半導体チップ２をモールド樹
脂４で被覆することを特徴とする。
明は、半導体チップ２の複数の電極部にバンプ３が形成
され、該バンプ３の表面が外部に露出するように前記半
導体チップ２がモールド樹脂４により被覆されているこ
とを特徴とする。また、半導体チップ２の電極部にバン
プ３を形成した後、金型１２，１３内面に前記バンプ３
表面が接触するように前記半導体チップ２を前記金型の
キャビティ１４内に設置し、該キャビティ１４内に溶融
する樹脂を注入して固化させることで、バンプ３表面が
外部に露出するように前記半導体チップ２をモールド樹
脂４で被覆することを特徴とする。
【００１２】
【作用】上記の如き本発明によると、外部接続用のリー
ドとしてバンプを用い、半導体チップが樹脂モールドで
覆われていることから、単体で保護された状態となり取
扱いが容易で、半導体チップの全体に外部接続用のバン
プを設けることができるため小型化及び多ピン化を実現
することができる。
ドとしてバンプを用い、半導体チップが樹脂モールドで
覆われていることから、単体で保護された状態となり取
扱いが容易で、半導体チップの全体に外部接続用のバン
プを設けることができるため小型化及び多ピン化を実現
することができる。
【００１３】
【実施例】図１は、本発明の半導体装置の原理的な構成
を示す図であり、図１（ａ）は外観斜視図、図１（ｂ）
は断面図である。本発明の半導体装置の基本的な構造
は、半導体チップ表面全体に複数の電極を形成してお
き、この電極上に、図１（ａ）（ｂ）に示すように金等
からなるバンプ３を形成し、このバンプ３の表面が露出
されるように半導体チップ２がモールド樹脂４で封止さ
れたものである。
を示す図であり、図１（ａ）は外観斜視図、図１（ｂ）
は断面図である。本発明の半導体装置の基本的な構造
は、半導体チップ表面全体に複数の電極を形成してお
き、この電極上に、図１（ａ）（ｂ）に示すように金等
からなるバンプ３を形成し、このバンプ３の表面が露出
されるように半導体チップ２がモールド樹脂４で封止さ
れたものである。
【００１４】電極部に直接設けられモールド樹脂４より
露出するバンプ３が基板の配線パターン等との接続部分
となり、表面実装が可能になると共に、チップ２全体に
バンプ３を形成することができるため周囲からリード端
子を導出するものに比べ多ピン化することができる。以
下に、本発明の実施例を製造方法を含めて詳細に説明す
る。
露出するバンプ３が基板の配線パターン等との接続部分
となり、表面実装が可能になると共に、チップ２全体に
バンプ３を形成することができるため周囲からリード端
子を導出するものに比べ多ピン化することができる。以
下に、本発明の実施例を製造方法を含めて詳細に説明す
る。
【００１５】図２（ａ）〜（ｃ）は、本実施例の製造方
法を示す断面図である。まず、通常のウエハプロセスに
よってウエハ５の所定領域に集積回路を形成した後、図
２（ａ）に示すように、ウエハ５の表面に保護膜８を被
着し、フォトレジストのエッチングにより所定部分に孔
を開けて酸化膜６の表面にパターン形成されたＡｌ配線
７の一部を露出させて、その部分に金等の薄膜を被着す
ることで電極パッド９を形成する。
法を示す断面図である。まず、通常のウエハプロセスに
よってウエハ５の所定領域に集積回路を形成した後、図
２（ａ）に示すように、ウエハ５の表面に保護膜８を被
着し、フォトレジストのエッチングにより所定部分に孔
を開けて酸化膜６の表面にパターン形成されたＡｌ配線
７の一部を露出させて、その部分に金等の薄膜を被着す
ることで電極パッド９を形成する。
【００１６】その後、キャピラリー１１を用いて金ボー
ル１０を電極パッド９上に設置する。図示しないが、キ
ャピラリー１１には金ワイヤが供給されてその先端から
導出される。この先端近傍にトーチ電極を位置させ、ワ
イヤーとの間にスパークを起こすことで金ワイヤーをボ
ール状に形成する。そして、キャピラリー１１を降下さ
せ金ボール１０が電極パッド９に接触した後、キャピラ
リー１１を再び上昇させてることで電極パッド９上に金
ボール１０を設置する。（図２（ａ））次に、設置され
た金ボール１０を加熱することで溶融させて、略半円形
に形状を整えて図２（ｂ）に示すような金バンプ３を形
成する。
ル１０を電極パッド９上に設置する。図示しないが、キ
ャピラリー１１には金ワイヤが供給されてその先端から
導出される。この先端近傍にトーチ電極を位置させ、ワ
イヤーとの間にスパークを起こすことで金ワイヤーをボ
ール状に形成する。そして、キャピラリー１１を降下さ
せ金ボール１０が電極パッド９に接触した後、キャピラ
リー１１を再び上昇させてることで電極パッド９上に金
ボール１０を設置する。（図２（ａ））次に、設置され
た金ボール１０を加熱することで溶融させて、略半円形
に形状を整えて図２（ｂ）に示すような金バンプ３を形
成する。
【００１７】以上のようにウエハ５上に作られた複数の
半導体チップ２を、固片化するためにウエハ５をスクラ
イブする。その後、固片化された半導体チップ２を上型
１２及びの下型１３で形成されるキャビティ１４内に設
置する。この際、金バンプ３の表面を上型１２の内面に
接触させる。（図２（ｂ））このような状態において、
金型のゲートから溶融する樹脂を注入することで、キャ
ビティ１４内に樹脂を充填する。樹脂が冷却固化した
後、上下の金型１２、１３を開いて半導体装置１を完成
させる。（図２（ｃ））このような製造方法による半導
体装置１は、図２（ｃ）からも明らかなように、金バン
プ３の表面が樹脂モールド４から露出して外部との接続
が可能となる。
半導体チップ２を、固片化するためにウエハ５をスクラ
イブする。その後、固片化された半導体チップ２を上型
１２及びの下型１３で形成されるキャビティ１４内に設
置する。この際、金バンプ３の表面を上型１２の内面に
接触させる。（図２（ｂ））このような状態において、
金型のゲートから溶融する樹脂を注入することで、キャ
ビティ１４内に樹脂を充填する。樹脂が冷却固化した
後、上下の金型１２、１３を開いて半導体装置１を完成
させる。（図２（ｃ））このような製造方法による半導
体装置１は、図２（ｃ）からも明らかなように、金バン
プ３の表面が樹脂モールド４から露出して外部との接続
が可能となる。
【００１８】尚、バンプ３の材料として接触抵抗の小さ
い金を用いたが、これに相当する材料であればよい。次
に、本発明の半導体装置を基板上に搭載する実施例を説
明する。図３は、本発明の一実施例であり、半導体装置
を配線パターン等が形成された基板上に搭載した状態を
示す断面図である。
い金を用いたが、これに相当する材料であればよい。次
に、本発明の半導体装置を基板上に搭載する実施例を説
明する。図３は、本発明の一実施例であり、半導体装置
を配線パターン等が形成された基板上に搭載した状態を
示す断面図である。
【００１９】モールド樹脂４からその表面が露出してい
る金バンプ３に対して、基板１５上に形成される配線パ
ターン１６には、その接触部分に突起１７を形成してい
る。この突起１７と金バンプ３とを接触させた後、加熱
することで突起１７を金バンプ３に食い込ませた状態と
する。このような接続方法を用いることにより、確実な
接続を実現する。
る金バンプ３に対して、基板１５上に形成される配線パ
ターン１６には、その接触部分に突起１７を形成してい
る。この突起１７と金バンプ３とを接触させた後、加熱
することで突起１７を金バンプ３に食い込ませた状態と
する。このような接続方法を用いることにより、確実な
接続を実現する。
【００２０】図４に他の実施例を説明するための断面図
を示す。図４の実施例は、発熱の大きい半導体装置に対
応するものであり、一方の面に放熱板を設けたものであ
る。前実施例の半導体装置と異なり、半導体チップ２の
金バンプ３が存在しない面にはモールド樹脂を形成せ
ず、金バンプ３を有する面及び側面のみにモールド樹脂
４’を形成する。
を示す。図４の実施例は、発熱の大きい半導体装置に対
応するものであり、一方の面に放熱板を設けたものであ
る。前実施例の半導体装置と異なり、半導体チップ２の
金バンプ３が存在しない面にはモールド樹脂を形成せ
ず、金バンプ３を有する面及び側面のみにモールド樹脂
４’を形成する。
【００２１】そして半導体チップ２のモールド樹脂４’
を形成しなかった面に放熱板１８を接着して半導体装置
を完成させる。このような構成の半導体装置を前実施例
と同様、基板１５上の配線パターン１６に接続する。本
実施例の半導体装置によれば、半導体チップ２に直接放
熱板１８が接着されているため、放熱効果大で発熱の大
きい半導体チップを用いる場合に有効である。
を形成しなかった面に放熱板１８を接着して半導体装置
を完成させる。このような構成の半導体装置を前実施例
と同様、基板１５上の配線パターン１６に接続する。本
実施例の半導体装置によれば、半導体チップ２に直接放
熱板１８が接着されているため、放熱効果大で発熱の大
きい半導体チップを用いる場合に有効である。
【００２２】以上、説明してきた実施例においては、金
バンプ３の露出する表面とモールド樹脂４の表面が同一
高さとなっているが、金バンプ３が突出する等しても良
く、これに限定されるものではない。図５にＩＣカード
に適用した他の実施例の断面図を示す。本実施例は、図
３における半導体装置１と同様のものを用いて、それぞ
れ半導体装置１が搭載された一対の基板１５をバッファ
材１９を介して対向させるようにボルト２０等で固定し
たものである。
バンプ３の露出する表面とモールド樹脂４の表面が同一
高さとなっているが、金バンプ３が突出する等しても良
く、これに限定されるものではない。図５にＩＣカード
に適用した他の実施例の断面図を示す。本実施例は、図
３における半導体装置１と同様のものを用いて、それぞ
れ半導体装置１が搭載された一対の基板１５をバッファ
材１９を介して対向させるようにボルト２０等で固定し
たものである。
【００２３】これは、複数の半導体装置１を一対の基板
１５間に内蔵する構成となり、ＩＣカード等として利用
することができる。
１５間に内蔵する構成となり、ＩＣカード等として利用
することができる。
【００２４】
【効果】本発明の半導体装置によれば、外部接続用のリ
ードとしてバンプを用い、バンプ表面が露出するように
半導体チップが樹脂モールドで覆われていることから、
半導体装置単体で保護された状態となり取扱いが容易で
あると共に、半導体チップの全体に外部接続用のバンプ
を設けることができるため小型化及び多ピン化を実現す
ることができる。
ードとしてバンプを用い、バンプ表面が露出するように
半導体チップが樹脂モールドで覆われていることから、
半導体装置単体で保護された状態となり取扱いが容易で
あると共に、半導体チップの全体に外部接続用のバンプ
を設けることができるため小型化及び多ピン化を実現す
ることができる。
【図１】本発明の半導体装置の原理図である。
【図２】本発明の半導体装置の製造方法を示す断面図で
ある。
ある。
【図３】本発明の一実施例を示す断面図である。
【図４】放熱板を設けた本発明の実施例を示す断面図で
ある。
ある。
【図５】ＩＣカードに適用した本発明の実施例を示す断
面図である。
面図である。
【図６】従来の半導体装置を示す図である。
１・・・・半導体装置 ２・・・・半導体チップ ３・・・・金バンプ ４・・・・モールド樹脂
Claims (2)
- 【請求項１】 半導体チップ（２）の複数の電極部にバ
ンプ（３）が形成され、該バンプ（３）の表面が外部に
露出するように前記半導体チップ（２）がモールド樹脂
（４）により被覆されていることを特徴とする半導体装
置。 - 【請求項２】 半導体チップ（２）の電極部にバンプ
（３）を形成した後、金型（１２，１３）内面に前記バ
ンプ（３）表面が接触するように前記半導体チップ
（２）を前記金型のキャビティ（１４）内に設置し、該
キャビティ（１４）内に溶融する樹脂を注入して固化さ
せることで、バンプ（３）表面が外部に露出するように
前記半導体チップ（２）をモールド樹脂（４）で被覆す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077972A JPH06291221A (ja) | 1993-04-05 | 1993-04-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5077972A JPH06291221A (ja) | 1993-04-05 | 1993-04-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06291221A true JPH06291221A (ja) | 1994-10-18 |
Family
ID=13648826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5077972A Withdrawn JPH06291221A (ja) | 1993-04-05 | 1993-04-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06291221A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239695B1 (ko) * | 1996-09-11 | 2000-01-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그 제조 방법 |
| US6346433B1 (en) * | 1999-03-10 | 2002-02-12 | Towa Corporation | Method of coating semiconductor wafer with resin and mold used therefor |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
-
1993
- 1993-04-05 JP JP5077972A patent/JPH06291221A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100239695B1 (ko) * | 1996-09-11 | 2000-01-15 | 김영환 | 칩 사이즈 반도체 패키지 및 그 제조 방법 |
| US6346433B1 (en) * | 1999-03-10 | 2002-02-12 | Towa Corporation | Method of coating semiconductor wafer with resin and mold used therefor |
| US7723839B2 (en) | 2005-06-10 | 2010-05-25 | Sharp Kabushiki Kaisha | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
| US5969426A (en) | Substrateless resin encapsulated semiconductor device | |
| JP2978861B2 (ja) | モールドｂｇａ型半導体装置及びその製造方法 | |
| US6624006B2 (en) | Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US6117710A (en) | Plastic package with exposed die and method of making same | |
| JP3269171B2 (ja) | 半導体装置およびそれを有した時計 | |
| JP3367299B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6277670B1 (en) | Semiconductor chip package and fabrication method thereof | |
| JPH0794551A (ja) | 半導体装置 | |
| JP2664259B2 (ja) | 半導体装置パッケージ及びその製造方法 | |
| JP2000223608A (ja) | 半導体パッケージ及びその製造方法 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| US6373125B1 (en) | Chip scale package with direct attachment of chip to lead frame | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH06291221A (ja) | 半導体装置及びその製造方法 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP3522403B2 (ja) | 半導体装置 | |
| US20020149027A1 (en) | Semiconductor device and its manufacture, and semiconductor device packaging structure | |
| JP2000150705A (ja) | 半導体装置およびその製造方法 | |
| JP3013810B2 (ja) | 半導体装置の製造方法 | |
| JP3197847B2 (ja) | 樹脂封止型半導体装置 | |
| JP3182378B2 (ja) | 半導体装置および混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |