CN1176492A - 片式半导体封装及其制造方法 - Google Patents

片式半导体封装及其制造方法 Download PDF

Info

Publication number
CN1176492A
CN1176492A CN97101983A CN97101983A CN1176492A CN 1176492 A CN1176492 A CN 1176492A CN 97101983 A CN97101983 A CN 97101983A CN 97101983 A CN97101983 A CN 97101983A CN 1176492 A CN1176492 A CN 1176492A
Authority
CN
China
Prior art keywords
chip
semiconductor
semiconductor chip
solder ball
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97101983A
Other languages
English (en)
Other versions
CN1085890C (zh
Inventor
柳仲夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of CN1176492A publication Critical patent/CN1176492A/zh
Application granted granted Critical
Publication of CN1085890C publication Critical patent/CN1085890C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

根据本发明实施例的片式半导体封装,包括:其上形成有多个芯片焊盘的半导体芯片;所形成的使芯片焊盘暴露的钝化膜;形成于钝化膜上表面与每个芯片焊盘相连的多根金属布线;电连接金属布线的外焊料球;及形成于半导体芯片上部的模制树脂层,它使外焊料球的上表面突出来。

Description

片式半导体封装及其制造方法
本发明涉及一种片式半导体封装及其制造方法，特别涉及一种改进的片式半导体封装其及制造方法，能将半导体封装的尺寸减小到接近半导体芯片的尺寸，并能通过形成能传输芯片焊盘电信号的最短电通道来增强电特性。
关于常规半导体封装结构，一般半导体芯片固定地附着于引线框的垫片上，半导体芯片的焊盘和内引线由导线电连接，然后由模制树脂密封整个结构。最后，根据其应用，将外引线形成一定形状。
图1是展示SOJ(J形引线小外形)半导体封装结构的剖面图，该封装中，外引线形成为字母“J”形。如该图所示，引线框的内引线3通过胶带2的粘合力被粘在半导体芯片上，半导体芯片1上表面中心部位形成的芯片焊盘6通过超声热压焊使导线与内引线3连接。然后用模制树脂6包围并模制半导体芯片1和内引线3，而外引线7除外，再根据用户的需要将外引线7成形。图1中的外引线为“J”引线。
然而，常规半导体封装是利用引线框将电信号从半导体芯片上形成的芯片焊盘6传输到半导体封装之外这样一种结构。由于这种封装的尺寸比半导体芯片的尺寸大，所以芯片焊盘到外引线的电通道较长，易导致电特性退化，而且很难制备多管脚半导体封装。
因此，为了克服利用引线框的常规半导体封装的上述缺点，已研制了各种半导体封装，片式半导体封装就是其中的一种。
图2是一种做了作了局部剖开的PMEB(模塑延伸凸点)型片式半导体封装的透视图。如该图所示，形成金属布线图形13，用于连接半导体芯片11上形成的多个芯片焊盘12和内凸点键合焊盘17，将上表面上贴有载带(未示出)的导电内凸点16安装到内凸点键合焊盘17上。然后，用模制树脂14包围并模制半导体芯片11，除去载带，暴露内凸点16的上表面。在内凸点16上施加焊膏，放上外电极凸点15，通过红外再流焊工艺将外凸点15与内凸点16连接在一起，从而完成PMEB型片式半导体封装，对此的详细说明见日本三菱株式会社在(日本半导体94年会)中的公开。
图3是图2所示凸点电极的剖面图。下面，将详细说明常规PMEB型片式半导体封装。
如图3所示，芯片焊盘12形成于半导体芯片11的上表面上，保护芯片的钝化膜18形成于半导体芯片11上除芯片焊盘12上表面之外的地方，金属布线图形13形成于芯片钝化膜18上，其中金属布线图形13的一端与芯片焊盘12相连，其另一端与内凸点键合焊盘17相连。聚酰亚膜10形成在除内凸点键合焊盘17之钱的结构上，内凸点16通过含Pb或Sn的焊料粘合剂20固定到这样暴露出的内凸点连接焊盘17上。然后，包围上述结构的整个表面，只是内凸点16的上表面除外，用模制树脂14密封半导体芯片11，将外凸点1 5固定到内凸点16上，完成整个工艺。
如上所述，日本三菱株式会社在(日本半导体94年会)中公开的PMEB型片式半导体封装的结构中，传输芯片焊盘12的电信号的凸点键合图形通过形成金属布线图形的分开工艺来形成(所公开资料中的预组装工艺)。即，在半导体芯片11的芯片焊盘12和内凸点连接焊盘17间形成分别与之电连接的金属布线图形13，并将导电内凸点16固定于内凸点连接焊盘17上。模制树脂14包围并密封上述整个结构，将用作外引线的外凸点15固定到内凸点16上，最后制成完成的片式半导体封装。
对于PMEB型片式半导体封装的结构，与常规半导体封装相比，其最大的优点是整个半导体封的尺寸相对芯片的尺寸来说较小。但需要分开的形成金属布线图形工艺(所公开资料中的预组装工艺)和内外凸点键合工艺。而且，缺点是其制造工艺复杂，制造成本较高。
因此，本发明的目的是使半导体封装的尺寸最小化，从而容易制备多管脚封装，去掉内凸点键合工艺，简化制造工艺。
为了实现上述目的，根据本发明的实施例，提供一种片式半导体封装，该封装包括：其上形成有多个芯片焊盘的半导体芯片；所形成的使芯片焊盘暴露的钝化膜；形成于半导体芯片上部的多根金属布线，其一端与一个芯片焊盘相连；与金属布线电连接的外焊料球；及形成于半导体芯片上部的模制树脂层，它使外焊料球的上表面突出其外。
为了实现上述目的，根据本发明的实施例，提供一种改进的制造片式半导体封装的方法，该方法包括下列步骤：在形成有多个芯片焊盘的晶片上表面形成金属布线层，然后，形成光刻胶图形，腐蚀并去胶，形成连接芯片焊盘的金属布线层；在金属布线层上印制焊膏，并安装焊料球，此后，进行红外再流焊工艺，形成外焊料球；进行将晶片切成分立的半导体芯片的锯切工艺；及模制半导体芯片，但使焊料球的上部暴露于外。
为了实现上述目的，根据本发明的另一实施例，提供一改进的制造片式半导体封装的方法，该方法包括：进行锯切工艺，把晶片切成分立的其上形成有多个芯片焊盘的半导体芯片；用胶粘剂把分离的金属布线层贴在每个半导体芯片上；进行金属淀积工艺，分别电连接芯片焊盘和金属布线；把焊线的内端固定到金属布线层上，并切割焊线，使之有预定长度；模制半导体芯片，使焊线的外端突出来；及进行再流焊工艺，把焊线外端形成球形。
通过下面的详细说明和只是说明性的各附图，会更充分地理解本发明，但本发明并不限于此，其中：
图1是展示现有技术的SOJ半导体封装结构的剖面图；
图2是展示现有技术的作了作了局部切除的PMEB型片式半导体封装的透视图；
图3是展示图2中现有技术的凸点电极的一部分的剖面图；
图4是展示本发明的一个实施例的作了局部切除的片式半导体封装的透视图；
图5A和5B是图4的纵剖图，其中图5A是芯片焊盘的纵剖图，图5B是本发明的一个实施例的外焊料球的纵剖图；
图6是图4中本发明另一实施例的作了局部切除的片式半导体封装的透视图；
图7是说明根据本发明一个实施例的片式半导体封装的制造方法的流程图；
图8是展示本发明另一实施例的作了局部切除的片式半导体封装的透视图；
图9A和9B是图8的纵剖图，图9A是是芯片焊盘的纵剖图，图9B是本发明的一个实施例的外焊料球的纵剖图；
图10是展示根据图8的本发明另一实施例的作了局部切除的片式半导体封装的透视图；及
图11是说明根据本发明另一实施例制造片式半导体封装的方法的流程图。
下面参照各附图对本发明的优选实施例进行详细说明。
图4是展示本发明的一个实施例的作了局部剖切的片式半导体封装的透视图。如该图所示，在其上形成有多个芯片焊盘32的半导体芯片上表面上形成钝化膜33，使芯片焊盘暴露出来。在钝化膜上形成多根分别与芯片焊盘32连接的金属布线34。在金属布线上，外焊料球36分别与金属布线电连接。在半导体芯片31的上表面上，形成模制树脂层35，但外焊料球36的上部突出于其外。合乎要求的金属布线34材料是铜(Cu)或金(Au)。
图5A和5B是展示图4的局部纵剖图，其中图5A是芯片焊盘的纵剖图，图5B是外焊料球的纵剖图。
如这些图所示，形成钝化膜33，但使形成于半导体芯片31上表面的芯片焊盘32暴露出来，在钝化膜33上形成与芯片焊盘32连接的金属布线34，将外焊料球36固定于金属布线34上。在半导体芯片31的上部，形成保护金属布线34和芯片焊盘31的模制树脂层35，其厚度约为外焊料球36高度的一半。
图6是图4中本发明另一实施例的作了局部切除的片式半导体封装的透视图。如该图所示，将半导体芯片31固定到空腔形外保护板38的内底表面上，填充树脂，密封半导体芯片31侧面与外保护板38间的间隙。外保护板38给半导体芯片31的底表面和侧面以安全的保护。元件的其它结构与图4所示的相同。
图7是说明根据本发明的一个实施例的片式半导体封装的制造方法的流程图。首先，制备其上形成有钝化膜而且露出多个芯片焊盘的晶片，用于测试。
然后，在晶片上表面上形成金属布线层，再在其上形成构图的光刻胶层。用光刻胶层作掩膜，腐蚀金属布线层，然后去除光刻胶层，从而形成构图的金属布线，电连接每个芯片焊盘。
接着，在每根金属布线上印制焊膏，以安装焊料球(外焊料球)，并进行红外再流焊工艺。然后，洗掉残余的焊膏，将作外焊料球的焊料球固定到每根金属布线上。
然后，进行树脂第一模制工艺，形成模制树脂层，其厚为焊料球高度的一半。接着，在晶片底上贴上金属箔，并进行把晶片切成分立的半导体芯片的锯切工艺。最后，去除金属箔，完成如图4所示的片式半导体封装。在进行了锯切工艺，把晶片切成分立的半导体芯片后，可以进行第二模制工艺。
图4所示的片式半导体封装可用于不需要热敏特性的许多应用。
锯切工艺后，进行管芯接合工艺，把每个半导体芯片的底表面贴到空腔形外保护板的内底表面上，进行第二模制工艺，用模制树脂密封半导体芯片侧面和外保护板间的间隙，从而制成图6的片式半导体封装。第一模制工艺可以与第二模制工艺一起进行。
由于对半导体芯片表面的安全保护，可以增强封装的可靠性，所以图6所示片式半导体封装的热特性得到了改善。
图8是展示本发明另一实施例的作了局部切除的片式半导体封装的透视图。如该图所示，形成钝化膜45，使形成于半导体芯片41上表面上的多个芯片焊盘42暴露出来，用胶粘剂46，把与每个芯片焊盘42连接的金属布线44贴到钝化膜45上。在金属布线44上，形成与之电连接的外焊料球48，在半导体芯片41的上部形成模制树脂层43，使外焊料球48的上部突出于外。
将金属布线44构图，形成分离的金属布线图，其材料包括铜(Cu)或金(Au)。
图9A和9B是图8的纵剖图，图9A是是芯片焊盘的纵剖图，图9B是本发明一个实施例的外焊料球的纵剖图。
如这些图所示，形成钝化膜45，使形成于半导体芯片41上表面上的多个芯片焊盘42暴露出来，用胶粘剂46，把金属布线44贴到钝化膜45上。在钝化膜45上，金属布线44与胶粘剂46贴在一起，金属布线和芯片焊盘42通过连接金属50电连接。外焊料球48的内端与电连接芯片焊盘42的金属布线44固定在一起，形成模制树脂层43，以保护金属布线44和芯片焊盘42，并使外焊料球48的上部突出于模制树脂层43外。
图10是展示根据图8的本发明另一实施例的作了局部切除的片式半导体封装的透视图。如该图所示，用胶粘剂49把半导体芯片41贴到空腔形外保护板47的底表面上，填充模制树脂，密封半导体芯片41的侧面和外保护板47间的间隙，以封闭半导体芯片41的底表面和侧面，使之得到保护。其它结构与图8所示的相同。
图11是说明根据本发明另一实施例制造片式半导体封装的方法的流程图。
首先，制备其上形成有钝化膜(钝化+PIQ或只钝化)并使多个芯片焊盘暴露出来的晶片。然后，在晶片的底表面上贴上金属箔，并进行锯切工艺，把晶片切成分立半导体芯片。用胶粘剂把分离的金属布线层贴到半导体芯片上，然后进行金属淀积工艺，连接每根金属布线与形成于半导体芯片上的芯片焊盘。
然后，将焊线的内端固定于金属布线上，切割焊线，使之有预定长度。然后，进行第一模制工艺，用模制树脂模制半导体芯片的上表面。这里焊线被模制，但其外端突出于外。
进行红外再流焊工艺，使外焊线形成球形，去除残余的焊料膏，进行最后的检测，制成图8所示的片式半导体封装。这种片式半导体封装可用于不需要热敏特性的许多应用。
在去除了残余的焊料膏后，进行管芯接合工艺，将半导体芯片的底表面贴到空腔形外保护板的内底表面上，进行第二模制工艺，用模制树脂完全密封外保护板和半导体芯片间间隙。最后，进行终测，完成图10所示的片式半导体封装。
由于半导体芯片表面得以安全保护，相应地改善了热特性，所以，可以增强图10所示的半导体封装的可靠性。
如上所述，本发明实施例的片式半导体封装及其制造方法的优点如下：
由于外焊料球直接固定于金属布线上，不需要常规PMEB封装中的内凸点，所以可简化制造方法，而且，由于可以不管芯片焊盘的位置来设置外焊料球，所以封装的设计较容易做。而且，由于可以制造接近芯片尺寸的半导体封装，所以可以将安装速度提高到最大，并能有效地形成多个外焊料球。
根据本发明实施例的片式半导体封装及其制造方法具有上述所有优点，此外，由于可以用胶粘剂把构图的金属布线贴到半导体芯片上，而不需要分开的形成金属布线工艺，(常规PMEB中的预-ASSY工艺)，所以可以简化制造工艺。
而且，本发明不需要常规PMEB封装中形成内凸点的分离底座框。
尽管为了说明而公开了本发明的优选实施例，但在不脱离所附权利要求所限定的本发明范围的情况下，本领域的普通技术人员可以作出各种改型、附加和替换。

Claims (12)

1.一种片式半导体封装，包括：
其上形成有多个芯片焊盘的半导体芯片；
所形成的使芯片焊盘暴露的钝化膜；
在钝化膜上表面连接芯片焊盘的多根金属布线；
与金属布线电连接的外焊料球；及
形成于半导体芯片上部的模制树脂层，它使外焊料球的上表面突出来。
2.根据权利要求1的封装，其特征为，金属布线的材料包括铜(Cu)或金(Au)。
3.根据权利要求1的封装，其特征为，外焊料球材料由焊料构成。
4.根据权利要求1的封装，其特征为，还具有封闭半导体芯片的底表面和侧面的外保护板，及密封半导体芯片和外保护板间间隙的树脂。
5.一种制造片式半导体封装的方法，包括下列步骤：
在其上形成有钝化膜(钝化+PIQ或只是钝化)并有多个暴露出来的芯片焊盘的晶片上表面形成金属层；
在金属层上形成已构图的光刻胶层，用该光刻胶层作掩模蚀刻金属层，除去光刻胶层并形成已构图的电连接于每个芯片焊盘金属布线；
在每根金属布线上印制焊膏，安装焊料球(外焊料球)，并进行红外再流焊工艺，去掉残余的焊膏，把用作外焊料球的焊料球固定到每根金属布线上；
进行第一模制工艺，用树脂在晶片上表面形成模制树脂层，但暴露出焊料球的上部；及
在晶片底表面贴上金属箔，然后进行锯切工艺，把晶片切割成分立半导体芯片。
6.根据权利要求5的方法，其特征为，在锯切工艺后，还要进行管芯接合工艺和第二模制工艺，用于使每个半导体芯片的底表面与空腔形外保护板的内底表面接合，并用模制树脂密封半导体芯片侧面和外保护板间的间隙。
7.一种片式半导体封装，包括：
其上形成有多个芯片焊盘的半导体芯片；
所形成的使形成于半导体芯片上表面上的芯片焊盘暴露的钝化膜；
由胶粘剂贴到钝化膜上表面的金属布线层；
电连接每根金属布线和芯片焊盘的金属连线；
安装到每根金属布线上表面的多个外焊料球；及
形成于半导体芯片上部的模制树脂层，它使外焊料球的上表面突出于其外。
8.根据权利要求7的封装，其特征为，金属布线层的材料包括铜(Cu)或金(Au)。
9.根据权利要求7的封装，其特征为，外焊料球材料由焊料构成。
10.根据权利要求7的封装，其特征为，还具有封闭半导体芯片的底表面和侧面的外保护板，及密封半导体芯片和外保护板间间隙的树脂。
11.一种制造片式半导体封装的方法，包括下列步骤：
在其上形成有钝化膜(钝化+PIQ或只是钝化)并有多个暴露于钝化膜外的芯片焊盘的晶片底表面上贴上金属箔，然后进行锯切工艺，把半导体芯片切成分立的半导体芯片；
用胶粘剂把分离的金属布线层贴到半导体芯片上；
电连接金属布线层的每根金属布线与形成于半导体芯片上的每个芯片焊盘；
把焊线的内端固定于每根金属布线上，切割焊线，使之有预定长度；
进行第一模制工艺，用模制树脂模制半导体芯片的上部，但使焊线的外端暴露于外；
进行红外再流焊工艺，把焊线外端形成球形；及
去掉残余的焊膏。
12.根据权利要求11的方法，其特征为，在锯切工艺后，还要进行管芯接合工艺和第二模制工艺，用于使每个半导体芯片的底表面与空腔形外保护板的内底表面接合，并用模制树脂密封半导体芯片侧面和外保护板间的间隙。
CN97101983A 1996-09-11 1997-02-21 片式半导体封装及其制造方法 Expired - Lifetime CN1085890C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR39240/1996 1996-09-11
KR1019960039240A KR100239695B1 (ko) 1996-09-11 1996-09-11 칩 사이즈 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1176492A true CN1176492A (zh) 1998-03-18
CN1085890C CN1085890C (zh) 2002-05-29

Family

ID=19473308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97101983A Expired - Lifetime CN1085890C (zh) 1996-09-11 1997-02-21 片式半导体封装及其制造方法

Country Status (4)

Country Link
US (2) US5994783A (zh)
JP (1) JP2995552B2 (zh)
KR (1) KR100239695B1 (zh)
CN (1) CN1085890C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413029C (zh) * 2004-05-31 2008-08-20 三洋电机株式会社 电路装置的制造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100222299B1 (ko) * 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
US6235551B1 (en) * 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6103552A (en) * 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
KR100325466B1 (ko) * 1999-03-20 2002-02-21 박종섭 칩 사이즈 패키지 및 그의 제조방법
US6513701B2 (en) 1999-06-24 2003-02-04 International Business Machines Corporation Method of making electrically conductive contacts on substrates
US6173887B1 (en) * 1999-06-24 2001-01-16 International Business Machines Corporation Method of making electrically conductive contacts on substrates
KR100361084B1 (ko) * 2000-01-21 2002-11-18 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
TW451436B (en) * 2000-02-21 2001-08-21 Advanced Semiconductor Eng Manufacturing method for wafer-scale semiconductor packaging structure
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
KR20000053847A (ko) * 2000-04-26 2000-09-05 김영선 진보된 에리어 어레이 씨에스피(트리플 에이 씨에스피)
JP4120133B2 (ja) 2000-04-28 2008-07-16 沖電気工業株式会社 半導体装置及びその製造方法
US6510976B2 (en) * 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
EP1754256B1 (en) * 2004-05-28 2012-01-11 Nxp B.V. Chip having two groups of chip contacts
US10483132B2 (en) 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US9842776B2 (en) * 2016-01-13 2017-12-12 Nxp B.V. Integrated circuits and molding approaches therefor
KR20210146165A (ko) 2020-05-26 2021-12-03 삼성전자주식회사 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518069A (en) * 1978-07-26 1980-02-07 Citizen Watch Co Ltd Protective construction of semiconductor device
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JP3150351B2 (ja) * 1991-02-15 2001-03-26 株式会社東芝 電子装置及びその製造方法
JPH06291221A (ja) * 1993-04-05 1994-10-18 Fujitsu Ltd 半導体装置及びその製造方法
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413029C (zh) * 2004-05-31 2008-08-20 三洋电机株式会社 电路装置的制造方法

Also Published As

Publication number Publication date
US5994783A (en) 1999-11-30
CN1085890C (zh) 2002-05-29
KR19980020672A (ko) 1998-06-25
JP2995552B2 (ja) 1999-12-27
JPH1098132A (ja) 1998-04-14
KR100239695B1 (ko) 2000-01-15
US6277670B1 (en) 2001-08-21

Similar Documents

Publication Publication Date Title
CN1085890C (zh) 片式半导体封装及其制造方法
CN1092841C (zh) 片式半导体封装及其制造方法
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US6803651B1 (en) Optoelectronic semiconductor package device
US6181569B1 (en) Low cost chip size package and method of fabricating the same
US6649941B2 (en) Method for manufacturing semiconductor device using group III nitride compound
CN1147928C (zh) 具有亚芯片规模封装构造的半导体器件制造方法
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US8193024B2 (en) Manufacturing method for semiconductor devices and semiconductor device
JP3462026B2 (ja) 半導体装置の製造方法
EP1168440A1 (en) Semiconductor device having an improved structure for preventing cracks, improved small-sized semiconductor and method of manufacturing the same
US20030011059A1 (en) Semiconductor chip package having a leadframe with a footprint of about the same size as the chip
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
KR100265566B1 (ko) 칩 스택 패키지
US6566739B2 (en) Dual chip package
US6864588B2 (en) MCM package with bridge connection
JPH0837253A (ja) 半導体装置およびその製造方法並びに実装方法
US20090115036A1 (en) Semiconductor chip package having metal bump and method of fabricating same
KR100302594B1 (ko) 반도체패키지용부재,반도체패키지및그제조방법
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
US6624008B2 (en) Semiconductor chip installing tape, semiconductor device and a method for fabricating thereof
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
US20100007010A1 (en) Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
JP2691891B2 (ja) 半導体チップと印刷回路基板間の電気的連結構造物及びその連結方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20020529