CN106328601A - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN106328601A CN106328601A CN201510437649.4A CN201510437649A CN106328601A CN 106328601 A CN106328601 A CN 106328601A CN 201510437649 A CN201510437649 A CN 201510437649A CN 106328601 A CN106328601 A CN 106328601A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging structure
- radiating piece
- pin
- windowed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910000679 solder Inorganic materials 0.000 claims abstract description 9
- 238000003466 welding Methods 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 230000005496 eutectics Effects 0.000 claims description 8
- 239000011800 void material Substances 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000006071 cream Substances 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 12
- 230000017525 heat dissipation Effects 0.000 abstract description 8
- 239000000084 colloidal system Substances 0.000 description 7
- 238000012856 packing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920000570 polyether Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OIFBSDVPJOWBCH-UHFFFAOYSA-N Diethyl carbonate Chemical compound CCOC(=O)OCC OIFBSDVPJOWBCH-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片封装结构，其包括可挠性线路载板、芯片以及至少一第一散热件。可挠性线路载板包括可挠性基材、图案化线路层以及防焊层。图案化线路层与防焊层分别设置在可挠性基材的第一表面上。防焊层局部覆盖图案化线路层，并具有第一开窗以及至少一第二开窗。芯片设置在可挠性基材的第一表面上，且位于第一开窗内。芯片与图案化线路层暴露于第一开窗的部分电性连接。第一散热件设置在第一表面上，且至少局部对应第二开窗。第一散热件与图案化线路层暴露于第二开窗的部分相连接。本发明可通过连接芯片与散热件的部分图案化线路层以及散热件所构成散热途径，因此，本发明的芯片封装结构可具有良好的散热效率。
Description
技术领域
本发明涉及一种芯片封装结构，尤其涉及一种可提升散热效果的芯片封装结构。
背景技术
半导体芯片经制成后，需要与导电结构共同形成芯片封装结构，方能发挥电路功能。一般来说，芯片与导电结构的连接，可利用打线、凸块接合、引脚接合等方式来达成。芯片运作时，会因执行电路功能而产生热能。前述热能如无法有效地散逸至芯片封装结构之外，便可能导致芯片因过热而故障或损坏。
以现有的薄膜覆晶封装(COF)为例，其散热片通常是设置于可挠性基材的下表面(即未设置有芯片的表面)。因此，芯片运作时所产生的热能需先传导至可挠性基材后，再由设置于可挠性基材的散热片导出薄膜覆晶封装之外。由于可挠性基材大多是由绝缘材质所构成，因此其热传导效率有限，难以有效地将越来越多功能及高脚数的芯片运作时所产生的大量热能快速地导出薄膜覆晶封装。另一常见的散热设计是将散热片直接贴附在晶背上，但其制程较为困难且易损伤芯片。
发明内容
本发明提供一种芯片封装结构，其具有良好的散热效率。
本发明提出一种芯片封装结构，其包括可挠性线路载板、芯片以及至少一第一散热件。可挠性线路载板包括可挠性基材、图案化线路层以及防焊层。可挠性基材具有第一表面及相对第一表面的第二表面。图案化线路层设置在第一表面上。防焊层设置在第一表面上。防焊层局部覆盖图案化线路层，并具有第一开窗以及至少一第二开窗。芯片设置在第一表面上，且位于第一开窗内。芯片与图案化线路层暴露于第一开窗的部分电性连接。第一散热件设置在第一表面上。第一散热件至少局部对应第二开窗。第一散热件与图案化线路层暴露于第二开窗的部分相连接。
基于上述，本发明可通过连接芯片与散热件的部分图案化线路层以及散热件所构成散热途径，来将芯片运作时所产生的热能导出芯片封装结构外。因此，本发明的芯片封装结构可具有良好的散热效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是本发明一实施例的芯片封装结构的剖面示意图；
图1B是图1A的芯片封装结构的俯视示意图；
图2是本发明另一实施例的芯片封装结构的俯视示意图；
图3是本发明又一实施例的芯片封装结构的俯视示意图；
图4是本发明再一实施例的芯片封装结构的俯视示意图；
图5是本发明再一实施例的芯片封装结构的剖面示意图。
附图标记说明：
100、100A～100D：芯片封装结构；
110：可挠性线路载板；
111：可挠性基材；
111a：第一表面；
111b：第二表面；
112：图案化线路层；
113：防焊层；
114：虚设引脚；
114a：虚内引脚；
114b：虚外引脚；
114c：虚设接垫；
130：芯片；
140：第一散热件；
150：封装胶体；
160：粘着层；
170：第二散热件；
L1、L2：延伸方向；
R1：第一开窗；
R2：第二开窗。
具体实施方式
图1A是本发明一实施例的芯片封装结构的剖面示意图。图1B是图1A的芯片封装结构的俯视示意图。为求清楚表示且便于说明，图1B省略示出封装胶体。请参考图1A与图1B，在本实施例中，芯片封装结构100例如是薄膜覆晶封装结构，其包括可挠性线路载板110、芯片130以及至少一第一散热件140(图1B示出两个)。
可挠性线路载板110包括可挠性基材111、图案化线路层112以及防焊层113。可挠性基材111具有相对的第一表面111a及第二表面111b。可挠性基材111的材质可包括聚酰亚胺(Polyimide，简称PI)、聚乙烯对苯二甲酸酯(PET)、聚醚(PES)、碳酸脂(PC)或其他适合的可挠性材料。图案化线路层112设置在可挠性基材111的第一表面111a上。通常而言，图案化线路层112可包括多个功能引脚。这些功能引脚例如是信号引脚及接地引脚，分别与芯片130电性连接，藉以传递电性信号及预防漏电流。此外，图案化线路层112还可包括至少一虚设引脚114(图1B示出多个)。这些虚设引脚114例如是位于可挠性基材111的第一表面111a上未设置有功能引脚的区域，可用以补强可挠性基材111于空白区域(即未设置有功能引脚的区域)的结构强度。举例来说，图案化线路层112的材质可以是铜、银、锡、铝、镍、金或其他合适的导电金属。
防焊层113设置在可挠性基材111的第一表面111a上，并局部覆盖图案化线路层112。防焊层113在可挠性基材111上形成有第一开窗R1以及至少一第二开窗R2(图1B示出两个)，第一开窗R1定义出芯片设置区，而第二开窗R2则对应图案化线路层112的部分区段而设置。防焊层113的材质例如是防焊油墨、干膜防焊油墨或液态感光型防焊油墨等，其可通过印刷的方式形成在可挠性基材111的第一表面111a上。
如图1A与图1B所示，芯片130例如是通过覆晶接合的方式与图案化线路层112暴露于第一开窗R1的部分(即内引脚)电性连接。详细而言，设置在可挠性基材111的第一表面111a上的芯片130会位于第一开窗R1(即芯片设置区)内，因此芯片130在可挠性基材111上的正投影不会与防焊层113在可挠性基材111上的正投影相重叠。第一散热件140设置在可挠性基材111的第一表面111a上。第一散热件140至少局部对应第二开窗R2，且例如是覆盖第二开窗R2。在本实施例中，第二开窗R2的数量与第一散热件140的数量分别为多个(图1B示出两个)，且这些第一散热件140的数量与这些第二开窗R2的数量相同。这些第一散热件140分别连接图案化线路层112暴露于这些第二开窗R2的部分。
在本实施例中，这些第一散热件140是通过粘着层160与图案化线路层112暴露于这些第二开窗R2的部分相连接。粘着层160可为导热胶、锡膏或焊料等。通常而言，第一散热件140可以是由金属(例如铝或铜)、陶瓷、半导体材料或石墨烯等导热及散热性质良好的材料所构成。以第一散热件140由金属材质所构成为例，这些第一散热件140可通过金属共晶接合方式与图案化线路层112暴露于这些第二开窗R2的部分相连接，进而与图案化线路层112之间通过金属共晶层而形成键结。
详细而言，连接芯片130与第一散热件140的部分图案化线路层112以及第一散热件140构成一散热途径。因此，芯片130运作时所产生的热能不仅可通过其背表面与大气接触而逸散至芯片封装结构100外，还可通过连接芯片130与第一散热件140的部分图案化线路层112以及第一散热件140所构成的散热途径导出芯片封装结构100外，故芯片封装结构100可具有良好的散热效率。
在本实施例中，芯片130与第一散热件140可通过图案化线路层112中不具电性功能的虚设引脚114相互连接。各个虚设引脚114具有暴露于第一开窗R1的虚内引脚114a以及相对于虚内引脚114a且局部暴露于第二开窗R2的虚外引脚114b。各个虚设引脚114是以虚内引脚114a与芯片130相连接，并以虚外引脚114b与第一散热件140相连接。如图1B所示，任一个第二开窗R2可暴露出多个虚设引脚114的虚外引脚114b，但本发明对于任一个第二开窗R2所暴露出的虚外引脚114b的数量不作限定。在其他未示出的实施例中，任一个第二开窗R2也可只暴露出一个虚设引脚114的虚外引脚114b，其根据可挠性基材111的第一表面111a上可配置虚设引脚114的空白区域(即未设置有功能引脚的区域)的空间而定。如图1A所示，芯片封装结构100还包括封装胶体150，其材质可为环氧树脂或其他高分子材料。封装胶体150形成于芯片130与可挠性基材111之间，并覆盖第一开窗R1，以保护芯片130与可挠性线路载板110间的电性连接。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是本发明另一实施例的芯片封装结构的俯视示意图。为求清楚表示且便于说明，图2省略示出封装胶体。请参考图2，图2的芯片封装结构100A与图1B的芯片封装结构100大致相似，两者的差异在于：芯片封装结构100A的第一散热件140的数量例如是一个，且同时覆盖于这些第二开窗R2以与暴露于这些第二开窗R2的虚外引脚114b相连接。因此，芯片封装结构100A的第一散热件140可具有较大的散热面积。此处，第一散热件140的延伸方向L1(或称长度方向)平行于芯片130的延伸方向L2(或称长度方向)，故不会对芯片封装结构100A在后续应用中的弯折造成阻碍。
图3是本发明又一实施例的芯片封装结构的俯视示意图。为求清楚表示且便于说明，图3省略示出封装胶体。请参考图3，图3的芯片封装结构100B与图1B的芯片封装结构100大致相似，两者的差异在于：芯片封装结构100B的可挠性线路载板110的图案化线路层112包括连接虚设引脚114的至少一虚设接垫114c(图3示出两个)。各个虚设接垫114c至少局部暴露于对应的第二开窗R2，且与暴露于第一开窗R1的虚内引脚114a彼此相对。
在本实施例中，虚设接垫114c的尺寸大于对应的第二开窗R2的范围。换言之，第二开窗R2仅暴露出对应的虚设接垫114c的局部，但本发明对于虚设接垫114c的尺寸不作限定。在其他未示出的实施例中，虚设接垫114c的尺寸可小于对应的第二开窗R2的范围，且完全被对应的第二开窗R2所暴露出来。如图3所示，任一个虚设接垫114c可连接多个虚设引脚114，并通过多个虚设引脚114的虚内引脚114a与芯片130相连接，但本发明对于任一个虚设接垫114c连接的虚设引脚114的数量不作限定。在其他未示出的实施例中，任一个虚设接垫114c可仅连接单一个虚设引脚114。值得一提的是，虚设接垫114c的尺寸大小与连接虚设接垫114c的虚设引脚114的数量多少，根据可挠性基材111上可配置虚设引脚114及虚设接垫114c的空白区域(即未设置有功能引脚的区域)的空间而定。
各个第一散热件140与对应的虚设接垫114c可通过金属共晶接合或粘着层相互连接，其中粘着层可为导热胶、锡膏或焊料等，而共晶接合则可使第一散热件140与虚设接垫114c间形成金属共晶层。由于本实施例的各个虚设接垫114c与对应的第一散热件140之间可具有较大的导热面积，因此可提高芯片封装结构100B的散热效率。
图4是本发明再一实施例的芯片封装结构的俯视示意图。为求清楚表示且便于说明，图4省略示出封装胶体。请参考图4，图4的芯片封装结构100C与图3的芯片封装结构100B大致相似，两者的差异在于：芯片封装结构100C的第一散热件140的数量例如是一个，且同时覆盖于这些第二开窗R2以与暴露于这些第二开窗R2的虚设接垫114c相连接。因此，芯片封装结构100C的第一散热件140可具有较大的散热面积。此处，第一散热件140的延伸方向L1(或称长度方向)平行于芯片130的延伸方向L2(或称长度方向)，故不会对芯片封装结构100C在后续应用中的弯折造成阻碍。
图5是本发明再一实施例的芯片封装结构的剖面示意图。请参考图5，图5的芯片封装结构100D与图1A的芯片封装结构100大致相似，两者的差异在于：芯片封装结构100D还包括设置在可挠性基材111的第二表面111b上的至少一第二散热件170(图5示出一个)。
在本实施例中，第二散热件170例如是对应于芯片130而设置在可挠性基材111的第二表面111b上。换言之，第二散热件170在可挠性基材111的正投影例如是与芯片130在可挠性基材111的正投影至少局部相重叠。因此，芯片130运作时所产生的热能不仅可通过其背表面与大气接触而逸散至芯片封装结构100D外，并且通过连接芯片130与第一散热件140的部分图案化线路层112以及第一散热件140所构成的散热途径导出芯片封装结构100D外，还可在传导至可挠性基材111后通过第二散热件170导出芯片封装结构100D外，故芯片封装结构100D可进一步提升其散热效率。需特别说明的是，本发明并不限定第二散热件170需对应芯片130而设置在可挠性基材111的第二表面111b上。在其他未示出的实施例中，可视实际设计需求以将第二散热件170配置于可挠性基材111的第二表面111b上的其他适当位置。
综上所述，本发明是利用形成于可挠性基材上并与芯片相连接的部分图案化线路层将芯片运作时产生的热能导离开芯片区域。详细而言，覆盖于图案化线路层上的防焊层局部的形成开窗，藉以暴露出部分的图案化线路层。而第一散热件会对应于前述开窗而设置于防焊层上，以使第一散热件与图案化线路层相连接。通常而言，图案化线路层包括多个功能引脚。此外，图案化线路层还可包括虚设引脚。虚设引脚例如是位于可挠性基材上未设置有功能引脚的区域(或称空白区域)，藉以补强可挠性基材于空白区域(即未设置有功能引脚的区域)的结构强度。在部分实施例中，图案化线路层还可包括虚设接垫。虚设接垫例如是设置在可挠性基材上未设置有功能引脚的区域(或称空白区域)，并与虚设引脚相连接。
详细而言，虚设引脚是以其内接端(即虚内引脚)连接芯片，而其相对远离芯片的外接端(即虚外引脚)可选择地与虚设接垫相连接。而防焊层对应虚设引脚的外接端或虚设接垫的位置形成有开窗，藉以暴露出虚设引脚的外接端或虚设接垫，并通过例如具良好导热效果的粘着层或形成金属共晶层，将第一散热件对应防焊层的开窗而与外接端或虚设接垫相连接。因此，连接芯片与第一散热件的部分图案化线路层以及第一散热件构成了散热途径，用以将芯片运作时所产生的热能导出芯片封装结构之外。此外，由于第一散热件是通过具良好导热效果的粘着层或金属共晶层直接与图案化线路层相连接，因此，本发明的芯片封装结构可具有良好的散热效率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (12)
1.一种芯片封装结构，其特征在于，包括：
可挠性线路载板，包括：
可挠性基材，具有第一表面及相对所述第一表面的第二表面；
图案化线路层，设置在所述第一表面上；以及
防焊层，设置在所述第一表面上，所述防焊层局部覆盖所述图案化线路层，并具有第一开窗以及至少一第二开窗；
芯片，设置在所述第一表面上，且位于所述第一开窗内，所述芯片与所述图案化线路层暴露于所述第一开窗的部分电性连接；以及
至少一第一散热件，设置在所述第一表面上，所述第一散热件至少局部对应所述至少一第二开窗，所述至少一第一散热件与所述图案化线路层暴露于所述至少一第二开窗的部分相连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述至少一第一散热件与所述图案化线路层暴露于所述至少一第二开窗的部分通过金属共晶接合或粘着层相连接。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述粘着层选自于由导热胶、锡膏或焊料所构成的群组。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述图案化线路层包括至少一虚设引脚，所述至少一虚设引脚具有暴露于所述第一开窗的虚内引脚以及相对于所述虚内引脚且局部暴露于所述至少一第二开窗的虚外引脚。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片与所述虚内引脚相连接，且所述至少一第一散热件与所述虚外引脚相连接。
6.根据权利要求1所述的芯片封装结构，其特征在于，所述图案化线路层包括至少一虚设引脚以及连接所述至少一虚设引脚的至少一虚设接垫，所述至少一虚设引脚具有暴露于所述第一开窗的虚内引脚，所述至少一虚设接垫至少局部暴露于所述至少一第二开窗。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述芯片与所述虚内引脚相连接，且所述至少一第一散热件与所述至少一虚设接垫相连接。
8.根据权利要求6所述的芯片封装结构，其特征在于，所述至少一虚设引脚的数量为多个，且所述多个虚设引脚连接所述至少一虚设接垫。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述至少一第二开窗的数量与所述至少一第一散热件的数量分别为多个，且所述多个第一散热件的数量与所述多个第二开窗的数量相同，所述多个第一散热件分别连接所述图案化线路层暴露于所述多个第二开窗的部分。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述至少一第二开窗的数量为多个，且所述至少一第一散热件连接所述图案化线路层暴露于所述多个第二开窗的部分。
11.根据权利要求10所述的芯片封装结构，其特征在于，所述至少一第一散热件的延伸方向平行于所述芯片的延伸方向。
12.根据权利要求1所述的芯片封装结构，其特征在于，还包括：
至少一第二散热件，所述至少一第二散热件设置在所述可挠性基材的所述第二表面上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104119256A TW201644328A (zh) | 2015-06-15 | 2015-06-15 | 晶片封裝結構 |
| TW104119256 | 2015-06-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106328601A true CN106328601A (zh) | 2017-01-11 |
Family
ID=57725691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510437649.4A Pending CN106328601A (zh) | 2015-06-15 | 2015-07-23 | 芯片封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106328601A (zh) |
| TW (1) | TW201644328A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600442A (zh) * | 2018-06-12 | 2019-12-20 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
| US11581261B2 (en) | 2018-06-12 | 2023-02-14 | Novatek Microelectronics Corp. | Chip on film package |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI750054B (zh) * | 2020-11-13 | 2021-12-11 | 立錡科技股份有限公司 | 晶片封裝方法以及晶片封裝單元 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339930A (zh) * | 2007-07-05 | 2009-01-07 | 启萌科技有限公司 | 覆晶封装体及其制造方法 |
| TWM399577U (en) * | 2010-08-10 | 2011-03-01 | Unimicron Technology Corp | wiring board |
-
2015
- 2015-06-15 TW TW104119256A patent/TW201644328A/zh unknown
- 2015-07-23 CN CN201510437649.4A patent/CN106328601A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339930A (zh) * | 2007-07-05 | 2009-01-07 | 启萌科技有限公司 | 覆晶封装体及其制造方法 |
| TWM399577U (en) * | 2010-08-10 | 2011-03-01 | Unimicron Technology Corp | wiring board |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110600442A (zh) * | 2018-06-12 | 2019-12-20 | 联咏科技股份有限公司 | 薄膜上芯片封装 |
| US11581261B2 (en) | 2018-06-12 | 2023-02-14 | Novatek Microelectronics Corp. | Chip on film package |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201644328A (zh) | 2016-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106952885B (zh) | 封装件 | |
| CN104253115B (zh) | 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制 | |
| CN102598258B (zh) | 用于微电子封装衬底的多个表面处理 | |
| US9859250B2 (en) | Substrate and the method to fabricate thereof | |
| JP2001077301A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| TWI353046B (en) | Land grid array semiconductor device packages, ass | |
| JP2012253190A (ja) | 半導体パッケージ及びその実装方法 | |
| CN106328601A (zh) | 芯片封装结构 | |
| JP5973456B2 (ja) | 半導体装置 | |
| CN102270619B (zh) | 用于电子封装组件的焊盘配置 | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| WO2014203739A1 (ja) | 半導体装置及びその製造方法 | |
| US10008441B2 (en) | Semiconductor package | |
| KR102509049B1 (ko) | 수직 적층된 칩들을 포함하는 팬 아웃 패키지 | |
| WO2016199437A1 (ja) | 半導体装置 | |
| KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP7413102B2 (ja) | 半導体装置 | |
| CN110323201A (zh) | 柔性线路板与覆晶薄膜封装结构 | |
| US12089346B2 (en) | Die package structure and method for fabricating the same | |
| CN105405771B (zh) | 安装芯片于印刷电路板上的方法 | |
| KR20130076900A (ko) | 전자부품 실장구조 중간체, 전자부품 실장구조체 및 전자부품 실장구조체의 제조방법 | |
| JP2007201251A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2014082299A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170111 |