TWI653721B - 晶片堆疊封裝結構 - Google Patents

晶片堆疊封裝結構 Download PDF

Info

Publication number
TWI653721B
TWI653721B TW106141702A TW106141702A TWI653721B TW I653721 B TWI653721 B TW I653721B TW 106141702 A TW106141702 A TW 106141702A TW 106141702 A TW106141702 A TW 106141702A TW I653721 B TWI653721 B TW I653721B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
active surface
wafers
layer
Prior art date
Application number
TW106141702A
Other languages
English (en)
Other versions
TW201926597A (zh
Inventor
許翰誠
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW106141702A priority Critical patent/TWI653721B/zh
Priority to CN201810154887.8A priority patent/CN109841602A/zh
Application granted granted Critical
Publication of TWI653721B publication Critical patent/TWI653721B/zh
Publication of TW201926597A publication Critical patent/TW201926597A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種晶片堆疊封裝結構，其包括基板、至少兩晶片、至少兩奈米碳管層、多條導線以及封裝膠體。兩晶片分別配置於基板上，其中一晶片位於基板與另一晶片之間。其中一奈米碳管層配置於其中一晶片的主動表面與另一晶片的背表面之間。另一奈米碳管層配置於另一晶片的主動表面上。導線配置用以電性連接其中一晶片與基板，以及電性連接另一晶片與基板。封裝膠體配置於基板上，並包覆晶片、奈米碳管層以及導線。

Description

晶片堆疊封裝結構
本發明是有關於一種晶片封裝結構，且特別是有關於一種晶片堆疊封裝結構。
目前，為使晶片堆疊封裝結構具有良好的散熱效率，大多的作法是使上層晶片的上表面暴露於封裝膠體外，或者是將散熱片貼附於上層晶片並使散熱片的上表面暴露於封裝膠體外，以使晶片運行時所產生的熱可逸散至外界。
然而，採用上述散熱手段，下層晶片運行時所產生的熱並無法有效地逸散至外界而不斷地累積於下層晶片，使得晶片可能會因為過熱而導致效能衰減或使用壽命縮短，甚至是損毀，進而影響晶片堆疊封裝結構的可靠度。因此，如何進一步地提升晶片堆疊封裝結構的散熱效率，已成目前亟待解決的課題。
本發明提供一種晶片堆疊封裝結構，具有良好的散熱效率及可靠度。
本發明的晶片堆疊封裝結構包括基板、至少兩晶片、至少兩奈米碳管層、多條導線以及封裝膠體。兩晶片分別配置於基板上，其中一晶片位於基板與另一晶片之間。其中一奈米碳管層配置於其中一晶片的主動表面與另一晶片的背表面之間。另一奈米碳管層配置於另一晶片的主動表面上。導線配置用以電性連接其中一晶片與基板，以及電性連接另一晶片與基板。封裝膠體配置於基板上，並包覆晶片、奈米碳管層以及導線。
在本發明的一實施例中，上述的奈米碳管層包括多條奈米碳管及多個導熱材，且導熱材填充於對應的奈米碳管內。
在本發明的一實施例中，上述的奈米碳管彼此交錯相疊而呈網格狀。
在本發明的一實施例中，上述的其中一奈米碳管層自其中一晶片的主動表面沿著其側表面延伸至基板上，且另一奈米碳管層自另一晶片的主動表面沿著其側表面延伸至基板上。
在本發明的一實施例中，上述的延伸至基板上的其中一奈米碳管層與基板的導熱通孔相接觸，且延伸至基板上的另一奈米碳管層與其中一奈米碳管層相接觸。
在本發明的一實施例中，上述的晶片堆疊封裝結構更包括至少一膠層。膠層連接另一晶片的背表面，且位於其中一晶片的主動表面與另一晶片的背表面之間。膠層用以黏著固定配置於其中一晶片的主動表面與另一晶片的背表面之間的其中一奈米碳管層，並黏著固定兩晶片。
在本發明的一實施例中，上述的膠層包括液態膠(例如是銀膠或不導電膠)、黏晶膠(DAF)或線包覆膠膜(film over wire，FOW)。
在本發明的一實施例中，上述的晶片堆疊封裝結構更包括至少一黏著層。黏著層連接其中一晶片的主動表面，且位於其中一晶片的主動表面與另一晶片的背表面之間。黏著層用以黏著固定配置於其中一晶片的主動表面與另一晶片的背表面之間的其中一奈米碳管層，並黏著固定兩晶片。
在本發明的一實施例中，上述的其中一奈米碳管層在其中一晶片的主動表面上的正投影面積小於其中一晶片的主動表面的面積。另一奈米碳管層在另一晶片的主動表面上的正投影面積小於另一晶片的主動表面的面積。
在本發明的一實施例中，上述的另一晶片在其中一晶片的主動表面上的正投影覆蓋其中一奈米碳管層在其中一晶片的主動表面上的正投影。
基於上述，本發明的晶片堆疊封裝結構中的各晶片的主動表面上分別設有一層奈米碳管層，因此各晶片運行時所產生的熱可透過對應的奈米碳管層導出，使得本發明的晶片堆疊封裝結構具有良好的散熱效率及可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A是本發明一實施例的晶片堆疊封裝結構的剖面示意圖。圖1B是圖1A中區域A的放大示意圖。圖1C是本發明一實施例的奈米碳管的排列方式的局部立體示意圖。請參照圖1A至圖1C，在本實施例中，晶片堆疊封裝結構100包括基板110、第一晶片120、第二晶片122、第三晶片124、第一奈米碳管層130、第二奈米碳管層132、第三奈米碳管層134、第一導線140、第二導線142、第三導線144以及封裝膠體150，其中基板110可以是多層線路基板，且可為軟式線路基板或是線路基板。第一晶片120、第二晶片122以及第三晶片124依序堆疊於基板110，其中第一晶片120位於基板110與第二晶片122之間，且第二晶片122位於第一晶片120與第三晶片124之間。
第一晶片120具有相對的第一主動表面120a與第一背表面120b，第二晶片122具有相對的第二主動表面122a與第二背表面122b，且第三晶片124具有相對的第三主動表面124a與第三背表面124b。第一背表面120b朝向基板110，第一主動表面120a朝向第二背表面122b，且第二主動表面122a朝向第三背表面124b。另一方面，第一奈米碳管層130配置於第一主動表面120a與第二背表面122b之間，且熱耦接於第一主動表面120a。第二奈米碳管層132配置於第二動表面122a與第三背表面124b之間，且熱耦接於第二主動表面122a。第三奈米碳管層134配置於第三主動表面124a上，且熱耦接於第三主動表面124a。
在本實施例中，第一奈米碳管層130在第一主動表面120a上的正投影面積小於第一主動表面120a的面積，第二奈米碳管層132在第二主動表面122a上的正投影面積小於第二主動表面122a的面積，且第三奈米碳管層134在第三主動表面124a上的正投影面積小於第三主動表面124a的面積。在每一晶片的主動表面未被對應的奈米碳管層完全佔據的情況下，得以在每一晶片的主動表面上保有用來電性連接每一晶片與基板110的接合區域。另一方面，第三晶片124在第二主動表面122a上的正投影可覆蓋第二奈米碳管層132在第二主動表面122a上的正投影，且第二晶片122在第一主動表面120a上的正投影可覆蓋第一奈米碳管層130在第一主動表面120a上的正投影。進一步而言，位於任兩相鄰晶片之間的奈米碳管層例如是分佈於任兩相鄰晶片的重疊處，用以獲致較大散熱面積。
請繼續參照圖1A至圖1C，在本實施例中，每一晶片的主動表面上保有用來電性連接每一晶片與基板110的接合區域，其中第一導線140配置用以電性連接第一主動表面120a與基板110，第二導線142配置用以電性連接第二主動表面122a與基板110，且第三導線144配置用以電性連接第三主動表面124a與基板110。就導線之間的相對位置而言，第一導線140與第三導線144分別位於第二導線142的相對兩側，且任兩相鄰的導線保持距離，避免相互搭接而短路。特別說明的是，圖1A所繪示的導線位於晶片的同一側，但本發明不限於此，在其他實施例中，導線可位於晶片的不同側。
另一方面，封裝膠體150配置於基板110上，並包覆設置於基板110上的第一晶片120、第二晶片122、第三晶片124、第一奈米碳管層130、第二奈米碳管層132、第三奈米碳管層134、第一導線140、第二導線142以及第三導線144。封裝膠體150可用以防止水氣或外界異物入侵，而對第一晶片120、第二晶片122、第三晶片124、第一奈米碳管層130、第二奈米碳管層132、第三奈米碳管層134、第一導線140、第二導線142以及第三導線144造成影響，例如鏽蝕、短路或功能失常等。
請參照圖1B與圖1C，在本實施例中，第二奈米碳管層132包括多條奈米碳管136及多個導熱材138，且每一導熱材138填充於對應的奈米碳管136內。導熱材138的材質可以是金屬、合金或其他適當的導熱材料，且金屬例如是銅，但不限於此。第二奈米碳管層132的奈米碳管136的排列方式例如是彼此交錯相疊，並排列成網格狀，以獲致較大的散熱面積。然而，本發明對於奈米碳管的排列方式不作限制，在其他實施例中，奈米碳管也可以是並列設置而無交錯或交疊，或者是包含有並列設置與交錯(或交疊)設置等兩種排列方式。需說明的是，第一奈米碳管層130與第三奈米碳管層134的結構、組成及排列方式相同於第二奈米碳管層132的結構、組成及排列方式，故不重複贅述。
請參照圖1A，在本實施例中，晶片堆疊封裝結構100中更包括第一膠層160、第二膠層162以及第三膠層164，其中第三膠層164位於第二主動表面122a與第三背表面124b之間，以黏著固定第二晶片122、第三晶片124以及位於第二晶片122與第三晶片124的第二奈米碳管層132。第二膠層162位於第一主動表面120a與第二背表面122b之間，以黏著固定第一晶片120、第二晶片122以及位於第一晶片120與第二晶片122之間的第一奈米碳管層130。第一膠層160位於第一背表面120b與基板110之間，以黏著固定第一晶片120與基板110。進一步而言，第一膠層160可以是絕緣膠膜，而第二膠層162以及第三膠層164，可以是液態膠(例如是銀膠或不導電膠)、黏晶膠(DAF)或線包覆膠膜(film over wire，FOW)。舉例來說，當第二晶片122以第二背表面122b朝向第一晶片120的第一主動表面120a，並透過位於第二背表面122b上的第二膠層162貼合至第一主動表面120a時，位於第一主動表面120a上的第一奈米碳管層130可穿入第二膠層162，以黏著固定位於第一晶片120與第二晶片122之間的第一奈米碳管層130。另一方面，當第三晶片124以第三背表面124b朝向第二晶片122的第二主動表面122a，並透過位於第三背表面124b上的第三膠層164貼合至第二主動表面122a時，位於第二主動表面122a上的第二奈米碳管層132可穿入第三膠層164，以黏著固定位於第二晶片122與第三晶片124的第二奈米碳管層132。
因第一晶片120、第二晶片122以及第三晶片124的主動表面上分別設有第一奈米碳管層130、第二奈米碳管層132以及第三奈米碳管層134，且第一奈米碳管層130、第二奈米碳管層132以及第三奈米碳管層134分別熱耦接第一晶片120、第二晶片122以及第三晶片124的主動表面，第一晶片120、第二晶片122以及第三晶片124運行時所產生的熱可分別透過第一奈米碳管層130、第二奈米碳管層132以及第三奈米碳管層134逸散至外界，防止熱累積於第一晶片120、第二晶片122以及第三晶片124，以確保第一晶片120、第二晶片122以及第三晶片124的運行效能。也就是說，本實施例的晶片堆疊封裝結構100具有良好的散熱效率及可靠度。另外，晶片堆疊封裝結構100可設有焊球190，配置於基板110的下方(即相對於晶片所在側的另一側)，使晶片堆疊封裝結構100可透過焊球190與其他晶片封裝結構、晶片堆疊封裝結構或外部電子元件電性連接。
需說明的是，雖然本實施例是以相互堆疊的三個晶片作說明，但本發明對於晶片的數量不加以限制，其數量可以是兩個或大於三個。以包括兩個晶片的晶片堆疊封裝結構為例，其奈米碳管層的數量為兩層，其中一層奈米碳管層配置於兩個晶片之間，且熱耦接於下層晶片的主動表面，另一層奈米碳管層配置於上層晶片的主動表面，並熱耦接於上層晶片的主動表面。也就是說，奈米碳管層的數量會隨晶片的數量增加而增加，且兩者的數量互為相等。相對地，用以黏著固定奈米碳管層的膠層的數量也會隨奈米碳管層的數量而作調整。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，下述實施例不再重複贅述。
圖2是本發明另一實施例的晶片堆疊封裝結構的剖面示意圖。請參考圖2，本實施例的晶片堆疊封裝結構100a與圖1A所示的晶片堆疊封裝結構100相似，惟二者主要差異之處在於：本實施例的晶片堆疊封裝結構100a更包括至少一黏著層，此處是以包括第一黏著層170、第二黏著層172以及第三黏著層174作說明。
詳細而言，第三黏著層174連接第三晶片124的第三主動表面124a，以黏著固定第三奈米碳管層134於第三晶片124的第三主動表面124a上。第二黏著層172連接第二晶片122的第二主動表面122a，且位於第二晶片122的第二主動表面122a與第三晶片124的第三背表面124b之間，以黏著固定第二奈米碳管層132於第二晶片122的第二主動表面122a上。並且，第三膠層164與第二黏著層172相連接，以黏著固定第三晶片124與第二晶片122，其中第三膠層164連接第三晶片124的背表面124b，且位於第二黏著層172與第三晶片124之間。第一黏著層170連接第一晶片120的主動表面120a，且位於第一晶片120的主動表面120a與第二晶片122的背表面122b之間，以黏著固定第一奈米碳管層130於第一晶片120的主動表面120a上。並且，第二膠層162與第一黏著層170相連接，以黏著固定第二晶片122與第一晶片120，其中第二膠層162連接第二晶片122的背表面122b，且位於第一黏著層170與第二晶片122之間。
就製程上而言，可先將第一奈米碳管層130黏著固定於第一黏著層170上，接著，使第一黏著層170黏著固定於第一晶片120主動表面120a，然後，使黏著固定於第二晶片122的背表面122b的第二膠層162貼合至第一晶片120主動表面120a，以使第一奈米碳管層130穿入至第二膠層162中。同理，先將第二奈米碳管層132黏著固定於第二黏著層172上，接著，使第二黏著層172黏著固定於第二晶片122的第二主動表面122a，然後，使黏著固定於第三晶片124的第三背表面124b的第三膠層164貼合至第二晶片122的第二主動表面122a，以使第二奈米碳管層132穿入至第三膠層164中。最後，將第三奈米碳管層134黏著固定於第三黏著層174上，接著，使第三黏著層174黏著固定於第三晶片124的第三主動表面124a。
圖3是本發明又一實施例的晶片堆疊封裝結構的剖面示意圖。請參考圖3，本實施例的晶片堆疊封裝結構100b與圖1A所示的晶片堆疊封裝結構100相似，惟二者主要差異之處在於：晶片堆疊封裝結構100b包括錯位設置的第一晶片120與第二晶片122，其中第二晶片122的局部超出於第一晶片120的側表面120c，且懸空於基板110a的上方。另一方面，第一奈米碳管層130a自第一晶片120的第一主動表面120a沿著側表面120c延伸至基板110a上。第二奈米碳管層132a自第二晶片122的第二主動表面122a沿著側表面122c延伸至基板110a上，其中延伸至基板110a上的第二奈米碳管層132a疊置於延伸至基板110a上的第一奈米碳管層130a，且相接觸的第一奈米碳管層130a與第二奈米碳管層132a彼此熱耦接。
詳細而言，延伸至基板110a上的第一奈米碳管層130a與基板110a的導熱通孔180相接觸而熱耦接，並且延伸至基板110a上的第二奈米碳管層132a透過延伸至基板110a上的第一奈米碳管層130a與基板110a熱耦接導熱通孔180。藉此設計，第一晶片120運行時所產生的熱以及第二晶片122運行時所產生的熱可分別透過第一奈米碳管層130a與第二奈米碳管層132a傳導至導熱通孔180，並藉由導熱通孔180逸散至外界，以使晶片堆疊封裝結構100b具有更佳的散熱效率。
圖4是本發明再一實施例的晶片堆疊封裝結構的剖面示意圖。請參考圖4，本實施例的晶片堆疊封裝結構100c與圖3所示的晶片堆疊封裝結構100b相似，惟二者主要差異之處在於：晶片堆疊封裝結構100c包括用以黏著固定第一奈米碳管層130的第一黏著層170以及用以黏著固定第二奈米碳管層132的第二黏著層172。
詳細而言，第一黏著層170連接第一晶片120的第一主動表面120a，且位於第一晶片120的第一主動表面120a與第二晶片122的第二背表面122b之間，以黏著固定第一奈米碳管層130於第一晶片120的第一主動表面120a上。並且，第二膠層162與第一黏著層170相連接，以黏著固定第二晶片122與第一晶片120，其中第二膠層162連接第二晶片122的第二背表面122b，且位於第一黏著層170與第二晶片122之間。另一方面，第一黏著層170進一步沿著第一晶片120的側表面120c延伸至基板110a上，並覆蓋基板110a的導熱通孔180。因此，沿著第一晶片120的側表面120c延伸至基板110a上的第一奈米碳管層130可透過第一黏著層170黏著固定於第一晶片120的側表面120c與基板110a。第二黏著層172連接第二晶片122的第二主動表面122a，以黏著固定第二奈米碳管層132於第二晶片122的第二主動表面122a上。第二黏著層172進一步延伸至第二晶片122的側表面122c，以固定延伸通過第二晶片122的側表面122c的第二奈米碳管層132。
綜上所述，本發明的晶片堆疊封裝結構中的各晶片的主動表面上分別設有導熱用的一層奈米碳管層，因此各晶片運行時所產生的熱可透過對應的奈米碳管層導出，使得本發明的晶片堆疊封裝結構具有良好的散熱效率及可靠度。另一方面，各奈米碳管層的配置可進一步沿著對應的晶片的側表面延伸至基板上，並且延伸至基板上的各奈米碳管層可直接或間接熱耦接基板的導熱通孔，使各晶片運行時所產生的熱可透過對應的奈米碳管層傳導至導熱通孔，並藉由導熱通孔逸散至外界。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b、100c‧‧‧晶片堆疊封裝結構
110、110a‧‧‧基板
120‧‧‧第一晶片
120a‧‧‧第一主動表面
120b‧‧‧第一背表面
120c、122c‧‧‧側表面
122‧‧‧第二晶片
122a‧‧‧第二主動表面
122b‧‧‧第二背表面
124‧‧‧第三晶片
124a‧‧‧第三主動表面
124b‧‧‧第三背表面
130、130a‧‧‧第一奈米碳管層
132、132a‧‧‧第二奈米碳管層
134‧‧‧第三奈米碳管層
136‧‧‧奈米碳管
138‧‧‧導熱材
140、142、144‧‧‧導線
150‧‧‧封裝膠體
160‧‧‧第一膠層
162‧‧‧第二膠層
164‧‧‧第三膠層
170‧‧‧第一黏著層
172‧‧‧第二黏著層
174‧‧‧第三黏著層
180‧‧‧導熱通孔
190‧‧‧焊球
A‧‧‧區域
圖1A是本發明一實施例的晶片堆疊封裝結構的剖面示意圖。 圖1B是圖1A中區域A的放大示意圖。 圖1C是本發明一實施例的奈米碳管的排列方式的局部立體示意圖。 圖2是本發明另一實施例的晶片堆疊封裝結構的剖面示意圖。 圖3是本發明又一實施例的晶片堆疊封裝結構的剖面示意圖。 圖4是本發明再一實施例的晶片堆疊封裝結構的剖面示意圖。

Claims (9)

  1. 一種晶片堆疊封裝結構，包括：一基板；至少兩晶片，分別配置於基板上，其中一該晶片位於該基板與另一該晶片之間；至少兩奈米碳管層，其中一該奈米碳管層配置於其中一該晶片的主動表面與另一該晶片的背表面之間，且另一該奈米碳管層配置於另一該晶片的主動表面上；多條導線，配置用以電性連接其中一該晶片與該基板以及電性連接另一該晶片與該基板；以及一封裝膠體，配置於該基板上，並包覆該至少兩晶片、該至少兩奈米碳管層以及該些導線，其中一該奈米碳管層自其中一該晶片的主動表面沿著其側表面延伸至該基板上，且另一該奈米碳管層自另一該晶片的主動表面沿著其側表面延伸至該基板上。
  2. 如申請專利範圍第1項所述的晶片堆疊封裝結構，其中各該奈米碳管層包括多條奈米碳管及多個導熱材，各該導熱材填充於對應的各該奈米碳管內。
  3. 如申請專利範圍第2項所述的晶片堆疊封裝結構，其中該些奈米碳管彼此交錯相疊而呈網格狀。
  4. 如申請專利範圍第1項所述的晶片堆疊封裝結構，其中延伸至該基板上的其中一該奈米碳管層與該基板的導熱通孔相接觸，且延伸至該基板上的另一該奈米碳管層與其中一該奈米碳管層相接觸。
  5. 如申請專利範圍第1項所述的晶片堆疊封裝結構，更包括：至少一膠層，連接另一該晶片的背表面，且位於其中一該晶片的主動表面與另一該晶片的背表面之間，用以黏著固定配置於其中一該晶片的主動表面與另一該晶片的背表面之間的其中一該奈米碳管層，並黏著固定該至少兩晶片。
  6. 如申請專利範圍第5項所述的晶片堆疊封裝結構，其中該至少一膠層包括液態膠、黏晶膠或線包覆膠膜。
  7. 如申請專利範圍第5項所述的晶片堆疊封裝結構，更包括：至少一黏著層，連接其中一該晶片的主動表面，且位於其中一該晶片的主動表面與另一該晶片的背表面之間，用以黏著固定配置於其中一該晶片的主動表面與另一該晶片的背表面之間的其中一該奈米碳管層，並黏著固定該至少兩晶片。
  8. 如申請專利範圍第1項所述的晶片堆疊封裝結構，其中一該奈米碳管層在其中一該晶片的主動表面上的正投影面積小於其中一該晶片的主動表面的面積，且另一該奈米碳管層在另一該晶片的主動表面上的正投影面積小於另一該晶片的主動表面的面積。
  9. 如申請專利範圍第1項所述的晶片堆疊封裝結構，其中另一該晶片在其中一該晶片的主動表面上的正投影覆蓋其中一該奈米碳管層在其中一該晶片的主動表面上的正投影。
TW106141702A 2017-11-29 2017-11-29 晶片堆疊封裝結構 TWI653721B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106141702A TWI653721B (zh) 2017-11-29 2017-11-29 晶片堆疊封裝結構
CN201810154887.8A CN109841602A (zh) 2017-11-29 2018-02-23 芯片堆叠封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106141702A TWI653721B (zh) 2017-11-29 2017-11-29 晶片堆疊封裝結構

Publications (2)

Publication Number Publication Date
TWI653721B true TWI653721B (zh) 2019-03-11
TW201926597A TW201926597A (zh) 2019-07-01

Family

ID=66590775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106141702A TWI653721B (zh) 2017-11-29 2017-11-29 晶片堆疊封裝結構

Country Status (2)

Country Link
CN (1) CN109841602A (zh)
TW (1) TWI653721B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761060B (zh) * 2021-02-03 2022-04-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006144030A (ja) * 2004-11-16 2006-06-08 Bridgestone Corp 高熱伝導複合材料とその製造方法
US8018051B2 (en) * 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
US8796822B2 (en) * 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
US20130127069A1 (en) * 2011-11-17 2013-05-23 International Business Machines Corporation Matrices for rapid alignment of graphitic structures for stacked chip cooling applications
CN103178027B (zh) * 2011-12-21 2016-03-09 清华大学 散热结构及应用该散热结构的电子设备
CN102569272B (zh) * 2011-12-31 2014-06-25 天水华天科技股份有限公司 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法
TWI467731B (zh) * 2012-05-03 2015-01-01 矽品精密工業股份有限公司 半導體封裝件及其製法
CN104505351A (zh) * 2014-12-30 2015-04-08 中国科学院微电子研究所 一种侧向互连的堆叠封装结构的制备方法

Also Published As

Publication number Publication date
TW201926597A (zh) 2019-07-01
CN109841602A (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
JP5081578B2 (ja) 樹脂封止型半導体装置
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
JP5367413B2 (ja) 半導体装置
TWI584428B (zh) 降低封裝翹曲之散熱型半導體封裝構造
JP4571679B2 (ja) 半導体装置
TWI531283B (zh) 連接基板及層疊封裝結構
JP2008277817A (ja) 放熱モジュール及びその製造方法
TWI446495B (zh) 封裝載板及其製作方法
JP2008244104A (ja) 半導体装置とその製造方法
US7388286B2 (en) Semiconductor package having enhanced heat dissipation and method of fabricating the same
KR20030096461A (ko) 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
TWI464929B (zh) 提昇散熱效率之光源模組及其嵌入式封裝結構
TWI653721B (zh) 晶片堆疊封裝結構
JP2011103358A (ja) 半導体実装構造体
WO2014136735A1 (ja) 半導体装置
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TW201644328A (zh) 晶片封裝結構
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
TWI423405B (zh) 具載板之封裝結構
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
TWI722560B (zh) 直接導出電子元件熱能的封裝結構
JP2012199283A (ja) 半導体装置
TWM545363U (zh) 晶片封裝結構
WO2014171403A1 (ja) 半導体装置
TWI607540B (zh) Chip package structure and manufacturing method thereof