CN109841602A - 芯片堆叠封装结构 - Google Patents
芯片堆叠封装结构 Download PDFInfo
- Publication number
- CN109841602A CN109841602A CN201810154887.8A CN201810154887A CN109841602A CN 109841602 A CN109841602 A CN 109841602A CN 201810154887 A CN201810154887 A CN 201810154887A CN 109841602 A CN109841602 A CN 109841602A
- Authority
- CN
- China
- Prior art keywords
- chip
- nano
- tube layer
- carbon tube
- sized carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 127
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 115
- 239000002105 nanoparticle Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 239000000084 colloidal system Substances 0.000 claims abstract description 11
- 238000012856 packing Methods 0.000 claims abstract description 10
- 239000002041 carbon nanotube Substances 0.000 claims description 15
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 15
- 239000003292 glue Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 241000209094 Oryza Species 0.000 description 4
- 235000007164 Oryza sativa Nutrition 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 235000009566 rice Nutrition 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000003447 ipsilateral effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Carbon And Carbon Compounds (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一种芯片堆叠封装结构，其包括基板、至少两个芯片、至少两纳米碳管层、多条导线以及封装胶体。两个芯片分别配置于基板上，其中一个芯片位于基板与另一个芯片之间。其中一个纳米碳管层配置于其中一个芯片的主动表面与另一个芯片的背表面之间。另一个纳米碳管层配置于另一个芯片的主动表面上。导线配置用以电性连接其中一个芯片与基板，以及电性连接另一个芯片与基板。封装胶体配置于基板上，并包覆芯片、纳米碳管层以及导线。本发明具有良好的散热效率及可靠度。
Description
技术领域
本发明涉及一种芯片封装结构，尤其涉及一种芯片堆叠封装结构。
背景技术
目前，为使芯片堆叠封装结构具有良好的散热效率，大多的作法是使上层芯片的上表面暴露于封装胶体外，或者是将散热片贴附于上层芯片并使散热片的上表面暴露于封装胶体外，以使芯片运行时所产生的热可逸散至外界。
然而，采用上述散热手段，下层芯片运行时所产生的热并无法有效地逸散至外界而不断地累积于下层芯片，使得芯片可能会因为过热而导致效能衰减或使用寿命缩短，甚至是损毁，进而影响芯片堆叠封装结构的可靠度。因此，如何进一步地提升芯片堆叠封装结构的散热效率，已成目前亟待解决的课题。
发明内容
本发明提供一种芯片堆叠封装结构，具有良好的散热效率及可靠度。
本发明的芯片堆叠封装结构包括基板、至少两个芯片、至少两个纳米碳管层、多条导线以及封装胶体。两芯片分别配置于基板上，其中一个芯片位于基板与另一个芯片之间。其中一个纳米碳管层配置于其中一个芯片的主动表面与另一个芯片的背表面之间。另一个纳米碳管层配置于另一个芯片的主动表面上。导线配置用以电性连接其中一个芯片与基板，以及电性连接另一个芯片与基板。封装胶体配置于基板上，并包覆芯片、纳米碳管层以及导线。
在本发明的一实施例中，上述的纳米碳管层包括多条纳米碳管及多个导热材，且导热材填充于对应的纳米碳管内。
在本发明的一实施例中，上述的纳米碳管彼此交错相叠而呈网格状。
在本发明的一实施例中，上述的其中一个纳米碳管层自其中一个芯片的主动表面沿着其侧表面延伸至基板上，且另一个纳米碳管层自另一个芯片的主动表面沿着其侧表面延伸至基板上。
在本发明的一实施例中，上述的延伸至基板上的其中一个纳米碳管层与基板的导热通孔相接触，且延伸至基板上的另一个纳米碳管层与其中一个纳米碳管层相接触。
在本发明的一实施例中，上述的芯片堆叠封装结构还包括至少一个胶层。胶层连接另一个芯片的背表面，且位于其中一个芯片的主动表面与另一个芯片的背表面之间。胶层用以黏着固定配置于其中一个芯片的主动表面与另一个芯片的背表面之间的其中一个纳米碳管层，并黏着固定两芯片。
在本发明的一实施例中，上述的胶层包括液态胶(例如是银胶或不导电胶)、黏晶胶(DAF)或线包覆胶膜(film over wire，FOW)。
在本发明的一实施例中，上述的芯片堆叠封装结构还包括至少一个黏着层。黏着层连接其中一个芯片的主动表面，且位于其中一个芯片的主动表面与另一个芯片的背表面之间。黏着层用以黏着固定配置于其中一个芯片的主动表面与另一个芯片的背表面之间的其中一个纳米碳管层，并黏着固定两芯片。
在本发明的一实施例中，上述的其中一个纳米碳管层在其中一个芯片的主动表面上的正投影面积小于其中一个芯片的主动表面的面积。另一个纳米碳管层在另一个芯片的主动表面上的正投影面积小于另一个芯片的主动表面的面积。
在本发明的一实施例中，上述的另一个芯片在其中一个芯片的主动表面上的正投影覆盖其中一个纳米碳管层在其中一个芯片的主动表面上的正投影。
基于上述，本发明的芯片堆叠封装结构中的各芯片的主动表面上分别设有一层纳米碳管层，因此各芯片运行时所产生的热可通过对应的纳米碳管层导出，使得本发明的芯片堆叠封装结构具有良好的散热效率及可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A是本发明一实施例的芯片堆叠封装结构的剖面示意图。
图1B是图1A中区域A的放大示意图。
图1C是本发明一实施例的纳米碳管的排列方式的局部立体示意图。
图2是本发明另一实施例的芯片堆叠封装结构的剖面示意图。
图3是本发明又一实施例的芯片堆叠封装结构的剖面示意图。
图4是本发明再一实施例的芯片堆叠封装结构的剖面示意图。
附图标记说明
100、100a、100b、100c：芯片堆叠封装结构
110、110a：基板
120：第一芯片
120a：第一主动表面
120b：第一背表面
120c、122c：侧表面
122：第二芯片
122a：第二主动表面
122b：第二背表面
124：第三芯片
124a：第三主动表面
124b：第三背表面
130、130a：第一纳米碳管层
132、132a：第二纳米碳管层
134：第三纳米碳管层
136：纳米碳管
138：导热材
140、142、144：导线
150：封装胶体
160：第一胶层
162：第二胶层
164：第三胶层
170：第一黏着层
172：第二黏着层
174：第三黏着层
180：导热通孔
190：焊球
A：区域
具体实施方式
图1A是本发明一实施例的芯片堆叠封装结构的剖面示意图。图1B是图1A中区域A的放大示意图。图1C是本发明一实施例的纳米碳管的排列方式的局部立体示意图。请参照图1A至图1C，在本实施例中，芯片堆叠封装结构100包括基板110、第一芯片120、第二芯片122、第三芯片124、第一纳米碳管层130、第二纳米碳管层132、第三纳米碳管层134、第一导线140、第二导线142、第三导线144以及封装胶体150，其中基板110可以是多层线路基板，且可为软式线路基板或是线路基板。第一芯片120、第二芯片122以及第三芯片124依序堆叠于基板110，其中第一芯片120位于基板110与第二芯片122之间，且第二芯片122位于第一芯片120与第三芯片124之间。
第一芯片120具有相对的第一主动表面120a与第一背表面120b，第二芯片122具有相对的第二主动表面122a与第二背表面122b，且第三芯片124具有相对的第三主动表面124a与第三背表面124b。第一背表面120b朝向基板110，第一主动表面120a朝向第二背表面122b，且第二主动表面122a朝向第三背表面124b。另一方面，第一纳米碳管层130配置于第一主动表面120a与第二背表面122b之间，且热耦接于第一主动表面120a。第二纳米碳管层132配置于第二动表面122a与第三背表面124b之间，且热耦接于第二主动表面122a。第三纳米碳管层134配置于第三主动表面124a上，且热耦接于第三主动表面124a。
在本实施例中，第一纳米碳管层130在第一主动表面120a上的正投影面积小于第一主动表面120a的面积，第二纳米碳管层132在第二主动表面122a上的正投影面积小于第二主动表面122a的面积，且第三纳米碳管层134在第三主动表面124a上的正投影面积小于第三主动表面124a的面积。在每一芯片的主动表面未被对应的纳米碳管层完全占据的情况下，得以在每一芯片的主动表面上保有用来电性连接每一芯片与基板110的接合区域。另一方面，第三芯片124在第二主动表面122a上的正投影可覆盖第二纳米碳管层132在第二主动表面122a上的正投影，且第二芯片122在第一主动表面120a上的正投影可覆盖第一纳米碳管层130在第一主动表面120a上的正投影。进一步而言，位于任两相邻芯片之间的纳米碳管层例如是分布于任两相邻芯片的重叠处，用以获致较大散热面积。
请继续参照图1A至图1C，在本实施例中，每一芯片的主动表面上保有用来电性连接每一芯片与基板110的接合区域，其中第一导线140配置用以电性连接第一主动表面120a与基板110，第二导线142配置用以电性连接第二主动表面122a与基板110，且第三导线144配置用以电性连接第三主动表面124a与基板110。就导线之间的相对位置而言，第一导线140与第三导线144分别位于第二导线142的相对两侧，且任两相邻的导线保持距离，避免相互搭接而短路。特别说明的是，图1A所绘示的导线位于芯片的同一侧，但本发明不限于此，在其他实施例中，导线可位于芯片的不同侧。
另一方面，封装胶体150配置于基板110上，并包覆设置于基板110上的第一芯片120、第二芯片122、第三芯片124、第一纳米碳管层130、第二纳米碳管层132、第三纳米碳管层134、第一导线140、第二导线142以及第三导线144。封装胶体150可用以防止水气或外界异物入侵，而对第一芯片120、第二芯片122、第三芯片124、第一纳米碳管层130、第二纳米碳管层132、第三纳米碳管层134、第一导线140、第二导线142以及第三导线144造成影响，例如锈蚀、短路或功能失常等。
请参照图1B与图1C，在本实施例中，第二纳米碳管层132包括多条纳米碳管136及多个导热材138，且每一导热材138填充于对应的纳米碳管136内。导热材138的材质可以是金属、合金或其他适当的导热材料，且金属例如是铜，但不限于此。第二纳米碳管层132的纳米碳管136的排列方式例如是彼此交错相叠，并排列成网格状，以获致较大的散热面积。然而，本发明对于纳米碳管的排列方式不作限制，在其他实施例中，纳米碳管也可以是并列设置而无交错或交叠，或者是包含有并列设置与交错(或交叠)设置等两种排列方式。需说明的是，第一纳米碳管层130与第三纳米碳管层134的结构、组成及排列方式相同于第二纳米碳管层132的结构、组成及排列方式，故不重复赘述。
请参照图1A，在本实施例中，芯片堆叠封装结构100中还包括第一胶层160、第二胶层162以及第三胶层164，其中第三胶层164位于第二主动表面122a与第三背表面124b之间，以黏着固定第二芯片122、第三芯片124以及位于第二芯片122与第三芯片124的第二纳米碳管层132。第二胶层162位于第一主动表面120a与第二背表面122b之间，以黏着固定第一芯片120、第二芯片122以及位于第一芯片120与第二芯片122之间的第一纳米碳管层130。第一胶层160位于第一背表面120b与基板110之间，以黏着固定第一芯片120与基板110。进一步而言，第一胶层160可以是绝缘胶膜，而第二胶层162以及第三胶层164，可以是液态胶(例如是银胶或不导电胶)、黏晶胶(DAF)或线包覆胶膜(film over wire，FOW)。举例来说，当第二芯片122以第二背表面122b朝向第一芯片120的第一主动表面120a，并通过位于第二背表面122b上的第二胶层162贴合至第一主动表面120a时，位于第一主动表面120a上的第一纳米碳管层130可穿入第二胶层162，以黏着固定位于第一芯片120与第二芯片122之间的第一纳米碳管层130。另一方面，当第三芯片124以第三背表面124b朝向第二芯片122的第二主动表面122a，并通过位于第三背表面124b上的第三胶层164贴合至第二主动表面122a时，位于第二主动表面122a上的第二纳米碳管层132可穿入第三胶层164，以黏着固定位于第二芯片122与第三芯片124的第二纳米碳管层132。
因第一芯片120、第二芯片122以及第三芯片124的主动表面上分别设有第一纳米碳管层130、第二纳米碳管层132以及第三纳米碳管层134，且第一纳米碳管层130、第二纳米碳管层132以及第三纳米碳管层134分别热耦接第一芯片120、第二芯片122以及第三芯片124的主动表面，第一芯片120、第二芯片122以及第三芯片124运行时所产生的热可分别通过第一纳米碳管层130、第二纳米碳管层132以及第三纳米碳管层134逸散至外界，防止热累积于第一芯片120、第二芯片122以及第三芯片124，以确保第一芯片120、第二芯片122以及第三芯片124的运行效能。也就是说，本实施例的芯片堆叠封装结构100具有良好的散热效率及可靠度。另外，芯片堆叠封装结构100可设有焊球190，配置于基板110的下方(即相对于芯片所在侧的另一侧)，使芯片堆叠封装结构100可通过焊球190与其他芯片封装结构、芯片堆叠封装结构或外部电子元件电性连接。
需说明的是，虽然本实施例是以相互堆叠的三个芯片作说明，但本发明对于芯片的数量不加以限制，其数量可以是两个或大于三个。以包括两个芯片的芯片堆叠封装结构为例，其纳米碳管层的数量为两层，其中一层纳米碳管层配置于两个芯片之间，且热耦接于下层芯片的主动表面，另一层纳米碳管层配置于上层芯片的主动表面，并热耦接于上层芯片的主动表面。也就是说，纳米碳管层的数量会随芯片的数量增加而增加，且两者的数量互为相等。相对地，用以黏着固定纳米碳管层的胶层的数量也会随纳米碳管层的数量而作调整。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，下述实施例不再重复赘述。
图2是本发明另一实施例的芯片堆叠封装结构的剖面示意图。请参考图2，本实施例的芯片堆叠封装结构100a与图1A所示的芯片堆叠封装结构100相似，惟二者主要差异之处在于：本实施例的芯片堆叠封装结构100a还包括至少一个黏着层，此处是以包括第一黏着层170、第二黏着层172以及第三黏着层174作说明。
详细而言，第三黏着层174连接第三芯片124的第三主动表面124a，以黏着固定第三纳米碳管层134于第三芯片124的第三主动表面124a上。第二黏着层172连接第二芯片122的第二主动表面122a，且位于第二芯片122的第二主动表面122a与第三芯片124的第三背表面124b之间，以黏着固定第二纳米碳管层132于第二芯片122的第二主动表面122a上。并且，第三胶层164与第二黏着层172相连接，以黏着固定第三芯片124与第二芯片122，其中第三胶层164连接第三芯片124的背表面124b，且位于第二黏着层172与第三芯片124之间。第一黏着层170连接第一芯片120的主动表面120a，且位于第一芯片120的主动表面120a与第二芯片122的背表面122b之间，以黏着固定第一纳米碳管层130于第一芯片120的主动表面120a上。并且，第二胶层162与第一黏着层170相连接，以黏着固定第二芯片122与第一芯片120，其中第二胶层162连接第二芯片122的背表面122b，且位于第一黏着层170与第二芯片122之间。
就过程上而言，可先将第一纳米碳管层130黏着固定于第一黏着层170上，接着，使第一黏着层170黏着固定于第一芯片120主动表面120a，然后，使黏着固定于第二芯片122的背表面122b的第二胶层162贴合至第一芯片120主动表面120a，以使第一纳米碳管层130穿入至第二胶层162中。同理，先将第二纳米碳管层132黏着固定于第二黏着层172上，接着，使第二黏着层172黏着固定于第二芯片122的第二主动表面122a，然后，使黏着固定于第三芯片124的第三背表面124b的第三胶层164贴合至第二芯片122的第二主动表面122a，以使第二纳米碳管层132穿入至第三胶层164中。最后，将第三纳米碳管层134黏着固定于第三黏着层174上，接着，使第三黏着层174黏着固定于第三芯片124的第三主动表面124a。
图3是本发明又一实施例的芯片堆叠封装结构的剖面示意图。请参考图3，本实施例的芯片堆叠封装结构100b与图1A所示的芯片堆叠封装结构100相似，惟二者主要差异之处在于：芯片堆叠封装结构100b包括错位设置的第一芯片120与第二芯片122，其中第二芯片122的局部超出于第一芯片120的侧表面120c，且悬空于基板110a的上方。另一方面，第一纳米碳管层130a自第一芯片120的第一主动表面120a沿着侧表面120c延伸至基板110a上。第二纳米碳管层132a自第二芯片122的第二主动表面122a沿着侧表面122c延伸至基板110a上，其中延伸至基板110a上的第二纳米碳管层132a叠置于延伸至基板110a上的第一纳米碳管层130a，且相接触的第一纳米碳管层130a与第二纳米碳管层132a彼此热耦接。
详细而言，延伸至基板110a上的第一纳米碳管层130a与基板110a的导热通孔180相接触而热耦接，并且延伸至基板110a上的第二纳米碳管层132a通过延伸至基板110a上的第一纳米碳管层130a与基板110a热耦接导热通孔180。藉此设计，第一芯片120运行时所产生的热以及第二芯片122运行时所产生的热可分别通过第一纳米碳管层130a与第二纳米碳管层132a传导至导热通孔180，并通过导热通孔180逸散至外界，以使芯片堆叠封装结构100b具有更佳的散热效率。
图4是本发明再一实施例的芯片堆叠封装结构的剖面示意图。请参考图4，本实施例的芯片堆叠封装结构100c与图3所示的芯片堆叠封装结构100b相似，惟二者主要差异之处在于：芯片堆叠封装结构100c包括用以黏着固定第一纳米碳管层130的第一黏着层170以及用以黏着固定第二纳米碳管层132的第二黏着层172。
详细而言，第一黏着层170连接第一芯片120的第一主动表面120a，且位于第一芯片120的第一主动表面120a与第二芯片122的第二背表面122b之间，以黏着固定第一纳米碳管层130于第一芯片120的第一主动表面120a上。并且，第二胶层162与第一黏着层170相连接，以黏着固定第二芯片122与第一芯片120，其中第二胶层162连接第二芯片122的第二背表面122b，且位于第一黏着层170与第二芯片122之间。另一方面，第一黏着层170进一步沿着第一芯片120的侧表面120c延伸至基板110a上，并覆盖基板110a的导热通孔180。因此，沿着第一芯片120的侧表面120c延伸至基板110a上的第一纳米碳管层130可通过第一黏着层170黏着固定于第一芯片120的侧表面120c与基板110a。第二黏着层172连接第二芯片122的第二主动表面122a，以黏着固定第二纳米碳管层132于第二芯片122的第二主动表面122a上。第二黏着层172进一步延伸至第二芯片122的侧表面122c，以固定延伸通过第二芯片122的侧表面122c的第二纳米碳管层132。
综上所述，本发明的芯片堆叠封装结构中的各芯片的主动表面上分别设有导热用的一层纳米碳管层，因此各芯片运行时所产生的热可通过对应的纳米碳管层导出，使得本发明的芯片堆叠封装结构具有良好的散热效率及可靠度。另一方面，各纳米碳管层的配置可进一步沿着对应的芯片的侧表面延伸至基板上，并且延伸至基板上的各纳米碳管层可直接或间接热耦接基板的导热通孔，使各芯片运行时所产生的热可通过对应的纳米碳管层传导至导热通孔，并通过导热通孔逸散至外界。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求所界定者为准。
Claims (10)
1.一种芯片堆叠封装结构，其特征在于，包括：
基板；
至少两个芯片，分别配置于基板上，其中一个所述芯片位于所述基板与另一个所述芯片之间；
至少两个纳米碳管层，其中一个所述纳米碳管层配置于其中一个所述芯片的主动表面与另一个所述芯片的背表面之间，且另一个所述纳米碳管层配置于另一个所述芯片的主动表面上；
多条导线，配置用以电性连接其中一个所述芯片与所述基板以及电性连接另一个所述芯片与所述基板；以及
封装胶体，配置于所述基板上，并包覆所述至少两个芯片、所述至少两个纳米碳管层以及所述多个导线。
2.根据权利要求1所述的芯片堆叠封装结构，其特征在于，各所述纳米碳管层包括多条纳米碳管及多个导热材，各所述导热材填充于对应的各所述纳米碳管内。
3.根据权利要求2所述的芯片堆叠封装结构，其特征在于，多个所述纳米碳管彼此交错相叠而呈网格状。
4.根据权利要求1所述的芯片堆叠封装结构，其特征在于，所述纳米碳管层自其中一个所述芯片的主动表面沿着其侧表面延伸至所述基板上，且另一个所述纳米碳管层自另一个所述芯片的主动表面沿着其侧表面延伸至所述基板上。
5.根据权利要求4所述的芯片堆叠封装结构，其特征在于，延伸至所述基板上的其中一个所述纳米碳管层与所述基板的导热通孔相接触，且延伸至所述基板上的另一个所述纳米碳管层与其中一个所述纳米碳管层相接触。
6.根据权利要求1所述的芯片堆叠封装结构，其特征在于，还包括：
至少一个胶层，连接另一个所述芯片的背表面，且位于其中一个所述芯片的主动表面与另一个所述芯片的背表面之间，用以黏着固定配置于其中一个所述芯片的主动表面与另一个所述芯片的背表面之间的其中一个所述纳米碳管层，并黏着固定所述至少两个芯片。
7.根据权利要求6所述的芯片堆叠封装结构，其特征在于，所述至少一个胶层包括液态胶、黏晶胶或线包覆胶膜。
8.根据权利要求6所述的芯片堆叠封装结构，其特征在于，还包括：
至少一个黏着层，连接其中一个所述芯片的主动表面，且位于其中一个所述芯片的主动表面与另一个所述芯片的背表面之间，用以黏着固定配置于其中一个所述芯片的主动表面与另一个所述芯片的背表面之间的其中一个所述纳米碳管层，并黏着固定所述至少两个芯片。
9.根据权利要求1所述的芯片堆叠封装结构，其特征在于，所述纳米碳管层在其中一个所述芯片的主动表面上的正投影面积小于其中一个所述芯片的主动表面的面积，且另一个所述纳米碳管层在另一个所述芯片的主动表面上的正投影面积小于另一个所述芯片的主动表面的面积。
10.根据权利要求1所述的芯片堆叠封装结构，其特征在于，另一个所述芯片在其中一个所述芯片的主动表面上的正投影覆盖其中一个所述纳米碳管层在其中一个所述芯片的主动表面上的正投影。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106141702A TWI653721B (zh) | 2017-11-29 | 2017-11-29 | 晶片堆疊封裝結構 |
| TW106141702 | 2017-11-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109841602A true CN109841602A (zh) | 2019-06-04 |
Family
ID=66590775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810154887.8A Pending CN109841602A (zh) | 2017-11-29 | 2018-02-23 | 芯片堆叠封装结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN109841602A (zh) |
| TW (1) | TWI653721B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI761060B (zh) * | 2021-02-03 | 2022-04-11 | 南茂科技股份有限公司 | 薄膜覆晶封裝結構 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006144030A (ja) * | 2004-11-16 | 2006-06-08 | Bridgestone Corp | 高熱伝導複合材料とその製造方法 |
| CN102569272A (zh) * | 2011-12-31 | 2012-07-11 | 天水华天科技股份有限公司 | 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 |
| CN103035629A (zh) * | 2011-10-07 | 2013-04-10 | 飞思卡尔半导体公司 | 堆叠半导体器件 |
| US20130127069A1 (en) * | 2011-11-17 | 2013-05-23 | International Business Machines Corporation | Matrices for rapid alignment of graphitic structures for stacked chip cooling applications |
| CN103178027A (zh) * | 2011-12-21 | 2013-06-26 | 清华大学 | 散热结构及应用该散热结构的电子设备 |
| CN103383940A (zh) * | 2012-05-03 | 2013-11-06 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN104505351A (zh) * | 2014-12-30 | 2015-04-08 | 中国科学院微电子研究所 | 一种侧向互连的堆叠封装结构的制备方法 |
| CN105720024A (zh) * | 2009-02-02 | 2016-06-29 | 马克西姆综合产品公司 | 热性改进的半导体封装 |
-
2017
- 2017-11-29 TW TW106141702A patent/TWI653721B/zh active
-
2018
- 2018-02-23 CN CN201810154887.8A patent/CN109841602A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006144030A (ja) * | 2004-11-16 | 2006-06-08 | Bridgestone Corp | 高熱伝導複合材料とその製造方法 |
| CN105720024A (zh) * | 2009-02-02 | 2016-06-29 | 马克西姆综合产品公司 | 热性改进的半导体封装 |
| CN103035629A (zh) * | 2011-10-07 | 2013-04-10 | 飞思卡尔半导体公司 | 堆叠半导体器件 |
| US20130127069A1 (en) * | 2011-11-17 | 2013-05-23 | International Business Machines Corporation | Matrices for rapid alignment of graphitic structures for stacked chip cooling applications |
| CN103178027A (zh) * | 2011-12-21 | 2013-06-26 | 清华大学 | 散热结构及应用该散热结构的电子设备 |
| CN102569272A (zh) * | 2011-12-31 | 2012-07-11 | 天水华天科技股份有限公司 | 一种基板的多层隔片式ic芯片堆叠封装件及其生产方法 |
| CN103383940A (zh) * | 2012-05-03 | 2013-11-06 | 矽品精密工业股份有限公司 | 半导体封装件及其制法 |
| CN104505351A (zh) * | 2014-12-30 | 2015-04-08 | 中国科学院微电子研究所 | 一种侧向互连的堆叠封装结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201926597A (zh) | 2019-07-01 |
| TWI653721B (zh) | 2019-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7709952B2 (en) | Light emitting diode package | |
| TWI334215B (en) | Semiconductor package having electromagnetic shielding cap | |
| JP2012094842A (ja) | 発光モジュール | |
| KR20110033632A (ko) | 리지드-플렉서블 회로기판 및 그 제조방법 | |
| TWI479705B (zh) | A light emitting element module substrate, a light emitting element module and a lighting device | |
| US6781849B2 (en) | Multi-chip package having improved heat spread characteristics and method for manufacturing the same | |
| CN105321889B (zh) | 布线基板 | |
| EP2843719A2 (en) | Light emitting device | |
| CN109841602A (zh) | 芯片堆叠封装结构 | |
| CN103545286A (zh) | 线路基板、半导体封装结构及线路基板制作工艺 | |
| US20120317806A1 (en) | Method for Forming Package Substrate | |
| CN106129015A (zh) | 一种含有埋入芯片和倒装芯片互连的封装结构及其制作方法 | |
| KR101255912B1 (ko) | 멀티 칩 패키지 | |
| JP2009164176A (ja) | 半導体発光装置 | |
| US20110169165A1 (en) | Semiconductor device | |
| JP2011077164A (ja) | 半導体発光装置 | |
| US9123713B2 (en) | Lead structures with vertical offsets | |
| US20120099309A1 (en) | Light emitting device and illumination device | |
| JP2008098285A (ja) | 半導体装置 | |
| US20050087864A1 (en) | Cavity-down semiconductor package with heat spreader | |
| US7705445B2 (en) | Semiconductor package with low and high-speed signal paths | |
| US7119420B2 (en) | Chip packaging structure adapted to reduce electromagnetic interference | |
| TWI255562B (en) | Ball grid array package and substrate within | |
| JP2013120898A (ja) | 半導体デバイスおよびその製造方法 | |
| US8508024B2 (en) | Chip package structure and package substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190604 |
|
| WD01 | Invention patent application deemed withdrawn after publication |