CN101211884A - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN101211884A
CN101211884A CN 200610172835 CN200610172835A CN101211884A CN 101211884 A CN101211884 A CN 101211884A CN 200610172835 CN200610172835 CN 200610172835 CN 200610172835 A CN200610172835 A CN 200610172835A CN 101211884 A CN101211884 A CN 101211884A
Authority
CN
China
Prior art keywords
chip
packaging structure
metal level
conductive trace
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200610172835
Other languages
English (en)
Other versions
CN101211884B (zh
Inventor
潘玉堂
刘孟学
周世文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN 200610172835 priority Critical patent/CN101211884B/zh
Publication of CN101211884A publication Critical patent/CN101211884A/zh
Application granted granted Critical
Publication of CN101211884B publication Critical patent/CN101211884B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种芯片封装结构，其包括一金属层、一薄膜线路层、一芯片、一引脚阵列与一胶体。配置于金属层上的薄膜线路层包括一配置于金属层上的绝缘薄膜与一配置于绝缘薄膜上的线路层。线路层具有多条导电迹线。芯片配置于金属层的上方，且芯片与这些导电迹线电性连接。引脚阵列配置于芯片的外侧，引脚阵列具有多个引脚，且至少部分这些引脚与这些导电迹线电性连接。胶体至少包覆芯片、薄膜线路层、至少部分这些引脚与至少部分金属层。因此，相同的引脚阵列可搭配不同种类或不同尺寸的芯片。

Description

芯片封装结构及其制造方法
技术领域
本发明涉及一种半导体元件及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。
在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(activesurface)，其泛指晶圆的具有主动元件(active element)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装基板(packagesubstrate)。芯片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊垫可电性连接于承载器的接点，以构成一芯片封装结构。
请参考图1，其是现有的一种芯片封装结构的剖面示意图。现有芯片封装结构100包括一导线架110、一芯片120、多条焊线(bonding wire)130与一胶体(encapsulant)140。芯片120配置于导线架110的一芯片座(chippad)112上，且芯片120的位于其主动面122上的多个焊垫124借由这些焊线130而电性连接至导线架110的多个内引脚(inner lead)114。胶体140包覆芯片130、芯片座120与这些内引脚114，而胶体140则暴露出导线架110的各个外引脚(outer lead)116的一部分。
然而，芯片120的尺寸(size)与这些焊垫124的数目会随设计者的要求而有所变化。因此，为了让芯片120可顺利配置于芯片座112上以及电性连接至这些内引脚114，不同种类的芯片120必须搭配不同的导线架110，所以导线架110需视芯片120的尺寸而变还规格，因而提高封装成本。此外，如果遇到较小尺寸的芯片120，为了使这些焊线130的长度减短，相邻的这些内引脚114势必需要往靠近芯片120的方向延伸而增加这些内引脚114的长度，但随着这些相邻的内引脚114的间距缩小，在形成胶体140的过程中，这些内引脚114越容易产生晃动，因此相邻的这些焊线130便容易产生电性短路。
发明内容
本发明的目的是提供一种芯片封装结构，其多个引脚可搭配不同种类或者不同尺寸的芯片。
本发明的另一目的是提供一种芯片封装结构的制造方法，其所提供的多个引脚可搭配不同种类或者不同尺寸的芯片。
为达上述或是其他目的，本发明提出一种芯片封装结构，其包括一金属层(metal layer)、一薄膜线路层(film-like circuit layer)、一芯片、一引脚阵列(lead matrix)与一胶体。配置于金属层上的薄膜线路层包括一绝缘薄膜(insulating film)与一线路层(circuit layer)。绝缘薄膜配置于金属层上，而线路层配置于绝缘薄膜上，其中线路层具有多条导电迹线(conductivetrace)。芯片配置于金属层的上方(above)，且芯片与这些导电迹线电性连接。引脚阵列配置于芯片的外侧，引脚阵列具有多个引脚，且至少部分这些引脚与这些导电迹线电性连接。胶体至少包覆芯片、薄膜线路层、至少部分(part)这些引脚与至少部分金属层。
在本发明的一实施例中，上述这些引脚可呈环状排列。
在本发明的一实施例中，上述的芯片封装结构还包括多条第一焊线，其电性连接芯片与这些导电迹线。
在本发明的一实施例中，上述的芯片封装结构还包括多个凸块，其电性连接芯片与这些导电迹线。
在本发明的一实施例中，上述的芯片封装结构还包括一绝缘粘着胶与至少一第二焊线。绝缘粘着胶配置于这些引脚与金属层之间。第二焊线电性连接这些导电迹线之一与这些引脚之一。
在本发明的一实施例中，上述的芯片封装结构还包括一导电层，其配置于这些引脚的一端与薄膜线路层之间，且至少部分这些引脚经由导电层与这些导电迹线电性连接。
在本发明的一实施例中，上述的绝缘薄膜可具有一暴露出金属层的开口(opening)，且芯片配置于金属层上并且位于开口内。
在本发明的一实施例中，上述的芯片可配置于绝缘薄膜上。
在本发明的一实施例中，上述的线路层还可具有一散热材(heat-dissipating material)，例如为散热金属或者是散热胶；且芯片配置于散热材上。此外，薄膜线路层还包括至少一导热孔道(thermal-conductivevia)，其贯穿绝缘薄膜，且导热孔道连接散热垫与金属层。
在本发明的一实施例中，上述这些导电迹线可由芯片的邻近区域朝向远离芯片的方向放射延伸。
在本发明的一实施例中，上述的胶体还可完全包覆金属层。
在本发明的一实施例中，上述的金属层包括金属薄膜(metal film)或金属板(metal plate)。
为达上述或是其他目的，本发明提出一种芯片封装结构的制造方法，其包括下列步骤。首先，提供一金属层与一薄膜线路层，其中薄膜线路层配置于金属层上，而薄膜线路层包括一配置于金属层上的绝缘薄膜与一配置于绝缘薄膜上的线路层，且线路层具有多条导电迹线。接着，将一芯片配置于金属层的上方。接着，电性连接芯片与这些导电迹线。之后，在芯片的外侧配置一引脚阵列，且引脚阵列具有多个引脚。之后，电性连接至少部分这些引脚与这些导电迹线。然后，形成一胶体，以至少包覆芯片、薄膜线路层、至少部分该些引脚与至少部分金属层。
在本发明的一实施例中，上述电性连接芯片与这些导电迹线的步骤包括形成多条第一焊线，以连接芯片与这些导电迹线。
在本发明的一实施例中，上述电性连接芯片与这些导电迹线的步骤包括借由多个凸块而连接芯片与这些导电迹线。
在本发明的一实施例中，上述在芯片的外侧配置一引脚阵列的步骤可为将这些引脚借由一绝缘粘着胶而粘着于金属层上。此外，电性连接至少部分这些引脚与这些导电迹线的步骤包括形成多条第二焊线，以电性连接至少部分这些引脚与这些导电迹线。
在本发明的一实施例中，上述电性连接至少部分这些引脚与这些导电迹线的步骤包括将这些引脚借由一导电层与这些导电迹线粘着。
在本发明的一实施例中，上述绝缘薄膜可具有一暴露出金属层的开口，且将芯片配置于金属层的上方的步骤可为将芯片配置于金属层上并且位于开口内。
在本发明的一实施例中，上述将芯片配置于金属层的上方的步骤可为将芯片配置于绝缘薄膜上。
在本发明的一实施例中，上述线路层还可具有一散热材，且将芯片配置于金属层的上方的步骤可为芯片配置于散热材上。此外，薄膜线路层还包括至少一导热孔道，贯穿绝缘薄膜，且导热孔道连接散热材与金属层。
在本发明的一实施例中，上述提供金属层与薄膜线路层的步骤包括将金属层与薄膜线路层贴合，且金属层可为金属板。
在本发明的一实施例中，上述提供金属层与薄膜线路层的步骤包括在薄膜线路层上形成金属层，且金属层可为金属薄膜。此外，形成金属层的方法包括溅镀制程。
基于上述，由于本发明的薄膜线路层可作不同的布线设计，因此具有不同焊垫数目的芯片或者不同尺寸的芯片仍可搭配相同的引脚阵列。此外，为了维持足够的机械强度，现有的导线架的这些内引脚的间距有一定的限制，然而相较于现有的导线架的这些内引脚的间距，本发明的薄膜线路层的线距则可以更小，达成微细间距的设计架构。此外，本发明的这些引脚的数量亦可视需要而可以进一步增加。
附图说明
为让本发明的特征和优点能更明显易懂，下文特举较佳实施例，并配合附图作详细说明，其中附图为：
图1是现有的一种芯片封装结构的剖面示意图。
图2A是本发明第一实施例的一种芯片封装结构的俯视示意图。
图2B是图2A的芯片封装结构沿着线I-I’的剖面示意图。
图2C是本发明第一实施例的另一种芯片封装结构的剖面示意图。
图3A至图3F是本发明第一实施例的芯片封装结构的制造方法的流程示意图。
图4是本发明第二实施例的一种芯片封装结构的剖面示意图。
图5是本发明第三实施例的一种芯片封装结构的剖面示意图。
图6是本发明第四实施例的一种芯片封装结构的剖面示意图。
图7是本发明第五实施例的一种芯片封装结构的剖面示意图。
主要元件符号说明如下：
100、200、200’、300、400、500、600：芯片封装结构
110：导线架
112：芯片座
114、116、252、352：引脚
120、230、430、530、630：芯片
122：主动面
124、232、632：焊垫
130、240、280：焊线
140、260、260’：胶体
210、210’、410、510：金属层
220、320、420、520：薄膜线路层
222、422、522：绝缘薄膜
222a：开口
224、424、524：线路层
224a、324a、524a、624a：导电迹线
250、350：引脚阵列
270：绝缘粘着胶
390：导电层
526：导热孔道
524b：散热材
640：凸块
具体实施方式
第一实施例
图2A是本发明第一实施例的一种芯片封装结构的俯视示意图，图2B是图2A的芯片封装结构沿着线I-I’的剖面示意图。请参考图2A与图2B，第一实施例的芯片封装结构200包括一金属层210、一薄膜线路层220、一芯片230、多条第一焊线240、一引脚阵列250与一胶体260。其中，薄膜线路层220配置于金属层210上，而薄膜线路层220包括一绝缘薄膜222与一线路层224。绝缘薄膜222配置于金属层210上，而线路层224配置于绝缘薄膜222上，其中线路层224具有多条导电迹线224a。
芯片230配置于金属层210的上方，且这些第一焊线240电性连接芯片230的多个焊垫232与这些导电迹线224a。引脚阵列250配置于芯片230的外侧，引脚阵列250具有多个引脚252，且至少部分这些引脚252与这些导电迹线224a电性连接。值得注意的是，引脚阵列250的这些引脚252可排列于芯片230的至少两侧以上，例如可以排列于芯片230的两侧或者是环状排列于芯片230的四边。胶体260至少包覆芯片230、这些第一焊线240、薄膜线路层220、至少部分这些引脚252与至少部分金属层210。在本实施例中，胶体260完全包覆金属层210，然而胶体260也可以暴露出金属层210的部分表面(详述如后)。
由于薄膜线路层220可作不同的布线设计，因此相同的引脚阵列250可搭配具有不同焊垫232数目的芯片230或者是不同尺寸的芯片230。由于薄膜线路层220可作为芯片230电性连接至这些引脚252的中介(medium)，所以与现有的芯片封装结构100(见图1)相较，本实施例的芯片封装结构200的这些第一焊线240的长度较短。因此，本实施例的芯片封装结构200在形成胶体260的过程中，这些第一焊线240不易因为胶体260的灌入而产生断裂或造成彼此接触短路的现象。此外，相较于现有的导线架110(图1)的这些内引脚114的间距有一定的限制，本实施例的薄膜线路层220的线距则可以更小，达成微细间距的架构。此外，这些引脚252的数量亦可视需求而进一步增加。
在第一实施例中，芯片封装结构200还包括一绝缘粘着胶270与多条第二焊线280。绝缘粘着胶270配置于这些引脚252与金属层210之间，且这些第二焊线280分别电性连接这些导电迹线224a的其中之一与这些引脚252的其中之一。此外，这些导电迹线224a可由芯片230的邻近区域朝向远离芯片230的方向放射延伸，如图2A所示。另外，这些引脚252与这些导电迹线224a并不限定经由这些第二焊线280而电性连接，然而这些引脚252也可以经由一导电材料与这些导电迹线224a电性连接(详述如后)。
另外，绝缘薄膜222可具有一开口222a，其暴露出部分金属层210，且芯片230配置于金属层210上并且位于开口222a内。因此，芯片230所产生的热量便能传递到金属层210。然而，芯片230也可以配置于绝缘薄膜222或线路层224上(详述如后)。此外，在本实施例中，金属层210可为金属板，然而在其他实施例中，此金属层210也可以是金属薄膜(详见后述)。
图2C是本发明第一实施例的另一种芯片封装结构的剖面示意图。请参考图2B与图2C，芯片封装结构200’与芯片封装结构200的主要不同之处在于，芯片封装结构200的胶体260完全包覆金属层210，而芯片封装结构200’的胶体260’只包覆部分金属层210’，使得金属层210’的底部暴露于胶体260’之外，因此芯片封装结构200’的散热效率较佳。在此必须说明的是，为了后续方便说明起见，以下的实施例将以胶体260完全包覆金属层210的情形(如图2B所示)为例说明。
以下将针对芯片封装结构200的制造方法作说明。图3A至图3F是本发明第一实施例的芯片封装结构的制造方法的流程示意图。第一实施例的芯片封装结构200的制造方法包括下列步骤。首先，请参考图3A，提供一金属层210与一薄膜线路层220，其中金属层210可为金属板。然后，将金属层210且与薄膜线路层220贴合，而薄膜线路层220包括一绝缘薄膜222与一线路层224，其中绝缘薄膜222配置于金属层210上，而线路层224配置于绝缘薄膜222上。此外，线路层224具有多条导电迹线224a。
接着，请参考图3B，将一芯片230配置于金属层210的上方。更详细而言，绝缘薄膜222可具有一开口222a，其暴露出部分金属层210。然后，将芯片230配置于金属层210上并且位于开口222a内。
接着，请参考图3C，可形成多条第一焊线240，以电性连接芯片230与这些导电迹线224a。此外，本实施例并不限定所有导电迹线224a均与芯片230电性连接。换言之，当芯片230的这些焊垫232的数量小于这些导电迹线224a的数量时，仅有部分的这些导电迹线224a会与芯片230电性连接。
之后，请参考图3D，在芯片230的外侧配置一引脚阵列250，且引脚阵列250具有多个可呈现环状排列的引脚252。在本实施例中，这些引脚252可借由一绝缘粘着胶270而粘着于金属层210上。
之后，请参考图3E，电性连接至少部分这些引脚252与这些导电迹线224a。在第一实施例中，上述电性连接的方式可借由形成多条第二焊线280来达成，这些第二焊线280连接至少部分这些引脚252与这些导电迹线224a。换言之，本实施例并不限定所有的这些引脚252均需与这些导电迹线224a电性连接，亦即，与芯片230电性连接的这些导电迹线224a的数量可以小于或等于这些引脚252的数量。
然后，请参考图3F，形成一胶体260，以至少包覆芯片230、这些第一焊线240、薄膜线路层220、部分这些引脚252与金属层210。在第一实施例中，胶体260还包覆这些第二焊线280。在经由上述步骤之后，芯片封装结构200基本上即可完成。
再次强调的是，由于薄膜线路层220作为芯片230电性连接至这些引脚252的中介，所以与现有的芯片封装结构100的这些焊线130(见图1)相较，本实施例的芯片封装结构200的这些第一焊线240与这些第二焊线280的长度较短。因此，本实施例的芯片封装结构200在形成胶体260的过程中，这些第一焊线240与这些第二焊线280不易因为胶体260的灌入而产生断裂或造成彼此接触短路的现象。此外，由于只要变还薄膜线路层220的布线设计，因此不同尺寸与焊垫数量的芯片便能够共用相同的引脚阵列250，以降低制造成本。
第二实施例
请参考图4，其是本发明第二实施例的一种芯片封装结构的剖面示意图。第二实施例的芯片封装结构300与第一实施例的芯片封装结构200的主要不同之处在于，芯片封装结构300的引脚阵列350可配置于薄膜线路层320上。详言之，在第二实施例中，芯片封装结构300还包括一导电层390，例如为焊料(solder)、异方性导电胶(anisotropic conductive paste，ACP)、异方性导电膜(anisotropic conductive film，ACF)或者是导电B阶(B stage)胶。导电层390配置于这些引脚352的一端与薄膜线路层320之间，且至少部分这些引脚352经由导电层390而与这些导电迹线324a电性连接。换言之，第二实施例中，至少部分这些引脚352借由导电层390而与这些导电迹线324a粘着。此外，如同第一实施例所述，并非所有的这些引脚352均需与这些导电迹线324a电性连接。
第三实施例
请参考图5，其是本发明第三实施例的一种芯片封装结构的剖面示意图。第三实施例的芯片封装结构400与上述这些实施例的芯片封装结构200、300的主要不同之处在于，芯片封装结构400的芯片430可配置于薄膜线路层420的绝缘薄膜422上。此外，本实施例的金属层410除了可为如同第一实施例所述的金属板外，金属层410亦可借由溅镀制程而形成在绝缘薄膜422上，使得线路层424与金属层410分别位于绝缘薄膜422的相对两表面上。借由溅镀制程所形成的金属层410则为厚度比金属板还薄的金属薄膜。
第四实施例
请参考图6，其是本发明第四实施例的一种芯片封装结构的剖面示意图。第四实施例的芯片封装结构500与上述这些实施例的芯片封装结构200、300、400的主要不同之处在于，芯片封装结构500的线路层524除了这些导电迹线524a之外还可具有一散热材524b，且芯片530配置于散热材524b上，其中散热材524b可以是散热金属层或者是散热胶材。此外，薄膜线路层520还包括至少一导热孔道526，其贯穿绝缘薄膜522，且导热孔道526连接散热垫524b与金属层510。因此，第四实施例的芯片封装结构500与第三实施例的芯片封装结构400相较，第四实施例的芯片封装结构500的散热效率较佳。
第五实施例
请参考图7，其是本发明第五实施例的一种芯片封装结构的剖面示意图。第五实施例的芯片封装结构600与上述这些实施例的芯片封装结构200、300、400、500的主要不同之处在于，芯片630的这些焊垫632可借由这些凸块640而电性连接至这些导电迹线624a。
在此必须说明的是，上述实施例虽然皆以单一芯片为例作说明，然而，设计者可依照设计需求而将上述芯片封装结构设计为多芯片封装结构(multi-chip package)或堆叠芯片封装结构(stacked chip package)。据此，上述实施例只是用以举例而非限定本发明。
综上所述，本发明的芯片封装结构及其制造方法至少具有以下的优点：
一、由于本发明的薄膜线路层可作不同的布线设计，因此相同的引脚阵列可搭配具有不同焊垫数目的芯片或者是不同尺寸的芯片，可以节省封装成本。
二、由于本发明的薄膜线路层可作为芯片电性连接至这些引脚的中介，所以与现有的芯片封装结构相较，本发明的芯片封装结构的这些焊线的长度较短。因此，本发明的芯片封装结构在形成胶体的过程中，这些焊线不易因为胶体的灌入而产生断裂或造成彼此接触短路的现象。
三、由于本发明的芯片封装结构的制造方法可与现有制程整合，且布线设计可以达到微细间距，且可以避免引脚延伸长度太长，于封胶时造成引脚偏斜短路。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域普通技术人员，在不脱离本发明的精神和范围内，可作出各种等效修改和替换，因此本发明的保护范围当以所附的权利要求书所界定的为准。

Claims (19)

1.一种芯片封装结构，其特征在于包括：
一金属层；
一薄膜线路层，配置于所述金属层上，所述薄膜线路层包括：
一绝缘薄膜，配置于所述金属层上；以及
一线路层，配置于所述绝缘薄膜上，其中所述线路层具有多条导电迹线；
一芯片，配置于所述金属层的上方，其中所述芯片与所述导电迹线电性连接；
一引脚阵列，配置于所述芯片的外侧，而所述引脚阵列具有多个的引脚，且至少部分所述引脚与所述导电迹线电性连接；以及
一胶体，至少包覆所述芯片、所述薄膜线路层、至少部分所述引脚与至少部分所述金属层。
2.如权利要求1所述的芯片封装结构，其特征在于还包括多条第一焊线，其电性连接所述芯片与所述导电迹线。
3.如权利要求1所述的芯片封装结构，其特征在于还包括多个凸块，其电性连接所述芯片与所述导电迹线。
4.如权利要求1所述的芯片封装结构，其特征在于还包括：
一绝缘粘着胶，配置于所述引脚与所述金属层之间；以及
至少一第二焊线，电性连接所述导电迹线之一与所述引脚之一。
5.如权利要求1所述的芯片封装结构，其特征在于还包括一导电层，配置于所述引脚的一端与所述薄膜线路层之间，且至少部分所述引脚经由所述导电层与所述导电迹线电性连接。
6.如权利要求1所述的芯片封装结构，其特征在于，所述芯片配置于所述绝缘薄膜上。
7.如权利要求1所述的芯片封装结构，其特征在于，所述线路层还具有一散热材，且所述芯片配置于所述散热材上。
8.如权利要求7所述的芯片封装结构，其特征在于，所述薄膜线路层还包括至少一导热孔道，贯穿所述绝缘薄膜，且所述导热孔道连接所述散热材与所述金属层。
9.如权利要求7所述的芯片封装结构，其特征在于，所述散热材为散热金属或者是散热胶。
10.如权利要求1所述的芯片封装结构，其特征在于，所述导电迹线由所述芯片的邻近区域朝向远离芯片的方向放射延伸。
11.一种芯片封装结构的制造方法，其特征在于包括：
提供一金属层与一薄膜线路层，其中所述薄膜线路层配置于所述金属层上，而所述薄膜线路层包括一配置于所述金属层上的绝缘薄膜与一配置于所述绝缘薄膜上的线路层，且所述线路层具有多条导电迹线；
将一芯片配置于所述金属层的上方；
电性连接所述芯片与所述导电迹线；
在所述芯片的外侧配置一引脚阵列，且所述引脚阵列具有多个引脚；
电性连接至少部分所述引脚与所述导电迹线；以及
形成一胶体，以至少包覆所述芯片、所述薄膜线路层、至少部分所述引脚与至少部分所述金属层。
12.如权利要求11所述的芯片封装结构的制造方法，其特征在于，电性连接所述芯片与所述导电迹线的步骤包括形成多条第一焊线，以连接所述芯片与所述导电迹线。
13.如权利要求11所述的芯片封装结构的制造方法，其特征在于，电性连接所述芯片与所述导电迹线的步骤包括借由多个凸块而连接所述芯片与所述导电迹线。
14.如权利要求11所述的芯片封装结构的制造方法，其特征在于，在所述芯片的外侧配置一引脚阵列的步骤为将所述引脚借由一绝缘粘着胶而粘着于所述金属层上。
15.如权利要求14所述的芯片封装结构的制造方法，其特征在于，电性连接至少部分所述引脚与所述导电迹线的步骤包括形成多条第二焊线，以连接至少部分所述引脚与所述导电迹线。
16.如权利要求11所述的芯片封装结构的制造方法，其特征在于，电性连接至少部分所述引脚与所述导电迹线的步骤包括将所述引脚借由一导电层与所述导电迹线粘着。
17.如权利要求11所述的芯片封装结构的制造方法，其特征在于，将所述芯片配置于所述金属层的上方的步骤为将所述芯片配置于所述绝缘薄膜上。
18.如权利要求11所述的芯片封装结构的制造方法，其特征在于，所述线路层还具有一散热材，且将所述芯片配置于所述金属层的上方的步骤为所述芯片配置于所述散热材上。
19.如权利要求18所述的芯片封装结构的制造方法，其特征在于，所述薄膜线路层还包括至少一导热孔道，贯穿所述绝缘薄膜，且所述导热孔道连接所述散热材与所述金属层。
CN 200610172835 2006-12-30 2006-12-30 芯片封装结构及其制造方法 Expired - Fee Related CN101211884B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610172835 CN101211884B (zh) 2006-12-30 2006-12-30 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200610172835 CN101211884B (zh) 2006-12-30 2006-12-30 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN101211884A true CN101211884A (zh) 2008-07-02
CN101211884B CN101211884B (zh) 2010-09-08

Family

ID=39611741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610172835 Expired - Fee Related CN101211884B (zh) 2006-12-30 2006-12-30 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101211884B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543931A (zh) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 中心布线双圈排列单ic芯片封装件及其制备方法
CN103972187A (zh) * 2013-02-04 2014-08-06 原相科技股份有限公司 芯片封装及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543931A (zh) * 2011-12-31 2012-07-04 天水华天科技股份有限公司 中心布线双圈排列单ic芯片封装件及其制备方法
CN103972187A (zh) * 2013-02-04 2014-08-06 原相科技股份有限公司 芯片封装及其制造方法

Also Published As

Publication number Publication date
CN101211884B (zh) 2010-09-08

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US7829995B2 (en) Semiconductor device and method of fabrication
TW201735305A (zh) 封裝結構、電子設備及封裝方法
CN104253115A (zh) 用于半导体封装中减小的管芯到管芯间隔的底部填充材料流控制
EP3364451B1 (en) Semiconductor package assembly
CN103782381A (zh) 包括在衬底上的管芯以及在管芯上具有开窗的散热器的电子组件
CN103582945A (zh) 半导体器件
US8193625B2 (en) Stacked-chip packaging structure and fabrication method thereof
TW200913222A (en) Multi layer low cost cavity substrate fabrication for PoP packages
CN101232004A (zh) 芯片堆叠封装结构
JP2009506539A (ja) マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US7592694B2 (en) Chip package and method of manufacturing the same
JP2012015225A (ja) 半導体装置
KR20140094081A (ko) 전기적인 신호라인과 방열 기능을 하는 방열판을 갖는 반도체 패키지 및 제조방법
CN101211884B (zh) 芯片封装结构及其制造方法
TW200423342A (en) Chip package structure and process for fabricating the same
CN107845610B (zh) 基板结构及其制作方法
CN101419957A (zh) 半导体器件及其制造方法
US8766418B2 (en) Semiconductor device
CN102915984A (zh) 半导体封装构造及其制造方法
TW201347140A (zh) 多晶片覆晶封裝模組及相關的製造方法
JP2006210566A (ja) 半導体装置
CN108573933A (zh) 半导体装置及其制造方法
CN103050454A (zh) 堆迭封装构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20211230

CF01 Termination of patent right due to non-payment of annual fee