TW201347140A - 多晶片覆晶封裝模組及相關的製造方法 - Google Patents

多晶片覆晶封裝模組及相關的製造方法 Download PDF

Info

Publication number
TW201347140A
TW201347140A TW101116280A TW101116280A TW201347140A TW 201347140 A TW201347140 A TW 201347140A TW 101116280 A TW101116280 A TW 101116280A TW 101116280 A TW101116280 A TW 101116280A TW 201347140 A TW201347140 A TW 201347140A
Authority
TW
Taiwan
Prior art keywords
wafer
contacts
conductive
flip chip
package module
Prior art date
Application number
TW101116280A
Other languages
English (en)
Inventor
Yu-Lin Yang
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Priority to TW101116280A priority Critical patent/TW201347140A/zh
Priority to US13/887,410 priority patent/US20130292813A1/en
Publication of TW201347140A publication Critical patent/TW201347140A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本專利提出的多晶片覆晶封裝模組之一，包含有多個晶片，每個晶片都包含有複數個接點，可用以藉由導電元件而耦接至另一晶片的接點，或者藉由導電元件而耦接至接腳。多晶片覆晶封裝模組另包含有介電元件，設置於晶片與晶片之間以及設置於晶片與導電元件之間，以提供絕緣效果。多晶片覆晶封裝模組還包含有封裝元件，以包覆該等晶片以及連接於晶片間的導電元件，以提供保護效果。

Description

多晶片覆晶封裝模組及相關的製造方法
本發明有關一種覆晶封裝模組，尤指一種封裝有多個晶片的覆晶封裝模組。
由於半導體技術的進步，越來越多的電子元件能夠容納於單一的晶片(die或chip)，以執行各種所需的功能。例如，系統單晶片(system on a chip)就是將一個系統所需要的大部分元件都整合製造於單一晶片上的實施方式。然而，由於系統單晶片需要包含各種類型的元件，例如，類比電路、數位電路和記憶體等。這些元件的製造程序差異很大，不但會造成系統單晶片的製造過程較複雜，還會降低系統單晶片的良率，因而使得系統單晶片的設計複雜度和成本都相對較高。
因此，有採用系統級封裝(system in package)的方式，將各種元件分別製造為多個晶片，再將多個晶片封裝成單一封裝模組(package)。一般的系統級封裝是將多個晶片設置於基板(substrate)上，並且透過基板表面或內部的導線進行晶片間的信號連接。使用基板進行封裝的方式通常會占用較大的封裝面積，封裝過程也較為繁雜，因此業界有採用覆晶封裝(flip chip)的方式將多個晶片封裝為單一封裝模組。然而，使用覆晶封裝的方式封裝兩個以上的晶片時，若兩個晶片間需要進行信號連接，即便能以金屬夾(clip)等方式連結於兩個晶片之間，也難以將金屬夾準確地定位到晶片的各個接點(pad)以進行連接，並且還會增加整個封裝程序的複雜度，而導致以覆晶的方式封裝多晶片的應用範圍受到限制。
此外，基板通常使用數個微米(10-6m, um)或者更薄的塑料製成，導線受限於基板的尺寸而使得承受電流的能力不佳，並且基板的導熱性較差以至於晶片運作時溫度容易過高，而需要採取額外的散熱機制。因此，有一種將晶片搭配導線架(lead frame)進行封裝的方式，由於導線架可以使用數十微米至數百微米厚的金屬框架製成，因此其承受電流的能力及散熱的效果皆優於使用基板封裝的方式。然而，使用導線架的方式封裝兩個以上的晶片時，同樣難以在兩個晶片間進行信號連接，而難以適用於此類的應用。
然而，多個晶片間常需要許多導線連接，例如，記憶體與記憶體控制器間就需要許多的導線連接，若要將各個晶片的信號皆導引至封裝模組外部進行連接，將會造成封裝模組的接腳數目增多，不但降低多晶片封裝的優點，還會造成封裝尺寸的增加，而使整體系統的複雜度和硬體成本皆增加。
有鑑於此，如何減輕或解決以上所述相關領域中之多晶片封裝模組的缺失，實為業界有待解決的問題。
本說明書提供一種多晶片覆晶封裝模組的製造方法的實施例，其包含：將一第一晶片的一第二表面及一第二晶片的一第二表面接合至一第二載板；將一第一介電元件設置於該第一晶片與該第二晶片間；將包含有複數個導電元件的一第一導電元件組設置於該第一晶片的一第一表面的複數個接點的部分接點上方，以及設置於該第二晶片的一第一表面的複數個接點的部分接點上方；使用包含有使用複數個導電元件的一第二導電元件組，將該第一晶片的第一表面的該複數個接點的部分接點連接至該第二晶片的第一表面的該複數個接點的部分接點；將該第一導電元件組的複數個導電元件接合至一導線架的複數個條狀部分；以及使用一封裝元件包覆該第一晶片、該第二晶片及該第二導電元件組以形成一多晶片覆晶封裝模組。
本說明書另提供一種多晶片覆晶封裝模組的製造方法的實施例，其包含： 將一第一晶片的一第二表面及一第二晶片的一第二表面接合至一第二載板；將一第一介電元件設置於該第一晶片與該第二晶片間；將包含有複數個導電元件的一第一導電元件組設置於該第一晶片的一第一表面的複數個接點的部分接點上方，以及設置於該第二晶片的一第一表面的複數個接點的部分接點上方；使用包含有使用複數個導電元件的一第二導電元件組，將該第一晶片的第一表面的該複數個接點的部分接點連接至該第二晶片的第一表面的該複數個接點的部分接點；以及將複數個接腳分別連接至該第一導電元件組的複數個導電元件以形成一多晶片覆晶封裝模組。
本說明書另提供一種多晶片覆晶封裝模組的實施例，其包含：一第一晶片，包含有一第一表面及一第二表面，其中該第一晶片的第一表面包含有複數個接點；一第二晶片，包含有一第一表面及一第二表面，其中該第二晶片的第一表面包含有複數個接點；一第一介電元件，設置於該第一晶片與該第二晶片間；一第一導電元件組，包含有複數個導電元件，用於將該第一晶片的該複數個接點中的部分接點以及該第二晶片的該複數個接點中的部分接點連接至該導線架；一第二導電元件組，包含有複數個導電元件，用於將該第一晶片的該複數個接點中的部分接點連接至該第二晶片的該複數個接點中的部分接點；以及複數個接腳，分別耦接於該第一導電元件組的複數個導電元件。
上述實施例的優點之一是能夠改善多晶片覆晶封裝模組的散熱效果及承受電流的能力。上述實施例的另一優點是能夠使各個晶片在多晶片覆晶封裝模組的內進行連接，以減少封裝模組所需的接腳數目，而能封裝的尺寸更為精簡。本發明的其他優點將藉由以下的說明和附圖進行更詳細的解說。
以下將配合相關圖式來說明本發明之實施例。在這些圖式中，相同的標號表示相同或類似的元件或流程步驟。
圖1為本發明一實施例的多晶片覆晶封裝模組的製造方法簡化後的流程圖。依據圖1的方法製造時，多晶片覆晶封裝模組於各個封裝階段的視圖分別顯示於圖2~13。以下將以圖1搭配圖2～13，進一步說明本發明的多晶片覆晶封裝模組及製造方法。
請參照圖2和圖3，圖2為多晶片覆晶封裝模組200的頂視圖，而圖3為多晶片覆晶封裝模組200沿圖2中的A-A'切線的剖面圖。在圖1的流程110中，將第一晶片(die)220具有接點(pad)224和227的第一表面221，以及第二晶片240具有接點244和247的第一表面241與第一載板(carrier或substrate)210進行接合。例如，可使用具有黏著性的材料(圖中未繪示)進行接合。載板210可以採用金屬或塑料等具有足夠硬度的材料製造，以承載晶片220和240。用以與晶片220和240接觸的載板210的表面211實質上是平坦的，使得接點224、227、244和247等能夠位於實質上相同的水平位置，而於後續程序中能較輕易的以導電元件進行連接。此外，在流程110中還會以第一介電元件(dielectric)230填充於晶片220和240周圍，以形成多晶片覆晶封裝模組200。在本實施例中，介電元件230的表面與晶片220和240的表面222和242會形成一個實質平坦的表面，以於後續程序中能較輕易的與第二載板410接合。
請參照圖4和圖5，圖4為多晶片覆晶封裝模組400的頂視圖，而圖5為多晶片覆晶封裝模組400沿圖4中的B-B'切線的剖面圖。在圖1的流程120中，將多晶片覆晶封裝模組200的介電元件230、晶片220的第二表面222以及晶片240的第二表面242接合至第二載板410，以形成多晶片覆晶封裝模組400，其中載板410可以採用金屬或塑料等具有足夠硬度的材料實施。等載板410與晶片220和240接合後，再以蝕刻、研磨、切除等物理或化學的手段移除載板210。在圖4及後續的視圖中，分別以虛框表示晶片220和240的位置。
請參照圖6和圖7，圖6為多晶片覆晶封裝模組600的頂視圖，而圖7為多晶片覆晶封裝模組600沿圖6中的C-C'切線的剖面圖，圖6和圖7是將圖4的多晶片覆晶封裝模組400進行翻轉而使晶片220和240的表面221和241位於上方，以便於說明。於圖1的流程130中，將第二介電元件610設置於晶片220和240的表面221和241上方，並且使第二介電元件610不覆蓋或不完全覆蓋於晶片220的接點223~227與晶片240的接點243~247的上方，而形成多晶片覆晶封裝模組600。
請參照圖8和圖9，圖8為多晶片覆晶封裝模組800的頂視圖，而圖9為多晶片覆晶封裝模組800沿圖8中的D-D'切線的剖面圖。在流程140中，將第一導電元件811~814(也可稱為第一導電元件組)分別設置於接點223、224、243及244的上方，並且以第二導電元件821~823(也可稱為第二導電元件組)分別連接接點225和245、連接接點226和246、以及連接接點227和247，而形成多晶片覆晶封裝模組800。
實作上，導電元件821~823分別可以使用各種合適形狀和合適尺寸的導線實現，以分別連接接點225和245、連接接點226和246、以及連接接點227和247，並使這些導電元件821~823實質上位於同一個平面。在其他採用基板形式封裝的傳統系統級封裝方式中，則是使用導線在基板的不同平面上布線，以連接各個晶片，與本案的封裝方法有顯著不同。
請參照圖10和圖11，圖10為多晶片覆晶封裝模組1000的頂視圖，而圖11為多晶片覆晶封裝模組1000沿圖10中的E-E'切線的剖面圖。在流程150中，將第三介電元件1010設置於介電元件610的上方、以及設置於導電元件821~823的上方，使得連接晶片220和240的接點間的導電元件(例如，連接接點225和245的導電元件821、連接接點226和246的導電元件822、以及連接接點227和247的導電元件823)皆能夠被介電元件1010所覆蓋，並且使接點224、227、243和247上方的導電元件811~814的至少部分不被介電元件1010所包覆，以形成多晶片覆晶封裝模組1000。
請參照圖12和圖13，圖12為多晶片覆晶封裝模組1200的頂視圖，而圖13為多晶片覆晶封裝模組1200沿圖12中的F-F'切線的剖面圖。在流程160中，使用電鍍等方式製造接腳1211~1214(圖13中僅顯示1212和1214)，並且分別連接至導電元件811~814。例如，接腳1211~1214可以採用銅、金、錫或合金等導電材料實施。因此，多晶片覆晶封裝模組1200就能夠利用接腳1211~1214而連接於電路板或其他的電子元件。
圖14為本發明另一實施例的多晶片覆晶封裝模組的製造方法簡化後的流程圖，圖14和圖1的製造方法於流程110~140基本上相同，為簡潔起見，以下僅就不同的流程部分進行說明。依據圖14的方法製造時，多晶片覆晶封裝模組於各個封裝階段的視圖則分別顯示於圖2~9與圖15~18，以下將以圖15~18進一步說明圖14的製造方法。
請參照圖15和圖16，圖15為多晶片覆晶封裝模組1500的頂視圖，而圖16為多晶片覆晶封裝模組1500沿圖15中的G-G'切線的剖面圖。多晶片覆晶封裝模組1500是將多晶片覆晶封裝模組900翻轉放置於導線架1510，其中導線架1510包含有條狀部分1511~1514以及外框部分1515。在流程1450中，將連接於接點223、224、243和244的導電元件811~814分別接合至導線架1510的條狀部分1511~1514，以形成多晶片覆晶封裝模組1500。例如，可以使用錫或導電膠等導電材料進行接合。實作上，若連接於接點223、224、243和244的導電元件811~814為錫等熔點較低的金屬，則也可以將導電元件811~814熱熔而與導線架1510接合，以形成多晶片覆晶封裝模組1500。
請參照圖17和圖18，圖17為多晶片覆晶封裝模組1700的頂視圖，而圖18為多晶片覆晶封裝模組1700沿圖17中的H-H'切線的剖面圖。在流程1460中，使用封裝元件1710包覆多晶片覆晶封裝模組1500，並且將導線架1510的外框部分1515移除，而形成多晶片覆晶封裝模組1700。導線架1510剩餘的條狀部分1511~1514則可做為接腳，使多晶片覆晶封裝模組1700能夠利用導線架1510的條狀部分1511~1514連接於電路板或其他的電子元件。
在其他的實施例的流程110中，也可以先將介電元件230覆蓋至晶片220和240的表面222和242，再將多餘的介電元件230移除，使介電元件230、晶片220的表面222和晶片240的表面242形成一個實質平坦的表面。或者，在流程110中，介電元件230也可以覆蓋至晶片220和240的表面222和242，而由介電元件230形成一個實質平坦的表面，並在流程120中，由介電元件230與載板410接合。
在其他的實施例的流程130中，也可以將介電元件610設置於晶片220和240的表面221和241的全部，再將接點223~227和243~247上方的介電元件610以蝕刻、研磨、切除等物理或化學的手段移除。
於其他的實施例的流程130中，也可以將介電元件610覆蓋於晶片220的接點223~227的部分、及/或覆蓋於與晶片240的接點243~247的部分，但仍然讓接點223~227和243~247仍有足夠的表面分別與導電元件811~814和821~823進行連接。
於其他的實施例的流程140中，接點223、224、243及244的上方的導電元件811~814，以及連接接點225和245的導電元件821、連接接點226和246的導電元件822、以及連接接點227和247的導電元件823，皆可以分別使用相同或不同的導電材料實施。
於其他的實施例中，若晶片220和240的厚度實質上相同，則可以簡化流程110~130，而將晶片220和240沒有接點的表面222和242接合於載板410，將介電元件230設置於晶片220和240的周圍，並且將介電元件610設置於晶片220和240具有接點的表面221和241的適當處。
在其他的實施例中的流程1460中，也可以使封裝元件1710不完全包覆載板410，使多晶片覆晶封裝模組1700運作時，晶片220和240可以藉由載板410而進行散熱。
在其他的實施例中的流程1460中，也可以先將載板410以物理或化學的手段移除，再使用封裝元件1710包覆剩餘的多晶片覆晶模組。
在其他的實施例中的流程1460中，導線架1510的環狀外框部分也可以設置為其他合適的形狀，並且也可以暫時先不移除或者不完全移除，以便於運送過程中較不易毀損。
上述的實施例中，介電元件230、610和1010和封裝元件1710皆可以採用相同或不同的絕緣材料，例如，樹脂、橡膠、聚合物等。
於上述的實施例中，載板410可以使用絕緣材料或者採用防止漏電的裝置，以防止晶片220和240藉由載板410而漏電。
在上述的實施例中，導電元件811~814和821~823可以採用錫、鎳、銅或銀等金屬材料以印刷、濺鍍、電鍍或蒸鍍等方式實施，或者石墨、高分子材料、導電膠等金屬或非金屬材料的導電材料實施。
在上述的實施例中，導線架1510可以採用蝕刻等方式而將金屬製作成所需的形狀，並且導線架1510的可以使用數十微米至數百微米厚的金屬，以增加電流承載能力。
此外，由於晶片間通常不需要傳遞很大的電流，因此，在某些實施例中，導電元件821~823的厚度可以設置為遠小於導線架1510的厚度。
在上述的實施例中，封裝元件1710可以採用樹脂等不透明的材料。
因此，在上述的實施例中，藉由將多個晶片以覆晶封裝的方式，先在晶片間以導線連接，然後將這些晶片結合至導線架，而能夠實現使用導線架完成多晶片的單一封裝模組，而降低封裝模組的尺寸。並且能夠在單一封裝模組內實現多個晶片間的信號連接，使各晶片的接點能夠藉由導電元件精確的連接，而能夠使晶片間信號連線的數量大幅增加，因此封裝模組外部的硬體設計複雜度及硬體成本皆能降低。
此外，上述搭配導線架進行封裝的實施例，還具備有使用導線架封裝的優點，亦即散熱性佳及電流承載力高等優點，而能夠提高產品的效能及使用壽命。
在通篇說明書及後續的請求項當中所提及的「元件」(element)一詞，包含了構件(component)、層構造(layer)、或區域(region)的概念。
在繪示圖式時，某些元件的尺寸及相對大小會被加以放大，以使圖式的內容能清楚地表達。另外，某些元件的形狀會被簡化以方便繪示。因此，圖式中所繪示的各元件的形狀、尺寸、數量及相對大小，除非申請人有特別指明，否則不應被用來限縮本發明的範圍。此外，本發明可用許多不同的形式來體現，在解釋本發明時，不應限縮在本說明書所提出的示例性實施例的態樣。
在說明書及後續的請求項當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，同樣的元件可能會用不同的名詞來稱呼。本說明書及後續的請求項並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的基準。在通篇說明書及後續的請求項當中所提及的「包含」為開放式的用語，故應解釋成「包含但不限定於…」。另外，「耦接」一詞在此包含任何直接及間接的連接手段。因此，若文中描述第一元件耦接於第二元件，則代表第一元件可直接（包含透過電性連接或無線傳輸、光學傳輸等信號連接方式）連接於該第二元件，或透過其他元件或連接手段間接地電性或信號連接至第二元件。
在此所使用的「及/或」的描述方式，包含所列舉的其中之一或多個項目的任意組合。另外，除非本說明書中有特別指明，否則任何單數格的用語都同時包含複數格的涵義。
在通篇說明書及後續的請求項當中，若描述第一元件位於第二元件上、在第二元件上方、連接、接合、耦接於第二元件或與第二元件相接，則可表示第一元件直接位在第二元件上、直接連接、直接接合、直接耦接於第二元件，亦可表示第一元件與第二元件間有其他中介元件存在。相對之下，若描述第一元件直接位在第二元件上、直接連接、直接接合、直接耦接、或直接相接於第二元件，則代表第一元件與第二元件間沒有其他中介元件存在。
為了說明上的方便，說明書中可能會使用一些與空間中的相對位置有關的敘述，例如「於…上」、「在…上方」、「於…下」、「在…下方」、「高於…」、「低於…」、「向上」、「向下」等等，來描述圖式中的某一元件的功能或是該元件與其他元件間的相對空間關係。所屬領域中具有通常知識者應可理解，這些與空間中的相對位置有關的敘述，不僅包含所描述的元件在圖式中的指向關係(orientation)，也包含了所描述的元件在使用、運作、製造或組裝時的各種不同指向關係。例如，若將圖式上下顛倒過來，則原先用「於…上」來描述的元件，就會變成「於…下」。因此，在說明書中所使用的「於…上」的描述方式，解釋上包含了「於…下」以及「於…上」兩種不同的指向關係。同理，在此所使用的「向上」一詞，解釋上包含了「向上」以及「向下」兩種不同的指向關係。
以上所述僅為本發明之較佳實施例，凡依本發明請求項所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
200、400、600、800．．．多晶片覆晶封裝模組
1000、1200、1500、1700．．．多晶片覆晶封裝模組
210、410．．．載板
211．．．表面
220、240．．．晶片
221、222、241、242．．．表面
223~227、243~247．．．接點
230、610、1010．．．介電元件
811~814、821~823．．．導電元件
1211~1214．．．接腳
1510．．．導線架
1511~1514．．．導線架的條狀部分
1515．．．導線架的外框部分
1710．．．封裝元件
圖1為本發明一實施例的多晶片覆晶封裝模組的製造方法簡化後的流程圖。
圖2、4、6、8、10、12、15和17為本發明的多晶片覆晶封裝模組的實施例於不同封裝階段簡化後的頂視圖。
圖3、5、7、9、11、13、16和18為本發明的多晶片覆晶封裝模組的實施例於不同封裝階段簡化後的剖面圖。
圖14為本發明另一實施例的多晶片覆晶封裝模組的製造方法簡化後的流程圖。
圖1為流程圖。

Claims (17)

  1. 一種多晶片覆晶封裝模組的製造方法，其包含：
    將一第一晶片的一第二表面及一第二晶片的一第二表面接合至一第二載板；
    將一第一介電元件設置於該第一晶片與該第二晶片間；
    將包含有複數個導電元件的一第一導電元件組設置於該第一晶片的一第一表面的複數個接點的部分接點上方，以及設置於該第二晶片的一第一表面的複數個接點的部分接點上方；
    使用包含有使用複數個導電元件的一第二導電元件組，將該第一晶片的第一表面的該複數個接點的部分接點連接至該第二晶片的第一表面的該複數個接點的部分接點；
    將該第一導電元件組的複數個導電元件接合至一導線架的複數個條狀部分；以及
    使用一封裝元件包覆該第一晶片、該第二晶片及該第二導電元件組以形成一多晶片覆晶封裝模組。
  2. 如請求項1的製造方法，另包含有：
    將該第一晶片的第一表面及該第二晶片的第一表面接合至一第一載板後，才將該第一晶片的第二表面及該第二晶片的第二表面接合至該第二載板；以及
    當該第一晶片及該第二晶片接合至該第二載板後，移除該第一載板。
  3. 如請求項1的製造方法，另包含有：
    將該第二載板移除後，才使用該封裝元件包覆該第一晶片、該第二晶片及該第二導電元件組。
  4. 如請求項1的製造方法，另包含有：
    移除該導線架的一外框部分，以將該導線架的複數個條狀部分作為該多晶片覆晶封裝模組的接腳。
  5. 如請求項1至4任一項的製造方法，另包含有：
    將一第二介電元件設置於該第二導電元件組與該第一晶片之間、及/或設置於該第二導電元件組與該第二晶片之間。
  6. 一種多晶片覆晶封裝模組的製造方法，其包含：
    將一第一晶片的一第二表面及一第二晶片的一第二表面接合至一第二載板；
    將一第一介電元件設置於該第一晶片與該第二晶片間；
    將包含有複數個導電元件的一第一導電元件組設置於該第一晶片的一第一表面的複數個接點的部分接點上方，以及設置於該第二晶片的一第一表面的複數個接點的部分接點上方；
    使用包含有使用複數個導電元件的一第二導電元件組，將該第一晶片的第一表面的該複數個接點的部分接點連接至該第二晶片的第一表面的該複數個接點的部分接點；以及
    將複數個接腳分別連接至該第一導電元件組的複數個導電元件以形成一多晶片覆晶封裝模組。
  7. 如請求項6的製造方法，另包含有：
    將該第一晶片的第一表面及該第二晶片的第一表面接合至一第一載板後，才將該第一晶片的第二表面及該第二晶片的第二表面接合至該第二載板；以及
    當該第一晶片及該第二晶片接合至該第二載板後，移除該第一載板。
  8. 如請求項6的製造方法，另包含有：
    移除將該第二載板。
  9. 如請求項6的製造方法，其中該複數個接腳採用電鍍的方式製造。
  10. 如請求項6至9任一項的製造方法，另包含有：
    將一第二介電元件設置於該第二導電元件組與該第一晶片之間、及/或設置於該第二導電元件組與該第二晶片之間。
  11. 如請求項6至9任一項的製造方法，另包含有：
    使用一第三介電元件包覆該第二導電元件組。
  12. 一種多晶片覆晶封裝模組，其包含：
    一第一晶片，包含有一第一表面及一第二表面，其中該第一晶片的第一表面包含有複數個接點；
    一第二晶片，包含有一第一表面及一第二表面，其中該第二晶片的第一表面包含有複數個接點；
    一第一介電元件，設置於該第一晶片與該第二晶片間；
    一第一導電元件組，包含有複數個導電元件，用於將該第一晶片的該複數個接點中的部分接點以及該第二晶片的該複數個接點中的部分接點連接至該導線架；
    一第二導電元件組，包含有複數個導電元件，用於將該第一晶片的該複數個接點中的部分接點連接至該第二晶片的該複數個接點中的部分接點；以及
    複數個接腳，分別耦接於該第一導電元件組的複數個導電元件。
  13. 如請求項12的多晶片覆晶封裝模組，另包含：
    一封裝元件，包覆該第一晶片、該第二晶片以及該第二導電元件組；
    其中該複數個接腳分別為一導線架的複數個條狀部分。
  14. 如請求項12的多晶片覆晶封裝模組，另包含：
    一第三介電元件，包覆該第二導電元件組；
    其中該複數個接腳採用電鍍的方式製造。
  15. 如請求項12、13或14的多晶片覆晶封裝模組，其中該第二導電元件組實質上位於同一平面。
  16. 如請求項12、13或14的多晶片覆晶封裝模組，另包含：
    一第二介電元件，設置於該第二導電元件組與該第一晶片之間、及/或設置於該第二導電元件組與該第二晶片之間。
  17. 如請求項12、13或14的多晶片覆晶封裝模組，另包含有：
    一第二載板，接合於該第一晶片的該第二表面以及該第二晶片的該第二表面。
TW101116280A 2012-05-07 2012-05-07 多晶片覆晶封裝模組及相關的製造方法 TW201347140A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101116280A TW201347140A (zh) 2012-05-07 2012-05-07 多晶片覆晶封裝模組及相關的製造方法
US13/887,410 US20130292813A1 (en) 2012-05-07 2013-05-06 Multi-chip flip chip package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101116280A TW201347140A (zh) 2012-05-07 2012-05-07 多晶片覆晶封裝模組及相關的製造方法

Publications (1)

Publication Number Publication Date
TW201347140A true TW201347140A (zh) 2013-11-16

Family

ID=49511903

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101116280A TW201347140A (zh) 2012-05-07 2012-05-07 多晶片覆晶封裝模組及相關的製造方法

Country Status (2)

Country Link
US (1) US20130292813A1 (zh)
TW (1) TW201347140A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607548B (zh) * 2016-02-05 2017-12-01 Au Optronics Corp 自發光型顯示器
TWI796109B (zh) * 2021-11-23 2023-03-11 立錡科技股份有限公司 封裝結構以及封裝方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150001713A1 (en) * 2013-06-29 2015-01-01 Edmund Goetz Multiple level redistribution layer for multiple chip integration
US9704808B2 (en) 2015-03-20 2017-07-11 Mediatek Inc. Semiconductor device and wafer level package including such semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US5817540A (en) * 1996-09-20 1998-10-06 Micron Technology, Inc. Method of fabricating flip-chip on leads devices and resulting assemblies
US7439100B2 (en) * 2005-08-18 2008-10-21 Semiconductor Components Industries, L.L.C. Encapsulated chip scale package having flip-chip on lead frame structure and method
US7868445B2 (en) * 2007-06-25 2011-01-11 Epic Technologies, Inc. Integrated structures and methods of fabrication thereof with fan-out metallization on a chips-first chip layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607548B (zh) * 2016-02-05 2017-12-01 Au Optronics Corp 自發光型顯示器
US9899427B2 (en) 2016-02-05 2018-02-20 Au Optronics Corporation Self-emission type display
TWI796109B (zh) * 2021-11-23 2023-03-11 立錡科技股份有限公司 封裝結構以及封裝方法

Also Published As

Publication number Publication date
US20130292813A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
US11270965B2 (en) Semiconductor device with thin redistribution layers
US9806001B2 (en) Chip-scale packaging with protective heat spreader
US8525320B2 (en) Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods
CN102194804B (zh) 封装结构
WO2017114323A1 (zh) 封装结构、电子设备及封装方法
US20130069218A1 (en) High density package interconnect with copper heat spreader and method of making the same
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US20100207266A1 (en) Chip package structure
TWI247371B (en) Semiconductor package and method for manufacturing the same
KR20130046117A (ko) 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
US7592694B2 (en) Chip package and method of manufacturing the same
TW201347140A (zh) 多晶片覆晶封裝模組及相關的製造方法
US20240128142A1 (en) Double-sided sip packaging structure and manufacturing method thereof
KR101450761B1 (ko) 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
US7151308B2 (en) Semiconductor chip package
JP3547303B2 (ja) 半導体装置の製造方法
CN112117243A (zh) 半导体封装结构及其制备方法
TWI651827B (zh) 無基板封裝結構
US11721602B2 (en) Semiconductor package with stiffener structure
EP3751603B1 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
CN209880583U (zh) 半导体封装结构
TWI596678B (zh) 半導體封裝結構及其製作方法
CN107123633B (zh) 封装结构
CN110581079A (zh) 扇出型芯片封装方法及扇出型芯片封装体