CN105742226A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN105742226A
CN105742226A CN201410746074.XA CN201410746074A CN105742226A CN 105742226 A CN105742226 A CN 105742226A CN 201410746074 A CN201410746074 A CN 201410746074A CN 105742226 A CN105742226 A CN 105742226A
Authority
CN
China
Prior art keywords
tsv
wafer
hole
connection member
template
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410746074.XA
Other languages
English (en)
Other versions
CN105742226B (zh
Inventor
钟汇才
赵超
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201410746074.XA priority Critical patent/CN105742226B/zh
Publication of CN105742226A publication Critical patent/CN105742226A/zh
Application granted granted Critical
Publication of CN105742226B publication Critical patent/CN105742226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种半导体制造方法，采用了TVS模板晶圆与产品晶圆形成三明治结构，其中，TSV模板晶圆中具有分布均匀的TSV结构，用于提供产品晶圆之间的电连接，形成3D互连。通过在TSV模板晶圆上设置连接部件，便于上下两片产品晶圆的互连，降低了对准难度，并且增加了3D器件电连接设计的便利程度。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法领域，特别地，涉及一种采用了TSV(ThroughSiliconVia)模板晶圆而形成的3D器件的制造方法。
背景技术
随着半导体工艺的不断进步，集成电路的特征尺寸不断缩小，而用于3D互连的TSV的尺寸也越来越小。TSV的图案化、刻蚀与填充工艺，遭遇到了前所未有的挑战。由于尺寸变小，TSV沟槽的深宽比加大，刻蚀和填充愈发困难。常规的刻蚀和填充工艺，渐渐无法满足业界需求，因此，需要对用于3D互连的TSV结构和制造方法进行改进，以适应技术发展的要求。
发明内容
本发明提出了一种半导体器件制造方法，特别地，涉及一种采用了TSV(ThroughSiliconVia)模板晶圆而形成的3D器件的制造方法。
本发明提供一种半导体器件制造方法，其中，包括如下步骤：
提供具有正面和背面的TSV模板晶圆，通过光刻和刻蚀，在所述TSV模板晶圆上形成若干分布均匀的TSV孔洞；
在所述TSV孔洞中填充导电材料；
对该TSV模板晶圆进行平坦化处理，使上述导电材料仅位于上述TSV孔洞之内；
沉积绝缘层，所述绝缘层覆盖所述TSV模板晶圆的正面和背面；
在所述TSV模板晶圆的正面和背面分别布置一产品晶圆，所述产品晶圆具有至少一个TSV连接部件；
将所述产品晶圆与所述TSV模板晶圆进行接合，形成产品晶圆-TSV模板晶圆-产品晶圆的三明治结构，产品晶圆的所述TSV连接部件和所述TSV孔洞中的导电材料电连接；
其中，在进行接合之前，去除部分所述绝缘层，以暴露出所述TSV连接部件对应的所述TSV孔洞中的导电材料。
根据本发明的一个方面，所述TSV孔洞的直径为40-200nm，各个孔洞的间距为40-200nm。
根据本发明的一个方面，在上述TSV孔洞中填充的导电材料为Cu，Al，TiN的一种或多种。
根据本发明的一个方面，产品晶圆的所述TSV连接部件的尺寸大于所述TSV模板晶圆中所述TSV孔洞的尺寸，使得所述TSV连接部件能够对应多个所述TSV孔洞；优选地，单个所述TSV连接部件至少对应4个所述TSV孔洞。
本发明的优点在于：采用了TVS模板晶圆与产品晶圆形成三明治结构，其中，TSV模板晶圆中具有分布均匀的TSV结构，用于提供产品晶圆之间的电连接，形成3D互连。通过在TSV模板晶圆上设置连接部件，便于上下两片产品晶圆的互连，降低了对准难度，并且增加了3D器件电连接设计的便利程度。
附图说明
图1TSV模板晶圆俯视图
图2具有TSV孔洞的模板晶圆截面图
图3填充TSV导电材料
图4准备接合的产品晶圆和模板晶圆
图5完成接合的产品晶圆和模板晶圆
具体实施方式
以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
本发明提供一种半导体器件制造方法，具体而言，涉及一种采用了TSV模板晶圆而形成的3D器件的制造方法。下面，参见附图1-5，将详细描述本发明提供的半导体器件制造方法。
首先，参见附图1和2(图1为俯视图，图2为截面图)，提供具有正面和背面的TSV模板晶圆1，通过光刻和刻蚀，在TSV模板晶圆1上形成若干分布均匀的TSV孔洞2。其中，TSV模板晶圆1为常规的半导体晶圆，例如硅晶圆。同时，所形成的TSV孔洞2在整个模板晶圆上均匀分布，并且贯穿了TSV模板晶圆1的正面和背面。每个孔洞的直径为40-200nm，各个孔洞的间距为40-200nm。
接着，参见附图3，在TSV孔洞2中填充导电材料3，之后，对TSV模板晶圆1进行平坦化处理，使导电材料3仅位于TSV孔洞2之内。其中，导电材料3为Cu，Al，TiN的一种或多种。另外，为了便于填充，在具体的填充工艺中，也可以将TSV模板晶圆1浸入熔融状态的Al中，并通过冷却形成导电材料3。
接下来参见附图4，沉积绝缘层(未给出附图标记)，绝缘层覆盖TSV模板晶圆1的正面和背面。绝缘层材料例如是SiO2、Si3N4等。通过采用绝缘层覆盖模板晶圆，整个模板晶圆在此状况下对外绝缘。
接着，在TSV模板晶圆1的正面和背面分别布置一产品晶圆11，产品晶圆11具有至少一个TSV连接部件4。其中，TSV连接部件4采用的材料可以与导电材料3相同或者不同，例如选自Cu，Al，TiN的一种或多种。
接着，参见附图5，将产品晶圆11与TSV模板晶圆1进行接合，形成产品晶圆-TSV模板晶圆-产品晶圆的三明治结构，产品晶圆11的TSV连接部件4和TSV孔洞2中的导电材料3电连接。由于模板晶圆1被覆盖了一层绝缘层，因此，在进行接合之前，要去除部分绝缘层，以暴露出TSV连接部件4对应的TSV孔洞2中的导电材料3。值得注意的是，TSV连接部件4的尺寸大于TSV模板晶圆中TSV孔洞2的尺寸，使得单个的TSV连接部件4能够对应多个TSV孔洞2，优选地，单个的TSV连接部件4至少对应也即至少覆盖4个TSV孔洞2。由于TSV连接部件4的尺寸大于TSV孔洞2的尺寸，TSV孔洞2的尺寸很小，具有较高的分布密度，这降低了接合时的对准难度，相比传统的未采用模板晶圆的产品晶圆接合，并不需要刻意地追求TSV的完全对准，也即本发明中的TSV连接部件4并不需要特别精确地对准模板晶圆1的某一部分，同时，上下两个产品晶圆的TSV连接部件4也不需要非常精确地对准，只要它们覆盖有相同的TSV孔洞2即可实现电连接。可以看出，在本发明中，采用了原创性的TSV模板晶圆将两个产品晶圆进行连接，形成三明治结构，简便而又精确地获得了3D器件互连结构，有利于进一步提高了3D器件的集成度和互连效率。
以上参照本发明的实施例对本发明予以了说明。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替换和修改，这些替换和修改都应落在本发明的范围之内。
1.一种半导体器件制造方法，其特征在于，包括如下步骤：
提供具有正面和背面的TSV模板晶圆，通过光刻和刻蚀，在所述TSV模板晶圆上形成若干分布均匀的TSV孔洞；
在所述TSV孔洞中填充导电材料；
对该TSV模板晶圆进行平坦化处理，使上述导电材料仅位于上述TSV孔洞之内；
沉积绝缘层，所述绝缘层覆盖所述TSV模板晶圆的正面和背面；
在所述TSV模板晶圆的正面和背面分别布置一产品晶圆，所述产品晶圆具有至少一个TSV连接部件；
将所述产品晶圆与所述TSV模板晶圆进行接合，形成产品晶圆-TSV模板晶圆-产品晶圆的三明治结构，产品晶圆的所述TSV连接部件和所述TSV孔洞中的导电材料电连接；
其中，在进行接合之前，去除部分所述绝缘层，以暴露出所述TSV连接部件对应的所述TSV孔洞中的导电材料。
2.根据权利要求1所述的方法，其特征在于，所述TSV孔洞的直径为40-200nm，各个孔洞的间距为40-200nm。
3.根据权利要求1所述的方法，其特征在于，在上述TSV孔洞中填充的导电材料为Cu，Al，TiN的一种或多种。
4.根据权利要求1所述的方法，其特征在于，产品晶圆的所述TSV连接部件的尺寸大于所述TSV模板晶圆中所述TSV孔洞的尺寸，使得所述TSV连接部件能够对应多个所述TSV孔洞。
5.根据权利要求1所述的方法，其特征在于，单个所述TSV连接部件至少对应4个所述TSV孔洞。
本发明提供了一种半导体制造方法，采用了TVS模板晶圆与产品晶圆形成三明治结构，其中，TSV模板晶圆中具有分布均匀的TSV结构，用于提供产品晶圆之间的电连接，形成3D互连。通过在TSV模板晶圆上设置连接部件，便于上下两片产品晶圆的互连，降低了对准难度，并且增加了3D器件电连接设计的便利程度。

Claims (5)

1.一种半导体器件制造方法，其特征在于，包括如下步骤：
提供具有正面和背面的TSV模板晶圆，通过光刻和刻蚀，在所述TSV模板晶圆上形成若干分布均匀的TSV孔洞；
在所述TSV孔洞中填充导电材料；
对该TSV模板晶圆进行平坦化处理，使上述导电材料仅位于上述TSV孔洞之内；
沉积绝缘层，所述绝缘层覆盖所述TSV模板晶圆的正面和背面；
在所述TSV模板晶圆的正面和背面分别布置一产品晶圆，所述产品晶圆具有至少一个TSV连接部件；
将所述产品晶圆与所述TSV模板晶圆进行接合，形成产品晶圆-TSV模板晶圆-产品晶圆的三明治结构，产品晶圆的所述TSV连接部件和所述TSV孔洞中的导电材料电连接；
其中，在进行接合之前，去除部分所述绝缘层，以暴露出所述TSV连接部件对应的所述TSV孔洞中的导电材料。
2.根据权利要求1所述的方法，其特征在于，所述TSV孔洞的直径为40-200nm，各个孔洞的间距为40-200nm。
3.根据权利要求1所述的方法，其特征在于，在上述TSV孔洞中填充的导电材料为Cu，Al，TiN的一种或多种。
4.根据权利要求1所述的方法，其特征在于，产品晶圆的所述TSV连接部件的尺寸大于所述TSV模板晶圆中所述TSV孔洞的尺寸，使得所述TSV连接部件能够对应多个所述TSV孔洞。
5.根据权利要求1所述的方法，其特征在于，单个所述TSV连接部件至少对应4个所述TSV孔洞。
CN201410746074.XA 2014-12-09 2014-12-09 半导体器件制造方法 Active CN105742226B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410746074.XA CN105742226B (zh) 2014-12-09 2014-12-09 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410746074.XA CN105742226B (zh) 2014-12-09 2014-12-09 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN105742226A true CN105742226A (zh) 2016-07-06
CN105742226B CN105742226B (zh) 2019-05-21

Family

ID=56236343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410746074.XA Active CN105742226B (zh) 2014-12-09 2014-12-09 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN105742226B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554116A (zh) * 2001-09-14 2004-12-08 ���ɶȰ뵼�幫˾ 形成焊盘的方法以及其结构
CN101814453A (zh) * 2010-04-08 2010-08-25 复旦大学 一种用于硅通孔互连中的硅片对准方法
CN101999168A (zh) * 2008-04-11 2011-03-30 美光科技公司 为小直径、高密度晶片贯通孔裸片堆叠形成对准/对心导引件的方法
CN102420210A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 具有硅通孔(tsv)的器件及其形成方法
CN102487058A (zh) * 2010-12-01 2012-06-06 海力士半导体有限公司 半导体芯片、半导体封装件以及半导体芯片的制造方法
CN102496579A (zh) * 2011-12-19 2012-06-13 中国科学院微电子研究所 一种在转接板上实现电绝缘的方法
CN103681360A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 封装器件及方法
US20140175651A1 (en) * 2012-12-21 2014-06-26 Christopher M. Pelto Landing structure for through-silicon via

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554116A (zh) * 2001-09-14 2004-12-08 ���ɶȰ뵼�幫˾ 形成焊盘的方法以及其结构
CN101999168A (zh) * 2008-04-11 2011-03-30 美光科技公司 为小直径、高密度晶片贯通孔裸片堆叠形成对准/对心导引件的方法
CN101814453A (zh) * 2010-04-08 2010-08-25 复旦大学 一种用于硅通孔互连中的硅片对准方法
CN102420210A (zh) * 2010-09-28 2012-04-18 台湾积体电路制造股份有限公司 具有硅通孔(tsv)的器件及其形成方法
CN102487058A (zh) * 2010-12-01 2012-06-06 海力士半导体有限公司 半导体芯片、半导体封装件以及半导体芯片的制造方法
CN102496579A (zh) * 2011-12-19 2012-06-13 中国科学院微电子研究所 一种在转接板上实现电绝缘的方法
CN103681360A (zh) * 2012-09-20 2014-03-26 台湾积体电路制造股份有限公司 封装器件及方法
US20140175651A1 (en) * 2012-12-21 2014-06-26 Christopher M. Pelto Landing structure for through-silicon via

Also Published As

Publication number Publication date
CN105742226B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
TWI777930B (zh) 具有穿式橋接晶粒連接的半導體封裝體
CN105023917B (zh) 晶圆上芯片封装件及其形成方法
CN102386240B (zh) 圆柱形嵌入式电容器
TWI503981B (zh) 半導體裝置
CN105097736B (zh) 利用后通孔工艺的3d衬底上晶圆上芯片结构
TWI571983B (zh) 電子封裝件及其製法
CN103972159B (zh) 三维封装结构及其形成方法
SE1250374A1 (sv) CTE-anpasad interposer och metod att tillverka en sådan
US9466533B2 (en) Semiconductor structure including a through electrode, and method for forming the same
CN203085525U (zh) 可用于堆叠的集成电路
CN103824867B (zh) 电连接晶圆的方法和用该方法制造的半导体设备
US20130249047A1 (en) Through silicon via structure and method for fabricating the same
US20170330851A1 (en) Double plated conductive pillar package substrate
CN104425397B (zh) 一种晶圆级封装方法及封装结构
TWI574349B (zh) 加厚之應力緩衝及功率分配層
CN104733381A (zh) 一种晶圆硅穿孔互连工艺
JP5967801B2 (ja) 固定された導電性ビアおよびその製造方法
US9437550B2 (en) TSV without zero alignment marks
CN106783801B (zh) 高密度soi封装基板及其制备方法
CN105489581A (zh) 半导体结构及其制作方法
CN105742226A (zh) 半导体器件制造方法
CN105990285B (zh) 半导体结构与其制备方法
CN207265047U (zh) 包含连接条的装置
CN105742196A (zh) 半导体器件制造方法
Bui et al. Twice-etched silicon approach for via-last through-silicon-via with a Parylene-HT liner

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant