JP2005305607A - 微小機械素子の製造方法および当該微小機械素子を備えた物品 - Google Patents

Abstract

【課題】犠牲層の水平方向と垂直方向の厚さを独立の値に精度良く設定し、リリース後の構造体の微細ピッチ化と可動ストロークの拡大とを両立した微小機械素子を製造する。基板の凹部内に犠牲層を形成する際に、凹部の底部に厚く犠牲層を形成しながら凹部の側面に薄く均一に犠牲層を形成する。
【解決手段】犠牲層を、凹部１ａの底部に第１の犠牲層２を形成する工程と、この上に均一な厚さで第２の犠牲層３を形成する工程の２工程に分けて形成し、それぞれの工程での犠牲層厚みｔ_１、ｔ_２を独立に設定する。
【選択図】図１

Description

本発明は、マイクロマシニング技術を用いて基板上に形成される微小機械素子の製造方法および当該微小機械素子を備えた物品に関する。

従来、基板に形成された凹部に犠牲層を介して構造体を埋め込んだ後、この犠牲層を除去して構造体をリリースすることにより、高アスペクト比の微小機械素子を得る技術が知られている。こうした技術は、例えば基板に垂直な方向に高剛性を有するヒンジや垂直櫛形電極を形成する際に有用である。

このような微小機械素子の製造方法の例として、犠牲層を無電解メッキにより基板の凹部に均一な厚さで成膜したものがある（特許文献１参照）。特許文献１には、ガラス等の基板に凹部を形成し、銅の無電解メッキ膜を凹部の側面および底部に均一な厚みで形成してこれを犠牲層とし、その上からニッケルの無電解メッキ膜を埋め込んで構造体とした垂直櫛形電極の構成が開示されている。銅の犠牲層は硝酸銅のアンモニア溶液で除去され、この犠牲層の部分が空隙となる。従って、空隙の厚さは、水平方向および垂直方向のいずれの方向にもほぼ等しくなるように構成されている。

また、特許文献１には、比較対象として、犠牲層を銅の蒸着膜で形成した事例も記載されている。蒸着によれば、犠牲層の厚みが不均一となり、構造体がうまくリリースされないことが記載されている。

また、犠牲層を基板の凹部に均一な厚さで成膜し、リリース時にこの犠牲層と凹部の下部を含む基板の一部とを除去するものがある（非特許文献１参照）。この構成を図９を用いて説明する。図９は従来の微小機械素子の模式断面図である。ここでは、微小機械素子としてジャイロスコープを形成した例が記載されている。

シリコン基板２０１にはＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を施し、凹部２０１ａを形成する。次にＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により犠牲層２０２を均一な厚さで成膜する。犠牲層２０２の材質は酸化シリコンである。さらにＬＰＣＶＤにより構造体２０３を埋め込む。構造体２０３の材質はポリシリコンである。次に、凹部２０１ａの下部を含む基板２０１の一部を除去するが、この際にはフォトレジスト２０４をマスクとしてＤＲＩＥを行い、破線で示される穴２０１ｂを形成し、さらに等方性エッチングでこれを拡大して大きな空洞部２０１ｃをつくる。このとき、犠牲層２０２は構造体２０３を保護するマスクの作用をする。図の状態からフォトレジスト２０４を除去した後、犠牲層２０２をＨＦ（フッ化水素）溶液でエッチングし、構造体２０３をリリースする。このとき、基板上部２０１ｄが大きな幅Ｗ_１を持っている場合には、接続部２０１ｅが除去されきらずに残るため、基板上部２０１ｄは基板下部２０１ｆと繋がって固定部となる。基板上部２０１ｄ’が小さな幅Ｗ_２を持っている場合には、空洞部２０１ｃにより基板上部２０１ｄ’と基板下部２０１ｆとが分離されてしまうため、基板上部２０１ｄ’は可動部となる。

また、垂直櫛形電極アレイを形成した別の従来例がある（非特許文献２参照）。

非特許文献２には、次の構成が開示されている。まず、シリコン基板表面に深さ１０μｍのボロンドープ層を形成する。このボロンドープ層はリリース時のエッチストッパとして作用する。次にボロンドープ層上に絶縁層を介してポリシリコン制御電極を形成する。次に、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によりボロンドープ層を貫通する深い凹部を形成する。次に、ＬＰＣＶＤにより凹部の側面および底部に均一な厚みの犠牲層を形成する。犠牲層は薄い酸化膜にサンドイッチされたポリシリコン層である。次に、構造体であるポリシリコンをＬＰＣＶＤにより凹部に埋め込んだ後、上部をエッチング除去する。除去されなかった下部が可動電極となる。この後、犠牲層と基板とをＥＤＰ（Ｅｔｈｙｌｅｎｅ Ｄｉａｍｉｎｅ Ｐｙｒｏｃａｔｈｅｃｏｌ ｗａｔｅｒ）をエッチャントとして一括除去し、可動電極をリリースする。このとき除去されなかった基板上部のボロンドープ層は固定電極となり、これより下側に構成された可動電極との間で垂直櫛形電極アレイが形成される。
特開平１０−１４８６４４号公報 F. Ayazi and K. Najafi, "High Aspect-Ratio Combined Poly and Single Crystal Silicon (HARPSS) MEMS Technology", IEEE Journal of Microelectromechanical Systems, Vol. 9, No.3, pp.288-294 (September, 2000) A. Selvakumar and K. Najafi, "Vertical Comb Array Microactuators", IEEE Journal of Microelectromechanical Systems, Vol. 12, No.4, pp.440-449 (August, 2003)

しかしながら、上記のような微小機械素子の製造方法では、製造プロセスに起因する基板、構造体、空隙の形状制約が大きいという課題があった。特に、空隙の水平ギャップ距離（基板主面に平行な方向の空隙厚さ）、垂直ギャップ距離（基板主面に垂直な方向の空隙厚さ）、基板形状の３つの要素を独立して所望の値に設定することが難しく、これが微小機械素子の性能向上の妨げとなっていた。

まず、特許文献１には犠牲層を無電解メッキにより均一な厚さで成膜した垂直櫛形電極が記載されているが、こうした製造方法では水平ギャップ距離と垂直ギャップ距離とは必然的にほぼ等しい値をとり、これらを独立に所望の値に設定することが難しかった。一般的に垂直櫛形電極では、静電力を大きくするために水平ギャップ距離を微細化し、同時に可動ストロークを大きくするために垂直ギャップ距離を拡大することが望まれる。しかしながら、均一な厚さの犠牲層を除去して空隙を形成する製造方法によっては、水平ギャップ距離の微細化と垂直ギャップ距離の拡大とを両立することは困難であった。

また、特許文献１には犠牲層を蒸着により不均一な厚さで成膜した場合も記載されているが、こうした製造方法では凹部の側面に犠牲層がほとんどつかなかったり膜厚のばらつきが大きかったりして安定した品質で犠牲層を成膜することが難しかった。特に凹部のアスペクト比が大きい場合（例えば１．５以上）、このことは顕著であった。蒸着による犠牲層の典型的な断面形状を図１０に示す。図１０は従来の蒸着法による犠牲層の断面形状である。基板２１１の凹部２１１ａの側面に堆積する犠牲層２１２の厚みは上部に近いほど厚く、底部に近いほど薄い。こうした凹部２１１ａ内の犠牲層２１２の厚みは気化した犠牲層粒子が基板に入射する角度に顕著に依存するため、ウェハ内でのばらつきも大きく極めて不安定である。また、内部にボイド２１３を残したような形状となるため、その後の構造体の埋め込みに失敗することも多かった。このように、犠牲層を蒸着により不均一な厚さで成膜した場合、凹部２１１ａの側面と底部に堆積させる犠牲層２１２の厚みを所望の値で精度良く形成することは極めて難しかった。

また、非特許文献１には犠牲層を除去すると共に空洞部を形成して水平ギャップ距離と垂直ギャップ距離とを異ならせる製造方法が記載されているが、空洞部の存在が基板の形状自由度を大幅に制約していた。例えば、図９において、基板上部２０１ｄ、２０１ｄ’の幅Ｗ_１、Ｗ_２によって基板下部２０１ｆと接続するか分離するかが決まってしまったり、凹部２０１ａの幅Ｗ_３によってリリースに必要な空洞部２０１ｃの深さ方向の最小寸法ｇ_Ｃが決まってしまったりといった多くの制約関係があり、基板２０１の形状自由度が大変狭かった。従って、例えば垂直櫛形電極を構成する場合でも、基板側に狭ピッチの櫛歯形状を形成すると櫛歯の上部と下部が分離されないような構成をとるのが困難だったり、垂直ギャップ距離ｇ_Ｖの値を自由に設定できなかったり、垂直ギャップ距離ｇ_Ｖの値の精度が得られなかったりといった課題があった。さらに、犠牲層２０２の除去だけでなく空洞部２０１ｃを形成する工程を必要とするために、工程が複雑で、必要なマスク枚数やプロセス工数が多いという課題もあった。

また、非特許文献２に記載された製造方法も、非特許文献１に記載された製造方法と同様に犠牲層を除去すると共に基板の一部を除去したものとなっている。このため、非特許文献１とほぼ同様の課題を有していた。すなわち、実現可能な基板の形状自由度が狭かったり、ＥＤＰエッチングによる基板の形状精度が低かったり、工程が複雑で必要なマスク枚数やプロセス工数が多かったりという課題があった。基板の形状制約が垂直櫛形電極の性能向上を妨げる例としては、例えば以下のようなことがあった。固定側の櫛形電極は基板と垂直方向に接続できす、水平方向に接続せざるを得ないため、狭ピッチの櫛形電極を形成しようとした場合に櫛歯の強度を得るのが難しく、櫛歯の不要な変形によりプルインと呼ばれる静電吸着現象が発生し易かった。あるいは、櫛歯を水平方向に接続した場合には、櫛歯の領域とは別に櫛歯の支持のための支持領域が必要で、静電力を発生させるための平面面積の使用効率が低かった。

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、空隙の水平ギャップ距離、垂直ギャップ距離、基板形状を精度良く簡易に所望の値に設定することができる微小機械素子の製造方法および当該微小機械素子を備えた物品を提供することにある。

前記従来の課題を解決するために、本発明の微小機械素子の製造方法は、基板に垂直な方向に凹部を形成する工程と、前記凹部の底部に第１の犠牲層を形成する工程と、少なくとも前記凹部の側面に実質的に均一に第２の犠牲層を形成する工程と、前記第１および第２の犠牲層が形成された前記凹部にさらに構造体を埋め込む工程と、前記第１および第２の犠牲層を除去して前記構造体をリリースする工程とを含む。

好ましい実施の形態において、前記凹部の底部に前記第１の犠牲層を形成する工程が、前記凹部に前記第１の犠牲層を堆積して前記凹部を埋め込む工程と、前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む。

好ましい実施の形態において、前記凹部の底部に前記第１の犠牲層を形成する工程が、さらに前記凹部に埋め込まれた前記第１の犠牲層をリフローする工程を含む。

好ましい実施の形態において、前記第２の犠牲層の厚さを前記第１の犠牲層の厚さよりも小さくする。

好ましい実施の形態において、前記第２の犠牲層を形成する工程が、ＬＰＣＶＤ法もしくはＰＥＣＶＤ法を用いる工程を含む。

好ましい実施の形態において、前記第２の犠牲層を形成する工程が、熱酸化法を用いる工程を含む。

好ましい実施の形態において、前記第２の犠牲層を形成する工程が、無電解メッキ法を用いる工程を含む。

好ましい実施の形態において、前記基板に深さを有する凹部を形成する工程に先立ち、前記基板にマスク層を形成する工程と、前記マスク層に前記凹部の開口形状を形成する工程とを備え、前記基板に深さを有する凹部を形成する工程が、前記マスク層の開口形状に合わせて前記基板をエッチングする工程を含み、前記凹部の底部に前記第１の犠牲層を形成する工程が、前記マスク層の上から前記第１の犠牲層を堆積して前記凹部を埋め込む工程と、前記マスク層の開口形状に合わせて前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む。

好ましい実施の形態において、前記マスク層の少なくとも一部を第３の犠牲層とし、前記構造体をリリースする工程において、さらに前記第３の犠牲層を除去する。

好ましい実施の形態において、前記マスク層がＮｉ、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、Ａｌのいずれかを主成分とするハードマスク層を含む。

好ましい実施の形態において、前記マスク層が感光性有機材料層を含む。

好ましい実施の形態において、前記第２の犠牲層の厚さを前記第３の犠牲層の厚さよりも小さくする。

好ましい実施の形態において、前記第３の犠牲層の厚さを前記凹部の底部に残す前記第１の犠牲層の厚さよりも小さくする。

好ましい実施の形態において、前記凹部に構造体を埋め込む工程が、前記凹部に絶縁層を形成する工程と、前記絶縁層の上に導電性の構造体を形成する工程とを含む。

好ましい実施の形態において、前記凹部の底部に前記第１の犠牲層を形成する工程が、少なくとも前記凹部の側面と底部とを覆う保護層を形成する工程と、前記凹部の側面にある前記保護層を実質的に残したまま、前記凹部の底部にある前記保護層を除去して前記基板を露出させる工程と、前記露出した基板を変質して前記第１の犠牲層を形成する工程とを含む。

好ましい実施の形態において、前記基板の変質を熱酸化によって行う。

好ましい実施の形態において、前記凹部の底部に前記第１の犠牲層を形成する工程が、前記基板上に前記第１の犠牲層を形成する工程と、前記第１の犠牲層に前記基板に達する複数の貫通穴を形成する工程と、前記複数の貫通穴に第２の構造体を埋め込んで、前記基板と一体化された前記第２の構造体による突起を複数形成する工程と、前記複数の突起の間の谷間を前記凹部とし、前記凹部に存する前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む。

好ましい実施の形態において、前記凹部の底部に前記第１の犠牲層を形成する工程が、さらに、前記貫通穴に埋め込まれた前記突起の上部を除去する工程と、前記突起の上部が除去された後の前記貫通穴にマスク層を埋め込む工程と、前記マスク層の開口形状に合わせて前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む。

好ましい実施の形態において、前記基板の上の一部の領域に第４の犠牲層を形成する工程と、前記基板および前記第４の犠牲層の上に前記第１の犠牲層を形成する工程と、前記第１の犠牲層に前記第４の犠牲層に達する貫通穴を形成する工程と、前記貫通穴に前記第２の構造体を埋め込む工程と、前記第２の構造体と接続するように前記構造体を形成する工程と、前記第４の犠牲層を除去する工程とを含み、前記第２の構造体の一部を前記構造体と一体にリリースする。

好ましい実施の形態において、前記第２の構造体の一部に閉環状の平面形状を具備させる。

好ましい実施の形態において、前記第１の犠牲層が感光性有機材料である。

好ましい実施の形態において、前記基板がＣＭＯＳ回路を形成した回路基板である。

また、本発明の微小機械素子を備えた物品は、基板と、前記基板に垂直な方向に形成された凹部と、前記凹部に対して水平方向と垂直方向に異なる距離の空隙を介して変位可能に形成された構造体とを備え、上記の製造方法を用いて製造される。

本発明の微小機械素子の製造方法によれば、犠牲層の水平方向と垂直方向の厚さを独立の値に精度良く設定し、リリース後の構造体の水平方向と垂直方向との空隙距離および基板形状を精度良く簡易に所望の値に設定することができる。また、当該微小機械素子を備えた物品によれば、安価に可動ストロークや静電感度などの電気機械特性を両立させた特性を得ることができる。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１における微小機械素子の製造工程を説明するための説明図である。図１は基板１の断面図となっている。

図１（ａ）に示すように、まず基板１に、凹部１ａを形成する。基板１はシリコンウェハとし、凹部１ａはＤＲＩＥにより形成している。凹部１ａの幅Ｈは１〜５μｍの範囲内に設定されるのが好ましく、凹部１ａの深さｄは３μｍ以上に設定されるのが好ましい。また、凹部１ａのアスペクト比ｄ／Ｈは１．５以上と高くする。ここではＨ＝２．５μｍ、ｄ＝５μｍとして説明する。

次に、凹部１ａに第１の犠牲層２を堆積して、凹部１ａを埋め込む。凹部１ａを第１の犠牲層２で完全に埋め込むために、第１の犠牲層２の堆積厚みは少なくともＨ／２以上にとる。ここでは堆積厚みは１．８μｍである。第１の犠牲層２の材質はＢＳＧ （Ｂｏｒｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ （Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＩＩＩ族もしくはＶ族の元素を含む酸化シリコンである。第１の犠牲層２は、段差被覆性を高めるためにＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を主材料ガスとし、この中にＢ_２Ｈ_６やＰＨ_３などのガスを添加してＬＰＣＶＤ法もしくはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成するのが好ましい。より望ましくは、基板１にバイアス電圧を印加し、プラズマ源からのイオンを基板１に入射させるバイアスＣＶＤ法を用いる。この場合、基板１の表面で堆積とスパッタとが同時に進行し、凹部１ａへの埋め込みがより安定に行われる。あるいは、リフローによる埋め込みを併用することも好ましい。すなわち、第１の犠牲層２を凹部１ａ内に堆積した後、第１の犠牲層２のガラス転移点以上の温度でアニール処理を行う。これにより第１の犠牲層が流動し、仮に小さなボイドがあってもこれを埋めることができる。この場合Ｂ、Ｐ等の添加物の濃度を数％以上と高くしておくと、ガラス転移点温度を低く設定できる。

次に、図１（ｂ）に示すように、第１の犠牲層２の上部をエッチングにより除去し、凹部１ａの底部に、第１の犠牲層２を第１の厚さｔ_１で残す。このエッチングは例えばＳＴＳ（Ｓｕｒｆａｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｓｙｓｔｅｍｓ）社のＡＯＥ（Ａｄｖａｎｃｅｄ Ｏｘｉｄｅ Ｅｔｃｈ)装置、あるいはＡｌｃａｔｅｌ社のＭｉｃｒｏ Ｍａｃｈｉｎｉｎｇ Ｓｙｓｔｅｍ ２００等の酸化膜エッチング装置を用いて行う。エッチング条件を適正化すると、酸化膜とシリコンとのエッチング選択比は約２０程度となるため、基板１の凸部１ｂの形状をほぼ残したまま、第１の犠牲層２の上部を除去することができる。第１の犠牲層２を厚さｔ_１で残すことは、エッチング時間の管理によって行う。ここではｔ_１＝３μｍとする。

次に、図１（ｃ）に示すように、第２の犠牲層３を凹部１ａの側面に第２の厚さｔ_２で形成する。第２の厚さｔ_２は、ここでは０．３μｍであり、第１の厚さｔ_１よりも小さい。また凹部１ａが完全に埋め込まれてしまわないように、第２の厚さｔ_２はＨ／２よりも小さく設定される。第２の犠牲層３の材質は、第１の犠牲層２と同様、ＢＳＧ、ＰＳＧである。第２の犠牲層３はＬＰＣＶＤによって凹部１ａの側面および第１の犠牲層２上に実質的に均一な厚さで形成される。

次に、第２の犠牲層３が形成された凹部１ａに、さらに構造体４を埋め込む。構造体４の堆積厚みは２μｍであり、凹部１ａへの埋め込みが完全に行われるように、（Ｈ／２−ｔ_２）で与えられる値よりも大きく設定されている。構造体４は、ここではＬＰＣＶＤで形成されたポリシリコンである。この後１０５０℃で１時間アニールし、内部残留応力を緩和すると共に、第１の犠牲層２および第２の犠牲層３中に存在する不純物を拡散して基板１および構造体４に導電性を与える。構造体４は、側面４ａが上から下までほぼ同一面を形成するように凹部１ａの形状に合わせて精密にパターニングされ、可動電極としての形状を付与される。

最後に、図１（ｄ）に示すように、第１の犠牲層２と第２の犠牲層３とを除去し、構造体４をリリースする。第１の犠牲層２と第２の犠牲層３との除去は、例えばＨＦ溶液によるウェットエッチングか、ＨＦガスあるいはＨ_２（またはＯ_２、ＣＯ）を添加したＣＦ系ガスによるドライエッチングにより行われる。これにより、基板１と構造体４との間には水平ギャップ距離がｔ_２＝０．３μｍ、垂直ギャップ距離がｔ_１＋ｔ_２＝３．３μｍの空隙５が形成される。

このように形成された構造体４と基板１とは垂直櫛形電極を形成し、構造体４と基板１との間に電位差を与えると、静電力が発生して構造体４は下方向に移動する。水平ギャップ距離ｔ_２は０．３μｍと小さいため、発生する静電力は十分大きくすることができ、垂直ギャップ距離ｔ_１＋ｔ_２は３．３μｍと大きいため、可動ストロークは大きくとることができる。これまでの説明から自明であるが、この水平／垂直ギャップ距離はそれぞれ独立に任意の値に設定できる。従って、水平ギャップ距離の微細化と垂直ギャップ距離の拡大とを極めて簡単に両立することができ、高い性能の垂直櫛形電極を簡単に実現することができる。

また、水平ギャップ距離と垂直ギャップ距離とを異ならせるために基板１に大きな空洞部を形成する必要もない。このため、固定電極の櫛歯を形成する凸部１ｂの幅Ｗを極めて小さな値に設定しても、凸部１ｂは確実に基板１と上下方向に接続されており、極めて簡易に櫛歯の強度を得ることができる。

また犠牲層を形成する工程を、凹部１ａの底部に第１の犠牲層２を形成するための工程と、凹部１ａの側面に実質的に均一に第２の犠牲層３を形成するための工程との２工程に分けたため、凹部１ａの側面の犠牲層厚の不均一性に伴う不良などの発生を極めて効果的に低減させることができる。

以上説明したように、本実施の形態によれば、凹部１ａの底部のみに第１の犠牲層２を形成する工程と、凹部１ａの側面に第２の犠牲層３を均一に形成する工程と、この上にさらに構造体４を埋め込む工程と、第１の犠牲層２と第２の犠牲層３とを除去して構造体４をリリースする工程とを備えているので、基板１の形状に大きな制約を与えることなく、犠牲層が形成する空隙の水平ギャップ距離と垂直ギャップ距離とを独立に任意の値に精度良く設定することができる。

また、凹部１ａの底部のみに第１の犠牲層２を形成する工程が、一旦凹部１ａを第１の犠牲層２で埋め込む工程と、この第１の犠牲層２の上部のみを除去する工程とを備えているため、安定した品質で凹部１ａの底部のみに第１の犠牲層２を形成することができる。

また、凹部１ａに埋め込まれた第１の犠牲層２をリフローする工程を設けているので、よりボイドの少ない安定した品質で凹部１ａの底部のみに第１の犠牲層２を形成することができる。

また、第２の犠牲層３の厚さｔ_２を、第１の犠牲層２の厚さｔ_１よりも小さくしているので、水平ギャップ距離の微細化と垂直ギャップ距離の拡大とを簡易に両立でき、例えば垂直櫛形電極等を形成する際に、静電力や可動ストローク範囲などの特性を高いレベルで両立させることが可能となる。

なお、本実施の形態では、第２の犠牲層３はＬＰＣＶＤ法もしくはＰＥＣＶＤ法を用いて形成したが、本発明はこれに限定されるものではなく、凹部１ａの側面に均一な厚さで成膜が可能な方法ならば、他の方法によっても良い。例えば、熱酸化により凹部１ａの側面に酸化膜を形成しても良い。乾燥酸素雰囲気において９００℃程度の温度で熱酸化を行うと良い結果が得られる。あるいは無電解メッキにより均一に成膜された金属を犠牲層としてもよい。

（実施の形態２）
図２は本発明の実施の形態２における微小機械素子の製造工程を説明するための説明図である。図２は基板１１の断面図となっている。本実施の形態においては、基板１１に凹部１１ａを形成する工程に先立ち、基板に第３の犠牲層１２と上部マスク層１３とを形成している。第３の犠牲層１２と上部マスク層１３とを合わせたものが、特許請求の範囲で記載したマスク層に相当する。本実施の形態では、マスク層の開口形状を凹部１１ａの作成に利用するだけでなく、一旦第１の犠牲層１４を埋め込んだ後にこれの上部のみを除去する際にも再利用しているため、マスク枚数や製造工数が削減できると共に、マスクのアライメントずれに伴う性能劣化を防止することができる。さらに、マスク層の少なくとも一部が第３の犠牲層１２として作用し、第１の犠牲層１４と協働してリリース後の構造体１７のための垂直ギャップ距離を確保することができる。

図２（ａ）に示すように、基板１１はシリコンウェハとし、この上に第３の犠牲層１２を第３の厚さｔ_３で形成する。第３の犠牲層１２は、熱酸化もしくはＥＣＲ−ＰＡＣＶＤ （Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ Ｐｌａｓｍａ−Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成した厚い酸化膜である。ＥＣＲ−ＰＡＣＶＤを用いた場合には、Ｂ、Ｐを添加してＢＳＧ、ＰＳＧとしても良い。第３の犠牲層１２の厚さｔ_３は２〜８μｍの範囲から選ばれるのが好ましく、ここでは３μｍとする。

上部マスク層１３は、第３の犠牲層１２の上に形成される。本実施の形態では第３の犠牲層１２を厚い酸化膜としたため、上部マスク層１３は酸化膜ＤＲＩＥでの選択比が得られやすいＮｉのハードマスクとしている。Ｎｉ以外にも、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、Ａｌのいずれかを主成分とするものを用いることができる。上部マスク層１３にはリソグラフィによって開口形状が形成される。開口形状の幅Ｈは２．５μｍである。

第３の犠牲層１２は、上部マスク層１３の開口形状に合わせてエッチングされる。

次に、図２（ｂ）に示すように、上部マスク層１３および第３の犠牲層１２の開口形状に合わせて基板１１にＤＲＩＥを施し、凹部１１ａを形成する。凹部１１ａの深さｄは５〜３０μｍの範囲内から選ばれる。

そして、凹部１１ａに第１の犠牲層１４を堆積して、凹部１１ａを埋め込む。第１の犠牲層１４の堆積厚みは１．８μｍである。第１の犠牲層１４の材質はＢＳＧもしくはＰＳＧである。第１の犠牲層１４は、上部マスク層１３の上から形成され、これを内在するように設けられている。

次に、図２（ｃ）に示すように、第１の犠牲層１４の上部をエッチングにより除去し、凹部１１ａの底部に、第１の犠牲層１４を第１の厚さｔ_１で残す。第１の犠牲層１４の厚さｔ_１は、第３の犠牲層１２の厚さｔ_３よりも少し大きな値にするのが好ましく、ここではｔ_１＝３．５μｍとする。このように設定することにより、後述する構造体１７をリリースしたときに構造体１７が凹部１１ａの底面と接触することを防止することができる。

また、第１の犠牲層１４の上部をエッチングにより除去する際に、上部マスク層１３がストッパとなり第３の犠牲層１２が除去されるのを防止する。このように、上部マスク層１３は凹部１１ａの作成時だけでなく、第１の犠牲層１４の上部を除去する際にも再利用されている。このため、マスク枚数や製造工数が削減できると共に、マスクのアライメントずれに伴う性能劣化を防止することができる。

図２（ｃ）の状態の後、上部マスク層１３は除去される。

次に、図２（ｄ）に示すように、まず第２の犠牲層１５を凹部１１ａの側面に第２の厚さｔ_２で形成する。第２の厚さｔ_２は、０．３μｍである。第２の犠牲層１５の材質は、第１の犠牲層１４と同様、ＢＳＧもしくはＰＳＧである。第２の犠牲層１５はＬＰＣＶＤによって凹部１１ａの側面および第１の犠牲層１４上に実質的に均一な厚さで形成される。

次に、第２の犠牲層１５が形成された凹部１１ａに、０．１μｍ厚の絶縁層１６を形成する。絶縁層１６の材質は窒化シリコンである。絶縁層１６は基板１１と構造体１７とが接触した場合に電気的な短絡を防止するために設けられる。

絶縁膜１６の上には、構造体１７を埋め込む。構造体１７の堆積厚みは２μｍである。構造体１７は、ＬＰＣＶＤで形成されたポリシリコンであり、ｉｎ−ｓｉｔｕドープにより不純物が導入されて導電性を有している。構造体１７の堆積後、１０５０℃で１時間のアニール処理が施される。その後、構造体１７および絶縁層１６は、フォトリソグラフィにより所望の形状にパターニングされる。構造体１７および絶縁層１６の形状は、凹部１１ａ内に形成された幅ｈ_１（＝１．９μｍ）よりも、上部の幅ｈ_２（＝４μｍ）の方が大きくなるように設けている。

最後に、図２（ｅ）に示すように、第１の犠牲層１４、第２の犠牲層１５、第３の犠牲層１２を除去し、絶縁層１６および構造体１７をリリースする。これらの犠牲層が除去されてできた空隙１８の水平ギャップ距離はｔ_２＝０．３μｍである。空隙１８の垂直ギャップ距離は、第１の犠牲層１４と第２の犠牲層１５の厚さの和で決まる距離ｔ_１＋ｔ_２＝３．８μｍと、第３の犠牲層１２と第２の犠牲層１５の厚さの和で決まる距離ｔ_３＋ｔ_２＝３．３μｍとの２つがある。これらの値は、どちらも水平ギャップ距離ｔ_２よりも十分大きく設けられており、構造体１７が下方向に変位する場合の可動ストロークが確保されている。

このように、凹部１１ａの底部に設けた第１の犠牲層１４だけでなく、凸部１１ｂの上に設けた第３の犠牲層１２によっても、水平ギャップ距離ｔ_２よりも大きな垂直ギャップ距離を設けることができるので、例えば凹部１１ａ内の幅ｈ_１よりも上部の幅ｈ_２の方が大きい構造体１７に対しても、リリース後の可動ストロークを確保することができる。

以上説明したように、本実施の形態によれば、凹部１１ａを形成する工程に先立ち、基板１１にマスク層を形成し、マスク層の開口形状を凹部１１ａの作成に利用すると共に、一旦第１の犠牲層１４を埋め込んだ後にこれの上部のみを除去する際にも再利用しているため、マスク枚数や製造工数が削減できると共に、マスクのアライメントずれに伴う性能劣化を防止することができる。

また、マスク層の少なくとも一部を第３の犠牲層１２とし、第１の犠牲層１４および第２の犠牲層１５と共にこれを除去して空隙１８を形成しているため、例えば凹部１１ａ内の幅ｈ_１よりも上部の幅ｈ_２の方が大きい構造体１７に対しても、リリース後の構造体１７の可動ストロークを確保することができる。

また、第３の犠牲層１２の厚さｔ_３を第１の犠牲層１４の厚さｔ_１よりも小さく設定したため、リリースされた構造体１７が凹部１１ａの底面と接触することを防止することができる。

また、絶縁層１６を導電性の構造体１７の表面に形成したため、基板１１と構造体１７とが接触した場合に電気的な短絡を防止することができる。

なお、本実施の形態では第３の犠牲層１２は、第１の犠牲層１４と同じ酸化シリコン系の材料で形成し、上部マスク層１３との２層構造にして第１の犠牲層１４に対するエッチング選択比を得ているが、本発明はこれに限定されるものではなく、第３の犠牲層１２の材質を第１の犠牲層１４と異なる材質で形成し、これによって両者にエッチング選択比を与えることによってマスク層を単層構造にすることができる。例えば、第１の犠牲層１４と第２の犠牲層１５とを酸化シリコン系の材料で形成し、第３の犠牲層１２をＡｌ材料で形成して上部マスク層１３を省略してもよい。

また、本実施の形態では上部マスク層１３を金属系のハードマスク層としたが、例えば上部マスク層１３をフォトレジストや感光性ポリイミド等の感光性有機材料層としてもよい。第１の犠牲層１４はＰＥＣＶＤ法により、これらの有機材料層の耐熱温度以下で形成する。このように、上部マスク層１３を直接、感光性有機材料層で形成することにより、プロセスを大幅に簡素化することができる。さらに、これに第３の犠牲層１２の作用を果たさせることで、マスク層を単層構造にしてもよい。

（実施の形態３）
図３は本発明の実施の形態３における微小機械素子の製造工程を説明するための説明図である。図３は基板２１の断面図となっている。本実施の形態においては、基板２１の凹部２１ａの側面を保護したまま底部を熱酸化し、基板２１を変質させることで第１の犠牲層２３を形成している。こうした製造方法によっても、凹部２１ａの底部に第３の犠牲層２４を形成することが可能である。

図３（ａ）に示すように、シリコン基板である基板２１上にフォトレジスト（不図示）を塗布し、開口形状に合わせてＤＲＩＥにより凹部２１ａを形成する。

次に、ＬＰＣＶＤを用いて保護層２２を形成する。保護層２２は窒化シリコン膜であり、厚みは０．１μｍである。保護層２２は、基板２１の上面、凹部２１ｂの側面および底面に均一な厚みで形成される。ここでは保護層２２が形成された場所に応じて、それぞれ上面保護層２２ａ、側面保護層２２ｂ、底面保護層２２ｃと呼ぶ。

次に、図３（ｂ）に示すように、ＲＩＥもしくはイオンミリング等の異方性エッチングにより、上面保護層２２ａと底面保護層２２ｃとを選択的に除去する。側面保護層２２ｂは除去されずに残される。

この状態で、基板２１を高温の酸化性雰囲気において、熱酸化を行う。凹部２１ａの側面は側面保護層２２ｂによって保護されているため、酸化速度は遅く、基板２１の上面と凹部２１ａの底面とは上面保護層２２ａおよび底面保護層２２ｃが除去されてシリコンが露出しているため、酸化速度は速い。このため、基板２１の上部と凹部２１ａの底部に選択的に酸化膜が形成されることになる。凹部２１ａの底部に形成された酸化膜は第１の犠牲層２３として作用し、基板２１の上部に形成された酸化膜は第３の犠牲層２４として作用する。第１の犠牲層２３の厚さおよび第３の犠牲層２４の厚さは２μｍである。

図の状態の後、熱リン酸等によりエッチングを行い、側面保護層２２ｂを除去する。

次に、図３（ｃ）に示すように、第２の犠牲層２５を凹部２１ａの側面に厚さ０．３μｍで形成する。第２の犠牲層２５の材質は、ＢＳＧもしくはＰＳＧであり、ＬＰＣＶＤによって均一な厚さで形成される。

次に、第２の犠牲層２５が形成された凹部２１ａに、構造体２６を埋め込む。構造体２６は、ＬＰＣＶＤで形成されたポリシリコンであり、堆積厚みは２μｍである。構造体２６は、成膜後、１０５０℃で１時間のアニール処理が施され、第２の犠牲層２５中の不純物が拡散して導電性が付与される。その後、構造体２６は、フォトリソグラフィにより所望の形状にパターニングされる。

最後に、図３（ｄ）に示すように、第１の犠牲層２３、第２の犠牲層２５、第３の犠牲層２４を除去し、構造体２６をリリースする。これらの犠牲層が除去されてできた空隙２７の水平ギャップ距離０．３μｍであり、垂直ギャップ距離は２．３μｍである。

以上説明したように、本実施の形態によれば、基板２１の凹部２１ａの側面を保護したまま底部を熱酸化し、基板２１を変質させることで第１の犠牲層２３を形成している。こうした製造方法によっても、凹部２１ａの底部に第３の犠牲層２４を形成することが可能である。

なお、本実施の形態においては、基板２１を変質させて第１の犠牲層を形成する際に、熱酸化によってこれを実現しているが、本発明はこれに限定されるものではなく、窒化、塩化をはじめとする各種の化学変化によっても同様の効果を奏することができることは言うまでもない。

（実施の形態４）
図４から図８を用いて、本発明の実施の形態４における微小機械素子の製造工程を説明する。本実施の形態では、ＣＭＯＳ回路を形成したシリコン基板上に、垂直櫛形電極構造を持つマイクロミラーを形成した例を示す。このマイクロミラーは１軸のチルトミラーであり、２つの電極にそれぞれ独立に駆動電圧を印加され、所定の角度傾動するものである。全ての工程はＣＭＯＳ回路の一般的な耐熱温度である４５０℃よりも低い温度で実施される。

図４は本発明の実施の形態４における微小機械素子の第１の製造工程を説明するための説明図である。図４（ａ）は基板３１の平面図であり、図４（ｂ）は一点鎖線Ｂ−Ｂにおける断面図であり、図４（ｃ）は一点鎖線Ｃ−Ｃにおける断面図である。

基板３１はＣＭＯＳ駆動回路を形成したシリコン基板で、図では最上層のアルミニウム電極層のみが記載されている。固定電極３１ａ、３１ｂはマイクロミラーを駆動するための駆動電極であり、それぞれＣＭＯＳ駆動回路（不図示）に接続して、設定された駆動電圧を印加される。ランド３１ｃおよび３１ｄは接地電極であり、後述する可動電極に接続してこれを接地するものである。

基板３１には、第４の犠牲層３２を形成する。ここでは第４の犠牲層３２をフォトレジストで形成する。第４の犠牲層３２の厚さは５μｍとし、平面形状としては固定電極３１ａ、３１ｂの周りを取り囲むように設けられている。第４の犠牲層３２は、後述する可動電極の補強リブの下端を基板３１から所定の距離だけ離すためのスペーサの役割を果たす。

次に、図５を用いて第２の製造工程を説明する。図５は本発明の実施の形態４における微小機械素子の第２の製造工程を説明するための説明図である。図５（ａ）は基板３１の平面図であり、図５（ｂ）は一点鎖線Ｂ−Ｂにおける断面図であり、図５（ｃ）は一点鎖線Ｃ−Ｃにおける断面図である。

基板３１には、第１の犠牲層３３を形成する。ここでは第１の犠牲層３３もフォトレジストもしくは感光性ポリイミド等の感光性有機材料で形成する。好ましくは、ＭｉｃｒｏＣｈｅｍ社製ＳＵ−８、ＳＵ−１０（いずれも商品名）といった高アスペクト形状が得られる高粘度タイプのものを用いる。第１の犠牲層３３の厚さは１０〜１５０μｍの範囲内から選ばれ、ここでは２０μｍとする。

第１の犠牲層３３は露光、現像されて、貫通穴が形成される。このうち、貫通穴３３ａ、３３ｂはそれぞれ固定電極３１ａ、３１ｂの上に複数設けられ、固定電極３１ａ、３１ｂに複数の櫛歯３４ａ、３４ｂを形成するために用いられる。また、貫通穴３３ｃ、３３ｄはそれぞれランド３１ｃ、３１ｄの上に設けられ、可動電極を弾性的に支持するヒンジの垂直部分３４ｃ、３４ｄを形成するために用いられる。また、貫通穴３３ｅは第４の犠牲層３２の上に設けられ、可動電極の補強リブ３４ｅを形成するために用いられる。

次に、第１の犠牲層３３上に第２の構造体３４を形成する。第２の構造体３４は貫通穴３３ａ〜３３ｅを埋め込んで、突起形状を形成する。特に貫通穴３３ａ、３３ｂに埋め込まれた第２の構造体３４は、それぞれ固定電極３１ａ、３１ｂと一体化されて複数の櫛歯３４ａ、３４ｂを形成する。隣接する櫛歯３４ａの間の谷間は実質的に凹部３４ｈと見なすことができ、本実施の形態では凹部３４ｈが請求項に記載された凹部に相当する。もちろん、隣接する櫛歯３４ｂの間の谷間も同様に凹部と見なされる。

第２の構造体３４の材質はアルミニウムであり、低温スパッタリングにより成膜する。スパッタリング条件は、貫通穴３３ａ〜３３ｅへの埋め込み性を高めるために、貫通穴３３ａ〜３３ｅの側面に均一な厚みで成膜が可能な条件を選ぶ。こうした条件は、例えば下記の文献に開示されたものを用いることができる。

K.A.Shaw et al., "SCREAM I: a single mask, single-crystal silicon, reactive ion etching process for microelectromechanical structures", Sensors & Actuators A, 40, pp.63-70 (1994)
さらに埋め込み性を高めるために、コリメーション法（ｃｏｌｌｉｍａｔｅｄ ｓｐｕｔｔｅｒｉｎｇ）やロングスロー法（ｌｏｎｇ ｔｈｒｏｕｇｈ ｓｐｕｔｔｅｒｉｎｇ）を用いて、Ａｌターゲットから基板３１に入射するスパッタ粒子の方向性を基板３１に垂直な方向に揃えてもよい。

第２の構造体３４の上には、第１のマスク層３５を形成する。第１のマスク層３５は０．２μｍ厚程度の薄い酸化シリコン膜である。これをフォトリソグラフィによりパターニングして第２の構造体３４をエッチングする際のマスクとして用いる。このＡｌエッチングはウェットエッチングによってもよいが、ここでは塩素系のガスを用いたプラズマエッチングとする。エッチング条件は、第２の構造体３４と第１の犠牲層３３との選択比を大きくするように選び、第１の犠牲層３３があまり侵されないようにする。

エッチング後に残された第２の構造体３４の平面形状を、図５（ａ）において斜線部として示す。固定電極の櫛歯３４ａ、３４ｂは第１のマスク層３５を除去した状態でＡｌエッチングが行われるため、貫通穴３３ａ、３３ｂ内の上部が除去された状態となる。すなわち、固定電極の櫛歯３４ａ、３４ｂの上端は第１の犠牲層３３の上面よりも低い位置までエッチバックされる。ヒンジの水平部分３４ｆ、３４ｇおよび補強リブ３４ｅの上面は第１のマスク層３５に保護された状態でＡｌエッチングが行われるため、第１の犠牲層３３の上面にパターンが残された状態となる。

この後、第１のマスク層３５は除去される。

次に、図６を用いて第３の製造工程を説明する。図６は本発明の実施の形態４における微小機械素子の第３の製造工程を説明するための説明図である。図６（ａ）は基板３１の平面図であり、図６（ｂ）は一点鎖線Ｂ−Ｂにおける断面図であり、図６（ｃ）は一点鎖線Ｃ−Ｃにおける断面図である。

ここではまず第２のマスク層３６を形成する。第２のマスク層３６は特許請求の範囲に記載したマスク層に対応し、第１の犠牲層３３をエッチングする際のマスクとして作用すると共に、第３の犠牲層としてリリース後の空隙を形成する作用を果たす。第２のマスク層３６は酸化シリコン膜とするが、ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ）、ＰＡＥ（Ｐｏｌｙ Ａｒｙｌｅｎｅ Ｅｔｈｅｒ）、Ａｒｏｍａｔｉｃ ｈｙｄｒｏｃａｒｂｏｎ、Ｐａｒｙｌｅｎｅ、ＰＴＦＥ（Ｐｐｏｌｙ Ｔｅｔｒａ Ｆｌｕｏｒｏ Ｅｔｈｙｌｅｎｅ）などの有機材料でもよい。

このとき、第２のマスク層３６は、図５で示した櫛歯３４ａ、３４ｂが除去された後の貫通穴３３ａ、３３ｂ上部の空隙に埋め込まれて、この部分において基板３１と垂直の方向に厚い厚みをもつ。この部分を第３の犠牲層３６ａ、３６ｂと呼ぶことにする。

次に、フォトレジスト（不図示）を塗布し、露光、現像して、図６（ａ）において斜線部として示した部分に開口を設ける。この状態で、第２のマスク層３６を所定時間エッチングする。すると、櫛歯３４ａ、３４ｂの上にある厚い厚みを持つ第３の犠牲層３６ａ、３６ｂの部分では所定の厚さで残されて、他の部分では除去される。

次に、第１の犠牲層３３のエッチングを行う。第２のマスク層３６を酸化シリコン膜とした場合には、酸素プラズマによるドライエッチングが好ましい。第２のマスク層３６を第１の犠牲層と異なる材質の有機材料とした場合には、有機溶剤等によるウェットエッチングを用いてもよい。第２のマスク層３６に保護されていない第１の犠牲層３３はその上部が除去されて、底部に第１の厚さｔ_１が残される。また、このとき残された第３の犠牲層３６ａ、３６ｂの厚さを第３の厚さｔ_３とする。

次に、図７を用いて第４の製造工程を説明する。図７は本発明の実施の形態４における微小機械素子の第４の製造工程を説明するための説明図である。図７（ａ）は基板３１の平面図であり、図７（ｂ）は一点鎖線Ｂ−Ｂにおける断面図であり、図７（ｃ）は一点鎖線Ｃ−Ｃにおける断面図である。

ここではまず第２の犠牲層３７を実質的に均一な第２の膜厚ｔ_２で形成する。ここでは第２の犠牲層３７はフォトレジストもしくは感光性ポリイミドである。第２の犠牲層３７を均一な厚みで形成するには、パルススプレー法（登録商標、ノードソン社）や蒸着重合法を用いるのが好ましい。

第２の犠牲層３７は露光、現像され、穴３７ａ、３７ｂおよび溝３７ｃが形成される。穴３７ａ、３７ｂは、可動電極である構造体３８とヒンジの水平部分３４ｆ、３４ｇとを接続するためのビアである。溝３７ｃは、構造体３８と補強リブ３４ｅとを接続し、構造体３８の剛性を高めるために用いられる。穴３７ａ、３７ｂおよび溝３７ｃはどれも基板３１面からの高さはほぼ等しい位置に形成されているため、露光時のデフォーカスによるエッジのボケは十分小さく、正確なパターン形状が形成される。第２の犠牲層３７をマスクとして、第２のマスク層３６がエッチングされ、穴３７ａ、３７ｂ、溝３７ｃに対応する位置の第２の構造体３４が露出する。

次に、構造体３８を形成する。構造体３８は、特許請求の範囲に記載した構造体に対応し、可動電極として作用する。構造体３８の材質はアルミニウムであり、第２の構造体３４と同様に低温スパッタリングにより成膜する。構造体３８の埋め込みにより形成された可動電極側の櫛歯３８ａ、３８ｂは、それぞれ固定電極の櫛歯３４ａ、３４ｂと水平ギャップ距離ｔ_２を持って対向し、垂直櫛形電極を形成する。

構造体３８は、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理によって表面が平滑化された後、フォトリソグラフィにより外形が決定される。構造体３８の外形は、図７（ａ）で斜線部に示すように矩形形状をしている。外形の１辺の長さは４０〜２００μｍの範囲内から選ばれ、外形面積は１６００μｍ^２以上となる。この外形全体が光反射面として作用する。垂直櫛形電極やヒンジは、この光反射面の背面に形成されているため、ミラーの面積効率を高くすることができる。

次に、図の状態から構造体３８のリリースを行う。リリースは２段階の工程で実施し、まず酸素プラズマエッチングにより、第４の犠牲層３２、第１の犠牲層３３、第２の犠牲層３７を除去する。第１の犠牲層３３の厚みを１０〜１５０μｍの範囲内と厚くとっているため、エッチャントの流路が確保しやすく、外形面積が１６００μｍ^２以上と大きな面積の構造体３８でも上部にエッチング用の穴を設けることなく、これらの犠牲層の除去が可能である。次に、フッ化水素ガスを用いて第２のマスク層３６を除去する。これにより、構造体３８のリリースが完了する。

最後に、図８に完成状態における微小機械素子の構成を示す。図８は本発明の実施の形態４における微小機械素子の構成図である。図８（ａ）は基板３１の平面図であり、図８（ｂ）は一点鎖線Ｂ−Ｂにおける断面図であり、図８（ｃ）は一点鎖線Ｃ−Ｃにおける断面図である。

２つの固定電極３１ａ、３１ｂは共に複数の櫛歯３４ａ、３４ｂを備え、可動電極である構造体３８に形成された複数の櫛歯３８ａ、３８ｂと共に垂直櫛形電極を形成している。構造体３８は一対のヒンジ（垂直部分３４ｃ、３４ｄ、水平部分３４ｆ、３４ｇ）に弾性的に支持され、Ｃ−Ｃ軸周りに回動が可能である。固定電極３１ａもしくは３１ｂに駆動電圧を印加すると、構造体３８は電圧に応じた角度だけ傾く。構造体３８は閉環状の平面形状を持つ補強リブ３４ｅに補強されているので、剛性が高い。また補強リブ３４ｅは凹部内で垂直方向に成膜された薄膜のサンドイッチ構造となっているので残留応力が小さく、ミラーとしての平面度を得るのに好適な構成となっている。櫛歯３８ａの高さと補強リブ３４ｅの高さとは互いに異ならせることが可能であるため、それぞれの静電的あるいは剛性的な要求に応じて最適な構成をとらせることができる。

櫛歯３４ａ、３４ｂは固定電極３１ａ、３１ｂと垂直方向に最短距離で接続し、櫛歯３８ａ、３８ｂは構造体３８と垂直方向に最短距離で接続しているため、櫛歯自身の変形に対する強度は非常に高く、櫛歯の間隔を狭ピッチ化しても櫛歯の不要な変形によるプルインを防止することができる。

また、水平方向のギャップ距離と垂直方向のギャップ距離とを任意に設定できるので、水平方向の微細ギャップ化による静電力の増大と、垂直方向の可動ストロークの拡大とを両立できることは、本実施の形態でも同じである。

以上説明したように、本実施の形態によれば、基板３１上に第１の犠牲層３３を形成し、この第１の犠牲層３３に複数の貫通穴３３ａ（もしくは３３ｂ）を形成し、この貫通穴に第２の構造体３４を埋め込んで基板３１と一体化された櫛歯３４ａ（もしくは３４ｂ）を複数形成し、櫛歯間の谷間を凹部３４ｈとし、凹部３４ｈに存する第１の犠牲層３３の上部を除去し、凹部３４ｈの底部に第１の犠牲層３３を残すように設けたので、基板３１上に積み上げていく工法で微小機械素子を作成することができる。

このため、ＣＭＯＳ回路を形成した基板に対しても、基板と微細機械素子との一体化をより容易に行うことができる。

本発明の微小機械素子の製造方法および当該微小機械素子を備えた物品は、マイクロアクチュエータやマイクロセンサやこれらを含むシステムに適用できる。

本発明の実施の形態１における微小機械素子の製造工程を説明するための説明図 本発明の実施の形態２における微小機械素子の製造工程を説明するための説明図 本発明の実施の形態３における微小機械素子の製造工程を説明するための説明図 本発明の実施の形態４における微小機械素子の第１の製造工程を説明するための説明図 本発明の実施の形態４における微小機械素子の第２の製造工程を説明するための説明図 本発明の実施の形態４における微小機械素子の第３の製造工程を説明するための説明図 本発明の実施の形態４における微小機械素子の第４の製造工程を説明するための説明図 本発明の実施の形態４における完成状態の微小機械素子の構成図 従来の微小機械素子の模式断面図 従来の蒸着法による犠牲層の断面形状を示す図

符号の説明

１，１１，２１，３１ 基板
１ａ，１１ａ，２１ａ，３４ｈ 凹部
２，１４，２３，３３ 第１の犠牲層
３，１５，２５，３７ 第２の犠牲層
４，１７，２６，３８ 構造体
１２，２４，３６ａ 第３の犠牲層

Claims (23)

1. 基板に垂直な方向に凹部を形成する工程と、
   前記凹部の底部に第１の犠牲層を形成する工程と、
   少なくとも前記凹部の側面に実質的に均一に第２の犠牲層を形成する工程と、
   前記第１および第２の犠牲層が形成された前記凹部にさらに構造体を埋め込む工程と、
   前記第１および第２の犠牲層を除去して前記構造体をリリースする工程とを含む微小機械素子の製造方法。
2. 前記凹部の底部に前記第１の犠牲層を形成する工程が、
   前記凹部に前記第１の犠牲層を堆積して前記凹部を埋め込む工程と、
   前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む請求項１記載の微小機械素子の製造方法。
3. 前記凹部の底部に前記第１の犠牲層を形成する工程が、さらに前記凹部に埋め込まれた前記第１の犠牲層をリフローする工程を含む請求項２記載の微小機械素子の製造方法。
4. 前記第２の犠牲層の厚さを前記第１の犠牲層の厚さよりも小さくした請求項１から３のいずれか一項に記載の微小機械素子の製造方法。
5. 前記第２の犠牲層を形成する工程が、ＬＰＣＶＤ法もしくはＰＥＣＶＤ法を用いる工程を含む請求項１から４のいずれか一項に記載の微小機械素子の製造方法。
6. 前記第２の犠牲層を形成する工程が、熱酸化法を用いる工程を含む請求項１から４のいずれか一項に記載の微小機械素子の製造方法。
7. 前記第２の犠牲層を形成する工程が、無電解メッキ法を用いる工程を含む請求項１から４のいずれか一項に記載の微小機械素子の製造方法。
8. 前記基板に深さを有する凹部を形成する工程に先立ち、
   前記基板にマスク層を形成する工程と、
   前記マスク層に前記凹部の開口形状を形成する工程とを備えた微小機械素子の製造方法であって、
   前記基板に深さを有する凹部を形成する工程が、
   前記マスク層の開口形状に合わせて前記基板をエッチングする工程を含み、
   前記凹部の底部に前記第１の犠牲層を形成する工程が、
   前記マスク層の上から前記第１の犠牲層を堆積して前記凹部を埋め込む工程と、
   前記マスク層の開口形状に合わせて前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む請求項１から７のいずれか一項に記載の微小機械素子の製造方法。
9. 前記マスク層の少なくとも一部を第３の犠牲層とし、
   前記構造体をリリースする工程において、さらに前記第３の犠牲層を除去する請求項８記載の微小機械素子の製造方法。
10. 前記マスク層がＮｉ、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｃｕ、Ａｇ、Ａｌのいずれかを主成分とするハードマスク層を含む請求項９記載の微小機械素子の製造方法。
11. 前記マスク層が感光性有機材料層を含む請求項９記載の微小機械素子の製造方法。
12. 前記第２の犠牲層の厚さを前記第３の犠牲層の厚さよりも小さくした請求項９記載の微小機械素子の製造方法。
13. 前記第３の犠牲層の厚さを前記凹部の底部に残す前記第１の犠牲層の厚さよりも小さくした請求項９記載の微小機械素子の製造方法。
14. 前記凹部に構造体を埋め込む工程が、前記凹部に絶縁層を形成する工程と、前記絶縁層の上に導電性の構造体を形成する工程とを含む請求項１から１３のいずれか一項に記載の微小機械素子の製造方法。
15. 前記凹部の底部に前記第１の犠牲層を形成する工程が、
    少なくとも前記凹部の側面と底部とを覆う保護層を形成する工程と、
    前記凹部の側面にある前記保護層を実質的に残したまま、前記凹部の底部にある前記保護層を除去して前記基板を露出させる工程と、
    前記露出した基板を変質して前記第１の犠牲層を形成する工程とを含む請求項１記載の微小機械素子の製造方法。
16. 前記基板の変質を熱酸化によって行う請求項１５記載の微小機械素子の製造方法。
17. 前記凹部の底部に前記第１の犠牲層を形成する工程が、
    前記基板上に前記第１の犠牲層を形成する工程と、
    前記第１の犠牲層に前記基板に達する複数の貫通穴を形成する工程と、
    前記複数の貫通穴に第２の構造体を埋め込んで、前記基板と一体化された前記第２の構造体による突起を複数形成する工程と、
    前記複数の突起の間の谷間を前記凹部とし、前記凹部に存する前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む請求項１記載の微小機械素子の製造方法。
18. 前記凹部の底部に前記第１の犠牲層を形成する工程が、さらに、
    前記貫通穴に埋め込まれた前記突起の上部を除去する工程と、
    前記突起の上部が除去された後の前記貫通穴にマスク層を埋め込む工程と、
    前記マスク層の開口形状に合わせて前記第１の犠牲層の上部を除去し、前記凹部の底部に前記第１の犠牲層を残す工程とを含む請求項１７に記載の微小機械素子の製造方法。
19. 前記基板の上の一部の領域に第４の犠牲層を形成する工程と、
    前記基板および前記第４の犠牲層の上に前記第１の犠牲層を形成する工程と、
    前記第１の犠牲層に前記第４の犠牲層に達する貫通穴を形成する工程と、
    前記貫通穴に前記第２の構造体を埋め込む工程と、
    前記第２の構造体と接続するように前記構造体を形成する工程と、
    前記第４の犠牲層を除去する工程とを含み、
    前記第２の構造体の一部を前記構造体と一体にリリースする請求項１７または１８に記載の微小機械素子の製造方法。
20. 前記第２の構造体の一部に閉環状の平面形状を具備させた請求項１９に記載の微小機械素子の製造方法。
21. 前記第１の犠牲層が感光性有機材料である請求項１から２０のいずれか一項に記載の微小機械素子の製造方法。
22. 前記基板がＣＭＯＳ回路を形成した回路基板である請求項１から２１のいずれか一項に記載の微小機械素子の製造方法。
23. 基板と、前記基板に垂直な方向に形成された凹部と、前記凹部に対して水平方向と垂直方向に異なる距離の空隙を介して変位可能に形成された構造体とを備え、請求項１から２２のいずれか一項に記載の製造方法を用いて作製された微小機械素子を備えた物品。

Images