JP2007290073A - 絶縁分離構造の形成方法 - Google Patents

絶縁分離構造の形成方法 Download PDF

Info

Publication number
JP2007290073A
JP2007290073A JP2006120968A JP2006120968A JP2007290073A JP 2007290073 A JP2007290073 A JP 2007290073A JP 2006120968 A JP2006120968 A JP 2006120968A JP 2006120968 A JP2006120968 A JP 2006120968A JP 2007290073 A JP2007290073 A JP 2007290073A
Authority
JP
Japan
Prior art keywords
insulating
forming
groove
groove structure
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006120968A
Other languages
English (en)
Inventor
Takaaki Yoshihara
孝明 吉原
Hiroshi Noge
宏 野毛
Kiyohiko Kono
清彦 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006120968A priority Critical patent/JP2007290073A/ja
Publication of JP2007290073A publication Critical patent/JP2007290073A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

【課題】簡単な製造プロセスによって絶縁分離構造を形成する。
【解決手段】絶縁層12に達する溝を活性層13に形成することにより溝構造を形成し、活性層13の表面を熱酸化処理することにより酸化膜を形成し、酸化膜の表面に薄膜を形成し、溝構造上部以外の領域の酸化膜及び薄膜を除去し、溝構造下部領域の支持層11と絶縁層12を除去することにより絶縁分離構造を形成する。
【選択図】図2

Description

本発明は、半導体基板を少なくとも2つの領域に絶縁分離する絶縁分離構造の形成方法に関する。
近年、可動部を有する部品の微細化,高精度化への要求が高まるにつれてマイクロマシン技術が発達してきている。このようなマイクロマシンとしては、静電力等によって微小なミラー部を揺動させることによりレーザ等の光ビームを走査するチルトミラー素子が知られており、光通信分野やバーコードリーダ,レーザリーダ,エリアセンサ,投写型ディスプレイ,光スイッチ等の光学機器分野において広く利用されている(非特許文献1参照)。
"Large deflection Micromechanical Scanning Mirrors for Linear Scans and Pattern Generation, IEEE JOURNAL OF SELECTED TOPICS IN QUANTUM ELECTRONICS, VOL.6, NO.5, P.715
ところで、ミラー部を2軸方向に揺動させるチルトミラー素子では基板表面を少なくとも2つ以上の領域に分離するための絶縁分離構造の形成が必要となる。しかしながら、このような絶縁分離構造を形成するためには、基板表面に溝構造を形成し、溝構造に対し酸化処理を施し、LPCVD(Low Pressure Chemical Vopar Deposition)法によって溝構造にポリシリコン膜を埋め戻し、化学的機械研磨処理を行うことによりポリシリコン膜を除去するという非常に煩雑な工程を行わなければならない。このため、従来の絶縁分離構造の形成方法によれば、チルトミラー素子を大量生産することが困難であった。
本発明は、上述した実情に鑑みて提案されたものであり、その目的は、簡単な製造プロセスによって絶縁分離構造を形成可能な絶縁分離構造の形成方法を提供することにある。
上記課題を解決するために、本発明に係る絶縁分離構造の形成方法の特徴は、半導体基板を少なくとも2つの領域に絶縁分離する絶縁分離構造の形成方法であって、支持層と活性層により絶縁層を挟持することにより形成されたSOI(Silicon On Insulator)基板の活性層に対して絶縁層に達する溝を形成することにより溝構造を形成する工程と、活性層の表面を熱酸化処理することにより酸化膜を形成する工程と、酸化膜の表面に薄膜を形成する工程と、溝構造上部以外の領域の酸化膜及び薄膜を除去する工程と、溝構造下部領域の支持層と絶縁層を除去する工程とを有することにある。
本発明に係る絶縁分離構造の形成方法によれば、半導体製造プロセスのみで絶縁分離構造を形成できるので、簡単な製造プロセスによって絶縁分離構造を形成することができる。
本発明は、例えば図1に示すような、ミラー部を2軸方向に揺動可能なチルトミラー素子に用いられている絶縁分離構造の形成に適用することができる。なお、図1に示すチルトミラー素子では、絶縁分離構造1,2によって活性層の領域3と領域4が絶縁分離された構造となっている。以下、図1の領域A内の絶縁分離構造1の形成方法を例として、本発明の実施形態となる絶縁分離構造の形成方法について説明する。
図2(a)は、図1に示す領域A内の絶縁分離構造1の上面図を示し、この絶縁分離構造1により基板表面は領域A1,領域A2,及び領域A3に絶縁分離されている。また、図2(b)は、図2(a)に示す線分XYにおける断面図を示し、絶縁分離構造1下部の基板はエッチングにより除去されている。
図2(a),(b)に示す絶縁分離構造を形成する際は、始めに、支持層11,絶縁層12,及び活性層13からなるSOI基板を用意し、図3(a)に示すように活性層13の表面に溝構造15の形状に対応させてレジスト膜14をパターニングする。次に、図3(b)に示すようにD−RIE(Deep-Reactive Ion Etching)処理によって絶縁層12に到達するまでレジスト膜14を介して活性層13をエッチングすることにより溝構造15を形成する。
次に、図3(c)に示すようにレジスト膜14を除去した後、基板全体に対し熱酸化処理を施すことにより、図3(d)に示すように基板の表面と裏面の双方に酸化膜16を形成する。溝構造16は中空構造にて構造体を支持することになるので、熱酸化処理によってより密な酸化膜16を形成する。なお、通常の酸化処理により形成される酸化膜の膜厚は酸化時間の2乗に比例し、基板表面側の酸化速度と基板内側の酸化速度の比は6対4程度となる。また、1100[℃]のパイロ酸化処理によって膜厚2[μm]の酸化膜を形成するためには10時間程度の酸化処時間が必要となる。従って、膜厚約1.5[μm]程度の活性層を全て酸化するためには約10時間弱の酸化処理が必要となり、これ以上の膜厚を酸化することは大量生産を考えると現実的ではない。従って、酸化膜16の膜厚は1.5[μm]以下にすることが望ましく、これにより、十分に実現可能な熱酸化時間で十分な絶縁耐圧を有する絶縁分離構造を形成することができる。
次に、図3(e)に示すように基板表面側の酸化膜16上に薄膜17を形成する。なお、薄膜17としては、既存の半導体プロセスと整合性が良いCVD法を用いることにより形成されたポリシリコン膜,絶縁性の高いTEOS(テトラエトキシシラン)膜,簡便なスピンコート法により塗布可能な絶縁性を有するSOG(Spin On Glass)膜等を用いることができる。次に、図3(f)に示すように溝構造15上部の薄膜17上にレジスト膜18をパターニングした後、図3(g),図4(h)に示すようにレジスト膜18をマスクとしてエッチング処理することにより溝構造15上部以外の領域の薄膜17と酸化膜16を順に除去する。次に、図4(i)に示すようにレジスト膜18を除去した後、図4(j)に示すように溝構造15の下部領域部分を残して基板の裏面側にレジスト膜19をパターニングする。次に、図4(k),(l)に示すようにレジスト膜19をマスクとしてエッチングすることにより溝構造16下部の酸化膜16と支持層11を順に除去した後、図4(m),(n)に示すように基板の裏面側のレジスト膜18及び酸化膜16を順に除去する。これにより、一連の形成工程は終了する。
以上の説明から明らかなように、本発明の実施形態となる絶縁分離構造の形成方法では、絶縁層12に達する溝を活性層13に形成することにより溝構造15を形成し、活性層13の表面を熱酸化処理することにより酸化膜16を形成し、酸化膜16の表面に薄膜17を形成し、溝構造15上部以外の領域の酸化膜16及び薄膜17を除去し、溝構造15下部領域の支持層11と絶縁層12を除去することにより絶縁分離構造を形成するので、半導体製造プロセスのみで絶縁分離構造を形成することが可能となり、簡単な製造プロセスによって絶縁分離構造を形成することができる。
なお、図2に示す例では絶縁分離構造1は平面方向において直線形状を有しているが、図5に示すように絶縁分離構造1を平面方向において波形状(ジグザグ形状)を有するように形成してもよい。このような絶縁分離構造1によれば、工程を追加することなくパターンを変更するだけで容易に絶縁分離構造1の強度を高めることができる。なお、波形状は、線形の波形状に限らず、階段状の波形状であってもよい。
また、図2に示す例では絶縁分離構造1は1本の溝構造15により形成されているが、図6に示すように絶縁分離構造1を平面方向に複数本形成してもよい。このような絶縁分離構造によれば、工程を追加することなくパターンを変更するだけで容易に絶縁性を高めることができいる。また、溝構造15の側壁を酸化することによって形成される絶縁領域(酸化膜16)も複数の絶縁領域が直列に重畳されるためより短い時間で高い絶縁耐圧を得ることができる。
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。すなわち、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
本発明が適用されるチルトミラー素子の構成を示す上面図である。 本発明の実施形態となる絶縁分離構造の構成を示す上面図及び断面図である。 図2に示す絶縁分離構造の形成方法を示す断面工程図である。 図3に示す絶縁分離構造の形成方法の続きを示す断面工程図である。 図2に示す絶縁分離構造の応用例の構成を示す上面図及び断面図である。 図2に示す絶縁分離構造の応用例の構成を示す上面図及び断面図である。
符号の説明
1,2:絶縁分離構造
11:支持層
12:絶縁層
13:活性層
14,18,19:レジスト膜
15:溝構造
16:酸化膜
17:薄膜

Claims (3)

  1. 半導体基板を少なくとも2つの領域に絶縁分離する絶縁分離構造の形成方法であって、
    支持層と活性層により絶縁層を挟持することにより形成されたSOI基板の活性層に対して絶縁層に達する溝を形成することにより溝構造を形成する工程と、
    前記活性層の表面を熱酸化処理することにより酸化膜を形成する工程と、
    前記酸化膜の表面に薄膜を形成する工程と、
    溝構造上部以外の領域の酸化膜及び薄膜を除去する工程と、
    溝構造下部領域の支持層と絶縁層を除去する工程と
    を有することを特徴とする絶縁分離構造の形成方法。
  2. 請求項1に記載の絶縁分離構造の形成方法であって、平面方向に波形形状を有するように前記溝構造を形成することを特徴とする絶縁分離構造の形成方法。
  3. 請求項1又は請求項2に記載の絶縁分離構造の形成方法であって、前記溝構造を平面方向に複数形成することを特徴とする絶縁分離構造の形成方法。
JP2006120968A 2006-04-25 2006-04-25 絶縁分離構造の形成方法 Pending JP2007290073A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006120968A JP2007290073A (ja) 2006-04-25 2006-04-25 絶縁分離構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120968A JP2007290073A (ja) 2006-04-25 2006-04-25 絶縁分離構造の形成方法

Publications (1)

Publication Number Publication Date
JP2007290073A true JP2007290073A (ja) 2007-11-08

Family

ID=38761196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120968A Pending JP2007290073A (ja) 2006-04-25 2006-04-25 絶縁分離構造の形成方法

Country Status (1)

Country Link
JP (1) JP2007290073A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012101294A (ja) * 2010-11-08 2012-05-31 Denso Corp 絶縁構造体及び絶縁構造体の製造方法
KR20140010077A (ko) * 2011-02-14 2014-01-23 키오닉스, 인크. 강화된 미세전자기계시스템 디바이스 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636143A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Manufacture of semiconductor device
JPS6025247A (ja) * 1983-07-21 1985-02-08 Nec Corp 半導体装置の製造方法
JPS6236390B2 (ja) * 1982-02-18 1987-08-06 Nippon Electric Co
JPH11220140A (ja) * 1998-02-02 1999-08-10 Denso Corp 半導体力学量センサおよびその製造方法
US6879016B1 (en) * 2002-10-07 2005-04-12 Zyvex Corporation Microcomponent having intra-layer electrical isolation with mechanical robustness

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636143A (en) * 1979-08-31 1981-04-09 Hitachi Ltd Manufacture of semiconductor device
JPS6236390B2 (ja) * 1982-02-18 1987-08-06 Nippon Electric Co
JPS6025247A (ja) * 1983-07-21 1985-02-08 Nec Corp 半導体装置の製造方法
JPH11220140A (ja) * 1998-02-02 1999-08-10 Denso Corp 半導体力学量センサおよびその製造方法
US6879016B1 (en) * 2002-10-07 2005-04-12 Zyvex Corporation Microcomponent having intra-layer electrical isolation with mechanical robustness

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012101294A (ja) * 2010-11-08 2012-05-31 Denso Corp 絶縁構造体及び絶縁構造体の製造方法
KR20140010077A (ko) * 2011-02-14 2014-01-23 키오닉스, 인크. 강화된 미세전자기계시스템 디바이스 및 그 제조방법
JP2014504963A (ja) * 2011-02-14 2014-02-27 キオニクス,インコーポレイテッド 強化された微小電気機械システム・デバイス及びその製造方法
KR102008189B1 (ko) * 2011-02-14 2019-08-07 키오닉스, 인크. 강화된 미세전자기계시스템 디바이스 및 그 제조방법

Similar Documents

Publication Publication Date Title
TWI248525B (en) Wavelength-tunable filter and method of manufacturing the same
US6887396B2 (en) Micromirror unit and method of making the same
Milanovic Multilevel beam SOI-MEMS fabrication and applications
CN105353506B (zh) 垂直梳齿驱动moems微镜及其制作方法
US6620712B2 (en) Defined sacrifical region via ion implantation for micro-opto-electro-mechanical system (MOEMS) applications
JP4544880B2 (ja) 微小電気機械式装置の封止方法
WO2008052762A2 (de) Halbleiteranordnung und verfahren zur herstellung einer halbleiteranordnung
Hao et al. Dicing‐free SOI process based on wet release technology
JP4313576B2 (ja) 自己整合されたマイクロヒンジの製造方法
JP2007222990A (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
US7863752B2 (en) MEMS device with integrated via and spacer
EP2027058A2 (en) Cmos integrated process for fabricating monocrystalline silicon
JP2007290073A (ja) 絶縁分離構造の形成方法
JP5067209B2 (ja) ファブリペロー干渉計
US7348535B2 (en) Metal line structure of optical scanner and method of fabricating the same
JP2007253304A (ja) 絶縁分離構造の形成方法
KR100664307B1 (ko) 쉐도우 마스크, 및 이를 이용한 수직 테이퍼링 구조물제작방법
US7413920B2 (en) Double-sided etching method using embedded alignment mark
JP2009140914A (ja) 微小電気機械スイッチ
JP4558745B2 (ja) 光学部品およびそれらの製造方法
JP2005305607A (ja) 微小機械素子の製造方法および当該微小機械素子を備えた物品
Kudrle et al. Pull-in suppression and torque magnification in parallel plate electrostatic actuators with side electrodes
JP2007199727A (ja) マイクロミラー素子およびその製造方法
TWI313040B (en) Etching method for forming deep trench.
JP2008010717A (ja) 可変容量コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090113

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110228

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120111