JP2010034547A - ゲッタ材料によりマイクロ電子デバイスを封入する方法 - Google Patents

ゲッタ材料によりマイクロ電子デバイスを封入する方法 Download PDF

Info

Publication number
JP2010034547A
JP2010034547A JP2009155859A JP2009155859A JP2010034547A JP 2010034547 A JP2010034547 A JP 2010034547A JP 2009155859 A JP2009155859 A JP 2009155859A JP 2009155859 A JP2009155859 A JP 2009155859A JP 2010034547 A JP2010034547 A JP 2010034547A
Authority
JP
Japan
Prior art keywords
layer
sacrificial material
getter material
sacrificial
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009155859A
Other languages
English (en)
Other versions
JP5535534B2 (ja
Inventor
Stephane Caplet
ステファン・キャプレット
Xavier Baillin
ザヴィエル・バイリン
Jean-Louis Pornin
ジャン−ルイ・ポルナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2010034547A publication Critical patent/JP2010034547A/ja
Application granted granted Critical
Publication of JP5535534B2 publication Critical patent/JP5535534B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0136Growing or depositing of a covering layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0145Hermetically sealing an opening in the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

【課題】ゲッタ材料によりマイクロ電子デバイスを封入する方法を提供する。
【解決手段】基板102上に配置されているマイクロ電子デバイス100を封入する方法であって、a)マイクロ電子デバイス100の少なくとも一部を覆う犠牲材料を形成し、該犠牲材料の一部分の体積が、デバイス100が封入されることになるキャビティ114の少なくとも一部を形成することになる空間を占めるステップと、b)少なくとも1つのゲッタ材料を基礎とする層108を蒸着させて、犠牲材料の一部分の少なくとも一部を覆うステップと、c)少なくともゲッタ材料層108を貫通する少なくとも1つの開口部112を形成して、犠牲材料の一部分への進入路を形成するステップと、d)開口部112を経由して犠牲材料の一部分を除去して、マイクロ電子デバイス100が封入されるキャビティ114を形成するステップと、e)キャビティ114を密閉するステップと、を含む。
【選択図】図1E

Description

本発明は、ゲッタ材料によりマイクロ電子デバイスを封入し、特に、真空下または制御された雰囲気下にあるキャビティ内のマイクロ電子デバイスの薄膜パッケージングの形成を可能にする方法に関する。
ゲッタ材料は、本質的にかつ/またはその微視的形態により、ガス状分子に対する吸収特性および/または吸着特性を具備する材料であり、したがって、閉じた環境に配置された場合、化学的ガスポンプ(chemical gas pump)を形成することができる。この種の材料はまた、高真空下または制御された雰囲気下(ガスおよび/または圧力の制御)の環境を作り出すために、真空管、電界効果システム、または代わりにマイクロ電気機械システム(MEMS:micro electromechanical systems)もしくはナノ電気機械システム(NEMS:nano electromechanical systems)などの数多くのマイクロ電子用途に使用することができる。封入されたMEMSまたはNEMSの場合は、デバイスの周囲に形成された高真空下の環境により、例えば共振機械システム(resonating mechanical system)の動作を改善することが可能になるばかりでなく、環境ガスによる光放射の吸収に高感度な光学系の動作を改善することも可能になり、または、例えばボロメータの場合は断熱により、動作を改善することが可能になる。
非蒸発性ゲッタ材料は、例えば、チタン、ジルコニウム、ハフニウム、バナジウム、または代わりにこれら4つの金属もしくは他の適切な金属の金属合金などの金属である。そのような非蒸発性ゲッタ材料は、一般に、化学的ポンプを薄膜の形態で形成することが所望される筺体の壁上に直接蒸着される。この材料は、次いで、加熱することにより熱活性化される。文献米国特許第6923625(B2)号は、そのような薄膜ゲッタ材料の基板上での形成を開示している。とは言っても、そのような方法は、ゲッタ材料層を含む基板と、筺体内に閉じ込められることになるデバイスが形成される基板との結合を実施することを必要とし、これが大きな欠点になり得る。
ゲッタ材料はまた、マイクロ電子デバイスが配置されるキャビティ内の、例えば基板上のデバイス付近に、蒸着させることができる。キャビティは、次いで、カバーを形成する薄膜により再度密閉される。文献フランス公開特許第2822541(A)号は、そのような方法を開示している。そのような方法は、特に、ゲッタ材料の表面積が基板上のデバイスの存在により制限されるという欠点を有する。更に、ここで、ゲッタ材料はデバイスに合体され(be co−incorporated)、それにより、ゲッタ材料およびデバイスの形成に使用可能な技術が制限される。すなわち、例えば、マイクロ電子デバイスの形成のためのゲッタ材料に対する高温熱処理またはアグレッシブ化学反応(aggressive chemistry)の実施の非両立性などである。
米国特許第6923625(B2)号 フランス公開特許第2822541(A)号
本発明の目的は、ゲッタ材料の大きな吸収表面積を獲得することを可能にし、基板の結合を必要としないことにより、ゲッタ材料とマイクロ電子デバイスを形成する技術相互間の技術的両立性の問題をもたらさない、マイクロ電子デバイスを封入する方法を提案することである。
このことを実行するために、本発明は、少なくとも
a)マイクロ電子デバイスの少なくとも一部または全体を覆う犠牲材料の一部分を形成するステップであって、該犠牲材料の一部分の体積が、デバイスが封入されることになるキャビティの少なくとも一部を形成することになる空間を占める、形成するステップと、
b)少なくとも1つのゲッタ材料を基礎とする層を蒸着させて、犠牲材料の一部分の少なくとも一部または全体を覆うステップと、
c)少なくともゲッタ材料層を貫通する少なくとも1つの開口部を形成して、犠牲材料の一部分への進入路を形成するステップと、
d)例えばエッチングにより、開口部を経由して犠牲材料の一部分を除去して、マイクロ電子デバイスが封入されるキャビティを形成するステップと、
e)例えば少なくとも開口部を遮断する材料の蒸着により、キャビティを密閉するステップと
を含む、基板上に配置されたマイクロ電子デバイスを封入する方法を提案する。
このようにして、ゲッタ材料層が実装され、該ゲッタ材料層の蒸着の後面が、マイクロ電子デバイスを封入するキャビティ内で露出している。マイクロ電子デバイスの上方に蒸着されるゲッタ材料層を使用することにより、先行技術の方法と比較して、キャビティ内に存在するゲッタ材料の大きな表面積を獲得することが可能になる。
このようにして、キャビティ内の必要な表面積の全てを、ゲッタ効果のために使用することができる。更に、ゲッタ材料は、後処理パッケージング(post−process packaging)で、換言すればマイクロ電子デバイスの形成後に、実装されるので、マイクロ電子デバイスを形成するために使用され得る技術(例: ゲッタ材料に対する高温熱処理またはアグレッシブ化学反応等)に、より多くの自由度がもたらされ、それが、キャビティを形成するための2つの異なる基板の結合を必要とすることなくもたらされる。
更に、この方法では、ガス吸収機能を果たすのが唯一ゲッタ材料層の前面である先行技術の封入方法とは異なり、ガス吸収機能を果たすのは、ゲッタ材料層の後面である。
本発明によると、実装されたゲッタ材料を含む密閉されたキャビティ内に封入されているマイクロ電子デバイスが、本発明により得られ、該ゲッタ材料の下面は、マイクロ電子デバイスに対向して配置されている。キャビティのカバーを形成しゲッタ材料を含む重ねられた層の積重ね、例えば薄膜、が形成される。マイクロ電子デバイスは、MEMS、NEMS、マイクロ光学電気機械システム(MOEMS:micro opto−electromechanical systems)、光学センサ(特に赤外線光学センサ)、発光構造、加速度計、回転計またはその他などの、機械的にかつ/または電気的に活性な要素であってよい。
このように、本方法は、マイクロ電子デバイスを高真空環境内に封入することを可能にし、例えば、マイクロ電子デバイスが共振機械マイクロシステム(resonating mechanical microsystem)である場合、該マイクロ電子デバイスの改善された動作を可能にし、またはガス、例えば窒素、の制御された圧力下では、マイクロ電子デバイスが例えば残留ガスの熱伝導に高感度な光学マイクロシステムである場合、例えば該マイクロ電子デバイスの改善された動作を可能にする。
犠牲材料の一部分を形成するステップa)は、少なくとも、
a1)犠牲材料を基礎とする層を基板上に蒸着させて、少なくともマイクロ電子デバイスを覆うステップと、
a2)犠牲層の一部を構成するステップであって、犠牲層の残りの部分が、上記犠牲材料の一部分を形成することができる、構成するステップと
の実施を含んでよい。
この構成するステップは、犠牲層が感光性物質(例えば、樹脂、ポリマー等)を基礎としている場合、フォトリソグラフィおよび現像により達成され得る。犠牲層が非感光性物質(例えば、Cu、Al等)を基礎としている場合、この構成するステップは、事前にマスクにより画定されたパターンに従って、犠牲層をエッチングすることにより達成され得る。
本方法は、犠牲材料の一部分を形成するステップa)とゲッタ材料層を蒸着させるステップb)との間に、犠牲材料の一部分を熱流動(thermal flow)させるステップを更に含んでよい。そのような熱流動は、該犠牲材料の一部分の角度を「和らげる」ことを可能にし、それにより、この犠牲部分の角度でより良い段状通路(step passage)を得ることを可能にし、したがって、犠牲材料の一部分上に次に蒸着される層(1つまたは複数の)の被覆を向上させると共に、形成されるキャビティの密封性および堅固性を向上させる。
本方法は、犠牲材料の一部分を形成するステップa)とゲッタ材料層を蒸着させるステップb)との間に、犠牲材料の一部分上に保護層を蒸着させるステップを更に含んでよい。ゲッタ材料層は、ステップb)中に、保護層上に蒸着され、開口部は、ステップc)中に、保護層を貫通して更に形成される。
一実施形態によると、ステップd)中に、保護層の少なくとも一部がエッチングされてよく、またはされなくてよい。ゲッタ材料層の上方に第2のキャビティが形成される一実施形態では、該保護層は保存されてよい。一方、単一のキャビティのみを形成する別の実施形態では、該保護層は、少なくとも部分的に除去される。該保護層は、犠牲材料のエッチング中にゲッタ材料に損傷を与えないようにすることを可能にし得る。
本方法は、ゲッタ材料層を蒸着させるステップb)と開口部を形成するステップc)との間に、密封層をゲッタ材料層上に蒸着させるステップを更に含んでよい。開口部は、ステップc)中に、密封層を貫通して更に形成され得る。そのような密封層は、マイクロ電子デバイスが封入されるキャビティの密封性を向上させることを可能にする。
本方法は、ゲッタ材料層を蒸着させるステップb)と密封層を蒸着させるステップとの間に、ゲッタ材料層の一部をエッチングするステップを更に含んでよい。ゲッタ材料層の残りの部分は、犠牲材料の一部分を部分的に覆っている。このように、ゲッタ材料は局所的に構造化され、マイクロ電子デバイスが光デバイスである場合、マイクロ電子デバイスに対向する光窓の形成を可能にする。
密封層は、約500nmと10μmの間の厚さを有してよく、かつ/またはチタンおよび/またはクロムおよび/または銅および/または少なくとも1つの金属を基礎としていてよく、かつ/またはマイクロ電子デバイスの動作波長の範囲まで透明な材料を基礎としていてよい。
本方法は、ゲッタ材料層を蒸着させるステップb)と開口部を形成するステップc)との間に、犠牲材料の一部分上に形成されている1つまたは複数の層の一部をエッチングするステップを更に含んでよい。上記蒸着された層(1つまたは複数の)の残りの部分は、犠牲材料の一部分を覆うカバーまたはカバーの一部を形成することができる。
密閉するステップe)は、材料の層を蒸着させる段階と、および/または少なくとも1つの栓を形成して、ゲッタ材料上もしくは密封層上の開口部を遮断する段階とを含んでよい。
開口部を遮断する材料および/または栓は、金属および/または酸化物および/またはゲッタ材料を基礎としていてよい。
本方法は、犠牲材料の一部分を形成するステップa)中に、例えばエッチングにより、少なくとも1つの第2の開口部を犠牲材料の一部分に形成するステップを更に含んでよい。後続のステップ中に蒸着される層はまた、上記第2の開口部に蒸着されることが可能であり、キャビティ内に少なくともマイクロピラーを形成することができ、それにより、マイクロ電子デバイスが封入されるキャビティの堅固性を向上させる。
犠牲材料の一部分の厚さは、約1μmと20μmの間であってよく、かつ/または犠牲材料は、感光性樹脂もしくは少なくとも1つの金属を基礎としていてよい。
ゲッタ材料層の厚さは、約200nmと5μmの間であってよく、かつ/またはゲッタ材料は、チタンおよび/またはジルコニウムおよび/またはハフニウムおよび/またはバナジウムを基礎としていてよい。
本方法は、キャビティを密閉するステップe)の後に、ゲッタ材料を熱活性化するステップを更に含んでよい。
別の実施形態では、本方法は、開口部を形成するステップc)と除去するステップd)との間に、または除去するステップd)と密閉するステップe)との間に、
−ゲッタ材料層または密封層上に犠牲材料の第2の部分を形成するステップであって、該犠牲材料の第2の部分の体積が、第2のキャビティの少なくとも一部を形成することになる空間を占める、形成するステップと、
−少なくとも1つのゲッタ材料を基礎とする第2の層および/または犠牲材料の第2の部分の少なくとも一部を覆う密封層を蒸着させるステップと、
−少なくとも第2のゲッタ材料層および/または密封層を貫通する少なくとも1つの第2の開口部を形成して、犠牲材料の第2の部分への進入路を形成するステップと
を更に含んでもよく、
第2の開口部を形成するステップと除去するステップd)との間に、または除去するステップd)中に、または除去するステップd)と密閉するステップe)との間に、第2の開口部を経由して少なくとも犠牲材料の第2の部分を除去して、第2のキャビティを形成するステップを更に含んでよい。
本実施形態では、第2のキャビティは、マイクロ電子デバイスが配置されている他方のキャビティと連通している。本実施形態では、したがって、ゲッタ層の前面および/または後面がガス吸収機能を確実なものにし、それにより、ゲッタ材料の活性表面積を更に増大させることを可能にする。
犠牲材料の第2の部分を形成するステップは、少なくとも、
−犠牲材料を基礎とする第2の層を、ゲッタ材料層上または密封層上のマイクロ電子デバイスの少なくとも一部に蒸着させるステップと、
−第2の犠牲層の一部を構成するステップであって、第2の犠牲層の残りの部分が上記犠牲材料の第2の部分を形成する、構成するステップと
の実施を含んでよい。
本方法は、第2のゲッタ材料層および/または密封層を蒸着させるステップの前に、犠牲材料の第2の部分を熱流動させるステップの実施を更に含んでよい。
本方法は、犠牲材料の第2の部分を形成するステップと第2のゲッタ材料層および/または密封層を蒸着させるステップとの間に、犠牲材料の第2の部分上に第2の保護層を蒸着させるステップを更に含んでよい。次いで、第2のゲッタ材料層および/または密封層は、第2の保護層上に蒸着され、第2の開口部は、第2の保護層を貫通して更に形成される。
保護層および/または第2の保護層は、例えばそれぞれ約10nmと1μmの間の厚さを有してよく、かつ/またはクロムおよび/または銅を基礎としていてよい。
本方法は、第2のゲッタ材料層および/または密封層を蒸着させるステップと第2の開口部を形成するステップとの間に、犠牲材料の第2の部分上に形成される1つまたは複数の層の一部をエッチングするステップを更に含んでよい。上記蒸着された層(1つまたは複数の)の残りの部分は、犠牲材料の第2の部分を覆うカバーまたはカバーの一部を形成する。
犠牲材料の一部分および/または犠牲材料の第2の部分の厚さは、それぞれ約1μmと20μmの間であってよく、かつ/または犠牲材料は、感光性樹脂もしくは少なくとも1つの金属を基礎としていてよい。
ゲッタ材料層および/または第2のゲッタ材料層の厚さは、それぞれ約200nmと5μmの間であってよく、かつ/またはゲッタ材料は、チタンおよび/またはジルコニウムおよび/またはハフニウムおよび/またはバナジウムを基礎としていてよい。
密閉するステップe)は、材料の層を蒸着させる段階と、および/または少なくとも1つの栓を形成して、第2のゲッタ材料層上かつ/もしくは密封層上の第2の開口部を遮断する段階とを含んでよい。
本発明は、純粋に指示の目的で与えられており決して限定しているのではない実施形態の記述を読み、添付図面を参照することにより、より良く理解されるであろう。
第1の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第1の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第1の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第1の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第1の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第1の実施形態の代替案による、本発明の目的である一方法に従って封入されているマイクロ電子デバイスの図である。 第2の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第2の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第2の実施形態による、本発明の目的である、マイクロ電子デバイスを封入する方法のステップの図である。 第3の実施形態による、本発明の目的である一方法に従って封入されているマイクロ電子デバイスの図である。
図面から図面への移行をより容易にするために、後述の異なる図の同一の、同様の、または同等の部分は、同じ参照番号を有する。
図を分かり易くするために、図中に示されている異なる部分は、必ずしも同じ縮尺ではない。
異なる可能性(代替案および実施形態)が、相互に排他的でなく、組み合わされてよいことが、理解されるべきである。
最初に、第1の実施形態による、マイクロ電子デバイス100を封入する方法のステップを示す、図1Aから図1Eを参照する。本第1の実施形態では、マイクロ電子デバイス100は、MEMSである。
図1Aでは、最初に、例えばケイ素またはガラスなどの半導体に基づく基板102上に先に形成されているマイクロ電子デバイス100上で犠牲材料を基礎とする層の蒸着が実施される。本第1の実施形態では、犠牲材料は、感光性樹脂を基礎としている。とは言っても、該犠牲層は、例えば銅などの金属等、後続の該犠牲材料を除去するステップ(図1Dに示す)中に存在する他の材料と比較して、選択的に除去され得る任意の材料を基礎としていてよい。犠牲層の厚さは、例えば約1μmと20μmの間など、数ミクロンであってよい。犠牲層の厚さは、特に、マイクロ電子デバイス100が封入されることになるキャビティの必要な高さの関数として選択される。
この犠牲層は、次いで、例えば犠牲層が感光性樹脂を基礎としている場合は露出、または犠牲層が金属を基礎としている場合はリソグラフィおよびエッチングにより、構造化される。この構造化により、マイクロ電子デバイス100を覆う犠牲層の残りの部分104が、マイクロ電子デバイス100が封入されることになる将来的なキャビティのための「原型」を形成することが可能になる。
この構造化の後、犠牲層が樹脂を基礎としている場合、犠牲材料のこの部分104により形成された角度でより良い段状通路を得るために、犠牲層のこの部分104の熱流動を実施することが可能である。この熱流動は、約250℃と350℃の間の温度の炉内で実施されてよい。
図1Bでは、次いで、保護層106の蒸着が実施され、次に、基板102上かつ犠牲材料の一部分104上でゲッタ材料を基礎とする層108の蒸着が実施される。保護層106の目的は、特に、後の段階で犠牲材料の一部分104のエッチングが実施される時に、ゲッタ材料層108を保護することである。とは言っても、本第1の実施形態の代替案では、いかなる保護層106も蒸着させず、したがって、ゲッタ材料層108を、基板102上かつ犠牲材料の一部分104上に直接蒸着させることが可能である。この保護層106は、特に、ゲッタ材料層108に損傷を与えることなく犠牲材料が除去され得る場合は省かれてよい。
保護層106は、例えばクロムを基礎としており、約10nmと1μmの間であってよい厚さを有する。保護層106は、物理気相成長法(PVD: physical vapour deposition)により、かつ例えばスパッタリングにより、蒸着されてよい。この保護層106が、次いで、ゲッタ材料層108の全体または一部上で除去される場合、この層106は、マイクロ電子デバイス100に損傷を与えることなくエッチングされ得る任意の材料を基礎としていてよく、かつ一方、部分的にエッチングされる場合には、十分な厚さの(例えば、約200nmより大きい)ゲッタ材料層を維持する。保護層106の材料が、ウェットエッチングによりエッチングされる必要がある場合、マイクロ電子デバイス100はやはり、保護層106のエッチング後の乾燥するステップの実施と両立性がなければならない。換言すれば、該マイクロ電子デバイスは、この乾燥するステップにより発生する毛管力に対して、十分な機械的強度を有していなければならない。この場合、例えば銅を基礎とする保護層106を形成することが可能である。
本方法の残りの部分の間、犠牲層の除去後に、保護層106を除去しないことが可能である。実際には、ゲッタ材料層108はチタンを含み、かつ/または保護層106は銅および/またはクロムおよび/またはニオブを含み、かつ/または保護層106の厚さは、数ナノメートルと数十ナノメートルの間(例えば、1nmと100 nmの間、または1nmと50nmの間)である。この保護層106は、ゲッタ材料がこのような保護層106を介して、キャビティ内に存在する媒体と相互作用する場合があるため、保存されてよい。ある代替案では、保護層106は、最大でも臨界厚さを有するように、部分的に除去されてよい。臨界厚さとは、それを超えるとゲッタ材料がもはや保護層106を介して相互作用しない厚さである。全ての場合において、保護層106は、特に部分的に除去される場合、単一層、または複数層の積重ねで形成されてよい。
ゲッタ材料層108は、任意のゲッタ材料、例えばチタンおよび/またはジルコニウムおよび/またはハフニウムおよび/またはアルミニウムおよび/またはバリウムおよび/またはセリウムおよび/またはクロムおよび/またはコバルトおよび/または鉄および/またはマグネシウムおよび/またはマンガンおよび/またはモリブデンおよび/またはニオブおよび/またはタンタルおよび/またはタリウムおよび/またはバナジウムおよび/またはタングステンおよび/またはガス吸収特性を有し得る任意の他の材料など、を基礎としていてよい。ゲッタ材料層108の厚さは、約200nmと5μmの間であってよい。
これら2つの蒸着は、好ましくは同じ真空サイクルで実施される。換言すれば、層106および108が上に蒸着される構造体は、2つの層106および108の界面に汚染粒子が存在しないようにするために、これら2つの蒸着ステップの間、自由大気中に戻らず、蒸着機内の真空下に留まる。このようにして、保護層106と接触して配置されかつマイクロ電子デバイス100が封入されるキャビティの壁を形成することになるゲッタ材料層108の表面の、極めて優れた品質が保証される。
次に、密封層110が、ゲッタ材料層108上に蒸着される。この密封層110は、例えば、チタン、クロムもしくは代わりに銅を基礎としており、または代わりに金属材料を基礎としており、約500nmと10μmの間の厚さを有していてよい。
マイクロ電子デバイス100が光デバイス(MOEMS、光学センサ、表示装置等)である場合、密封層110の材料は、マイクロ電子デバイス100の動作波長まで透明または少なくとも部分的に透明であってよい。密封層110は、例えばこの場合、プラズマ化学気相成長法(PECVD: plasma enhanced chemical vapour deposition)により蒸着された酸化物、または原子層堆積(ALD: atomic layer deposition)により蒸着されたAlであり、密封層110の厚さは、マイクロ電子デバイス100に必要な密封性の程度および透明度の関数として適合される。
3つの層106、108および110は、次いで、マイクロ電子デバイス100を封入することになる保護カバーの構造を形成するために、例えばリソグラフィおよびエッチングにより、構造化される。
最後に、犠牲層104への進入路を形成するために、開口部112が、これら3つの層106、108および110を貫通して形成される。図1Cでは、単一の開口部112が示されている。これらの開口部112は、犠牲材料の一部分104の上方に展開していてよく、または側面でアクセス可能である場合は、犠牲材料の一部分104の横に移されてよい。開口部112を形成するステップと層106、108および110を構造化するステップは、同時に実施されることが好ましい。
犠牲材料の一部分104は、次に、マイクロ電子デバイス100が封入されるキャビティ114を形成するためにエッチングされる(図1D)。キャビティ114の所に配置されている保護層106の部分もまた、例えば、保護層106がクロムを基礎としている場合はオゾンプラズマによるドライエッチングによって、または保護層106が銅を基礎としている場合はFeCl溶液によるウェットエッチングによって、エッチングされる。図1Dでは、この保護層106の残りの部分116が、キャビティ114の側壁の一部を形成する。
このようにして、ゲッタ材料層108の後面、換言すれば、以前は保護層106に接触していた表面、は露出しており、特に、キャビティ114の主要な上壁を形成している。したがって、キャビティ114内のガス吸収は、ゲッタ材料層108のこの後面により達成され得る。
最後に、開口部112を塞いでキャビティ114を密閉するために、密封層110上に栓118が形成される。図1Eでは、1つの栓118のみが示されている。キャビティ114内を高真空、例えば約1mbar未満の圧力、にしたい場合は、塞ぐ瞬間にキャビティ114内に真空が既に存在しているように、栓118が、真空蒸着による金属蒸着によって形成されることが好ましいであろう。ある代替案では、栓118は、ゲッタ材料を基礎としていてよく、それにより、キャビティ114内のガス吸収に寄与する。キャビティ114の雰囲気がOなどの反応ガスを除外することが所望される場合、栓118を、アルゴンスパッタリングによる蒸着によって形成することができる(この場合、残留アルゴンは不利な条件にならない)。最後に、栓118を、PECVDによる酸化物の蒸着によって形成することも可能である。
本方法のある代替案では、ゲッタ材料層108上に密封層110を蒸着させないことが可能である。この場合、デバイス100の保護カバーは、ゲッタ材料層108および必要であれば保護層106の残りの部分116によってのみ形成され得る。本代替案では、栓118がゲッタ材料層108の全体を覆う層により形成され、それにより、密封層110と同様に、カバーの役割を果たすことが可能である。
キャビティが一旦密閉されると、次いで、キャビティ114内に発見されるガス状分子の吸収を達成するように、ゲッタ材料108の熱活性化が実施される。この熱活性化は、ゲッタ材料を約250℃と450℃の間の温度に暴露することにより実施されてよい。
ある実施形態の代替案では、マイクロ電子デバイス100を封入するために蒸着された層は、キャビティ114内に支持マイクロピラーを形成することができる。該支持マイクロピラーは、キャビティ114内に賢明に展開され、デバイス100を封入しているカバーを機械的に結合する。図2は、マイクロピラー120が形成されているキャビティ114内に封入されているデバイス100の例を示す。この図2では、単一のマイクロピラー120が示されている。これらのマイクロピラー120は、ゲッタ材料層108の部分ならびに、存在する場合は、保護層106の部分116および/または密封層110の部分および/または栓を形成する層118の部分が、キャビティ114内に配列されたマイクロピラー120を形成するように、犠牲材料の一部分104を構造化することにより(換言すれば、犠牲材料のこの部分104に開口部を形成することにより)、得られる。
図2の例では、デバイス100の封入が、密封層110なしで実施され、開口部112を塞ぐことは、ゲッタ材料層108の全体を覆う層118により達成される。
ここで、第2の実施形態による、マイクロ電子デバイス100を封入する方法のステップを示す、図3Aから3Cを参照する。
最初に、図1Aおよび1Bを参照して前述したものと同じステップが実施される。換言すれば、基板102上に形成されているマイクロ電子デバイス100上に犠牲層を蒸着させるステップと、犠牲層を構造化して、犠牲材料の一部分104を得るステップと、次いで、犠牲材料の一部分104上に保護層106を蒸着させるステップと、保護層106上にゲッタ材料層108を蒸着させるステップとである。図3Aに示す通り、保護層106を部分的に覆っているだけのゲッタ材料層108の1つまたは複数の部分122を保存するために、次に、ゲッタ材料層108の構造化が実施される。重ねて、ある実施形態の代替案では、保護層106を蒸着させず、ゲッタ材料層108を犠牲材料の一部分104上に直接蒸着させることが可能である。図3Aの例では、ゲッタ材料の一部分122が保存されている。ゲッタ材料の部分122の寸法および形状は、キャビティ114内で吸収されるガス量の関数として選択される。すなわち、キャビティ114内で必要とされる真空が高いほど、この部分122はより大きな寸法を有する。
図3Bに示す通り、次に、保護層106上かつゲッタ材料の一部分122上に密封層110を蒸着させるステップが実施される。密封層110および保護層106をリソグラフィおよびエッチングにより構造化することにより、デバイス100のカバーを画定することが可能になる。また、犠牲層104への進入路を形成するために、開口部112が、密封層110および保護層106を貫通して形成される。本第2の実施形態において、ゲッタ材料の一部分122のみが使用されているならば、開口部112は、それらが一部分122を貫通して延在しないように形成されることが好ましい。
将来的なキャビティ114の所に配置されている保護層106の部分は、次に、犠牲材料の一部分104と同様にエッチングされ、それにより、キャビティ114を形成する。最後に、第1の実施形態と同様に、次に、開口部112は、密封層110上に形成される栓118により塞がれる(図3C)。
第1の実施形態と比較して、本第2の実施形態は、例えばマイクロ電子デバイス100が光デバイスである場合、ゲッタ材料がデバイス100の光場に存在しないようにすることを可能にする。したがって、デバイス100の動作波長まで透明なまたは部分的に透明な材料を基礎とする密封層110を選択することにより、真空下で実装され、光学的放射を発しかつ/または受けることを可能にする光窓を含むマイクロ電子デバイス100が得られる。
第1の実施形態を参照して前述した代替案(保護層106の有無、密封層110の有無、カバーの全体を覆う層により開口部112を塞ぐこと、キャビティ114内でのマイクロピラー120の形成)は、本第2の実施形態にも適用されてよい。
第3の実施形態による封入方法に従って封入されているマイクロ電子デバイス100を示す、図4を参照する。
本第3の実施形態では、複数のキャビティが、例えば1つが他の上部に積み重ねられて、形成される。図4の例では、デバイス100は、第1のキャビティ114a内に封入されており、その上方に第2のキャビティ114bが形成されており、これら2つのキャビティ114a、114bは、1つまたは複数の開口部112aすなわちゲッタ材料層108に形成されている構造化により、連通している。
この種の封入を作り出すために、図1Aから1Cに関連して記載した前のステップが、最初に実施される。すなわち、マイクロ電子デバイス100上に犠牲層を蒸着させ、構造化して、犠牲材料の一部分を形成するステップと、次に、犠牲材料の一部分上に保護層およびゲッタ材料層108を蒸着させるステップである。これらの層は、次いで、ゲッタ材料層108および保護層を貫通する1つまたは複数の開口部112a(該開口部は任意の形状でよい)を形成し、それにより、犠牲材料の一部分への進入路を形成するように、構造化される。
前出の実施形態と同様に、犠牲層が樹脂を基礎としている場合、犠牲材料の一部分上に保護層および/またはゲッタ材料層108を蒸着させる前に、犠牲材料のこの部分の熱流動を実施することが可能である。別の代替案では、また、基板102上かつ犠牲材料の一部分104上に、ゲッタ材料層108を直接蒸着させることも可能である。最後に、開口部(1つまたは複数の)112aの形成は、先に蒸着された層の構造化と同時に実施されることが好ましい。
次に、第2の犠牲層がゲッタ材料層108上に蒸着され、次いで、この第2の犠牲層の構造化が実施されて、犠牲材料の第2の部分を形成する。この犠牲材料の第2の部分は、先に形成された犠牲材料の一部分と同じ材料(1つまたは複数の)を基礎としていてよく、またはしていなくてよい。次に、第2の保護層が、この犠牲材料の第2の部分上に蒸着され、最後に、密封層110が、第2の保護層上に蒸着される。これらの層は、次いで、保護カバーの構造の残りの部分を形成するために、例えばリソグラフィおよびエッチングにより、構造化される。次に、1つまたは複数の第2の開口部112bが、密封層110および第2の保護層を貫通して形成され、それにより、犠牲材料の第2の部分への進入路を形成する。
ある代替案では、第2の保護層を使用しないこと、および密封層110を犠牲材料の第2の部分上に直接蒸着させることが可能である。第2の開口部(1つまたは複数の)112bの形成は、第2の保護層および密封層110の構造化と同時に実施されることが好ましい。また、密封層110は、第2のキャビティ114b内により大きなゲッタ表面積を有するために、第2のゲッタ材料層と取り替えられてもよい。
犠牲材料の第1および第2の部分は、次いで、キャビティ114a、114bの所に配置されている保護層の部分と同様に、開口部112bおよび112aを介して連続して除去され、それにより、2つの重なったキャビティ114a、114bを形成する。保護層の残りの部分116および126は、キャビティ114a、114bの側壁の一部を形成する。ある代替案では、犠牲材料の第1の部分は、第2のキャビティ114bのカバーを形成することになる層(第2の保護層、第2のゲッタ材料層、または密封層)の蒸着の前に、除去されてよい。
第2の開口部(1つまたは複数の)112bは、次いで、例えば前出の実施形態で形成された栓と同じ方法で形成された1つまたは複数の栓118により塞がれる。
本第3の実施形態では、ゲッタ材料層108は、2つのキャビティ114a、114b内でのガス吸収を達成することを可能にする。ゲッタ材料層108の表面の各々が、キャビティ114a、114b内での吸収を達成する。
本第3の実施形態で使用される層は、例えば、前出の実施形態に関連して記載したものと同じ性質および/または同じ寸法である。
本第3の実施形態の代替案では、第2のキャビティ114bを形成することを可能にする層の蒸着前に、第2のマイクロ電子デバイスをゲッタ材料層108上に配置することにより、第2のキャビティ114b内に第2のマイクロ電子デバイスを配置することが可能である。更に、ゲッタ層108に形成されている開口部(1つまたは複数の)112aは、これらの開口部112aが塞がれないことになっているならば、密封層110に形成されている開口部112bより、数が多くてよくかつ/またはより広い区域を有していてよい。
一般的に言えば、最初の2つの実施形態に関連して前述した異なる代替案は、この第3の実施形態にも適用される(保護層の有無、1つまたは複数のキャビティ内でのマイクロピラーの形成、材料層により形成される栓等)。
100 マイクロ電子デバイス
102 基板
104 犠牲材料の一部分、犠牲層
106 保護層
108 ゲッタ材料層
110 密封層
112 開口部
112a 開口部
112b 第2の開口部
114 キャビティ
114a 第1のキャビティ
114b 第2のキャビティ
116 (保護層の)残りの部分
118 栓
120 マイクロピラー
122 ゲッタ材料の一部分
126 (保護層の)残りの部分

Claims (18)

  1. 基板(102)上に配置されているマイクロ電子デバイス(100)を封入する方法であって、少なくとも
    a)前記マイクロ電子デバイス(100)の少なくとも一部を覆う犠牲材料の一部分(104)を形成するステップであって、該犠牲材料の一部分の体積が、前記デバイス(100)が封入されることになるキャビティ(114、114a)の少なくとも一部を形成することになる空間を占めるステップと、
    b)少なくとも1つのゲッタ材料を基礎とする層(108)を蒸着させて、前記犠牲材料の一部分(104)の少なくとも一部を覆うステップと、
    c)少なくとも前記ゲッタ材料層(108)を貫通する少なくとも1つの開口部(112、112a)を形成して、前記犠牲材料の一部分(104)への進入路を形成するステップと、
    d)前記開口部(112、112a)を経由して前記犠牲材料の一部分(104)を除去して、前記マイクロ電子デバイス(100)が封入される前記キャビティ(114、114a)を形成するステップと、
    e)前記キャビティ(114、114a)を密閉するステップと
    を含む、方法。
  2. 前記犠牲材料の一部分(104)を形成するステップa)が、少なくとも、
    a1)犠牲材料を基礎とする層を前記基板(102)上に蒸着させて、少なくとも前記マイクロ電子デバイス(100)を覆うステップと、
    a2)前記犠牲層の残留部分を前記犠牲材料の一部分(104)として形成し、前記犠牲層の一部を構成するステップと
    の実施を含む、請求項1に記載の方法。
  3. 前記犠牲材料の一部分(104)を形成するステップa)と前記ゲッタ材料層(108)を蒸着させるステップb)との間に、前記犠牲材料の一部分(104)を熱流動させるステップを更に含む、請求項1および2のいずれか一項に記載の方法。
  4. 前記犠牲材料の一部分(104)を形成するステップa)と前記ゲッタ材料層(108)を蒸着させるステップb)との間に、前記犠牲材料の一部分(104)上に保護層(106)を蒸着させるステップを更に含み、前記ゲッタ材料層(108)が、ステップb)中に、前記保護層(106)上に蒸着され、前記開口部(112、112a)が、ステップc)中に、前記保護層(106)を貫通して更に形成される、請求項1から3のいずれか一項に記載の方法。
  5. 前記保護層(106)が、約10nmと1μmの間の厚さを有し、かつ/またはクロムおよび/または銅を基礎としている、請求項4に記載の方法。
  6. 前記ゲッタ材料層(108)を蒸着させるステップb)と前記開口部(112、112a)を形成するステップc)との間に、密封層(110)を前記ゲッタ材料層(108)上に蒸着させるステップを更に含み、前記開口部(112、112a)が、ステップc)中に、前記密封層(110)を貫通して更に形成される、請求項1から5のいずれか一項に記載の方法。
  7. 前記ゲッタ材料層(108)を蒸着させるステップb)と前記密封層(110)を蒸着させる前記ステップとの間に、前記ゲッタ材料層(108)の一部をエッチングするステップを更に含み、前記ゲッタ材料層(108)の残留部分(122)が、前記犠牲材料の一部分(104)を部分的に覆っている、請求項6に記載の方法。
  8. 前記密封層(110)は、約500nmと10μmの間の厚さを有し、かつ/またはチタンおよび/またはクロムおよび/または銅および/または少なくとも1つの金属を基礎としており、かつ/または前記マイクロ電子デバイス(100)の動作波長の範囲まで透明な材料を基礎としている、請求項6または7に記載の方法。
  9. 前記ゲッタ材料層(108)を蒸着させるステップb)と前記開口部(112、112a)を形成するステップc)との間に、前記犠牲材料の一部分(104)上に形成されている1つまたは複数の前記層(106、108、110)の一部をエッチングするステップを更に含み、前記蒸着された層(1つまたは複数の)(106、108、110)の残りの部分が、前記犠牲材料の一部分(104)を覆うカバーまたはカバーの一部を形成する、請求項1から8のいずれか一項に記載の方法。
  10. 密閉するステップe)が、材料の層(118)を蒸着させる段階と、および/または少なくとも1つの栓(118)を形成して、前記ゲッタ材料(108、122)上もしくは前記密封層(110)上の前記開口部(112)を遮断する段階とを含む、請求項1から9のいずれか一項に記載の方法。
  11. 前記開口部(112)を遮断する前記材料および/または前記栓(118)が、金属および/または酸化物および/またはゲッタ材料を基礎としている、請求項10に記載の方法。
  12. 前記犠牲材料の一部分(104)を形成するステップa)中に、少なくとも1つの第2の開口部を前記犠牲材料の一部分(104)に形成する段階を更に含み、また、後続のステップ中に蒸着される前記層(106、108、110、118)が、前記第2の開口部に蒸着され、前記キャビティ(114)内に少なくとも1つのマイクロピラー(120)を形成する、請求項1から11のいずれか一項に記載の方法。
  13. 前記犠牲材料の一部分(104)の厚さが、約1μmと20μmの間であり、かつ/または前記犠牲材料が、感光性樹脂もしくは少なくとも1つの金属を基礎としている、請求項1から12のいずれか一項に記載の方法。
  14. 前記ゲッタ材料層(108)の厚さが、約200nmと5μmの間であり、かつ/または前記ゲッタ材料が、チタンおよび/またはジルコニウムおよび/またはハフニウムを基礎としている、請求項1から13のいずれか一項に記載の方法。
  15. 前記キャビティ(114、114a)を密閉するステップe)の後に、前記ゲッタ材料(108、122)を熱活性化するステップを更に含む、請求項1から14のいずれか一項に記載の方法。
  16. 前記開口部(112、112a)を形成するステップc)と除去するステップd)との間に、または除去するステップd)と密閉するステップe)との間に、
    前記ゲッタ材料層(108)上または前記密封層(110)上に犠牲材料の第2の部分を形成するステップであって、該犠牲材料の第2の部分の体積が、第2のキャビティ(114b)の少なくとも一部を形成することになる空間を占めるステップと、
    少なくとも1つのゲッタ材料を基礎とする第2の層および/または前記犠牲材料の第2の部分の少なくとも一部を覆う密封層(110b)を蒸着させるステップと、
    少なくとも前記第2のゲッタ材料層および/または前記密封層(110b)を貫通する少なくとも1つの第2の開口部(112b)を形成して、前記犠牲材料の第2の部分への進入路を形成するステップと
    を更に含み、
    前記第2の開口部を形成する前記ステップと除去するステップd)との間に、または除去するステップd)中に、または除去するステップd)と密閉するステップe)との間に、前記第2の開口部(112b)を経由して少なくとも前記犠牲材料の第2の部分を除去して、前記第2のキャビティ(114b)を形成するステップを更に含む、請求項1から15のいずれか一項に記載の方法。
  17. 前記第2のゲッタ材料層および/または前記密封層(110b)を蒸着させる前記ステップと前記第2の開口部(112b)を形成する前記ステップとの間に、前記犠牲材料の第2の部分上に形成されている1つまたは複数の前記層の一部をエッチングするステップを更に含み、前記蒸着された層(1つまたは複数の)の残りの部分は、前記犠牲材料の第2の部分を覆うカバーまたはカバーの一部を形成する、請求項16に記載の方法。
  18. 密閉するステップe)が、材料の層(118)を蒸着させる段階と、および/または少なくとも1つの栓(118)を形成して、前記第2のゲッタ材料層上かつ/もしくは前記密封層(110b)上の前記第2の開口部(112b)を遮断する段階とを含む、請求項16または17のいずれか一項に記載の方法。
JP2009155859A 2008-07-01 2009-06-30 ゲッタ材料によりマイクロ電子デバイスを封入する方法 Expired - Fee Related JP5535534B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0854449 2008-07-01
FR0854449A FR2933390B1 (fr) 2008-07-01 2008-07-01 Procede d'encapsulation d'un dispositif microelectronique par un materiau getter

Publications (2)

Publication Number Publication Date
JP2010034547A true JP2010034547A (ja) 2010-02-12
JP5535534B2 JP5535534B2 (ja) 2014-07-02

Family

ID=40469805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009155859A Expired - Fee Related JP5535534B2 (ja) 2008-07-01 2009-06-30 ゲッタ材料によりマイクロ電子デバイスを封入する方法

Country Status (4)

Country Link
US (1) US9309110B2 (ja)
EP (1) EP2141117B1 (ja)
JP (1) JP5535534B2 (ja)
FR (1) FR2933390B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016194507A (ja) * 2015-02-20 2016-11-17 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ 排出口を有する封入構造を有する電磁放射検出装置
JP2016540655A (ja) * 2013-12-06 2016-12-28 エプコス アクチエンゲゼルシャフトEpcos Ag 拡散バリア層によって改善された気密性を有するマイクロエレクトロニクスデバイスのパッケージ構造

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2955999B1 (fr) * 2010-02-04 2012-04-20 Commissariat Energie Atomique Procede d'encapsulation d'un microcomposant par un capot renforce mecaniquement
JP2012096316A (ja) * 2010-11-02 2012-05-24 Seiko Epson Corp 電子装置および電子装置の製造方法
FR2967302B1 (fr) * 2010-11-09 2012-12-21 Commissariat Energie Atomique Structure d'encapsulation d'un micro-dispositif comportant un matériau getter
FR2967150A1 (fr) 2010-11-09 2012-05-11 Commissariat Energie Atomique Procédé de réalisation de substrat a couches enfouies de matériau getter
US8906750B2 (en) * 2011-01-04 2014-12-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of encapsulation of a microcomponent
FR2980034B1 (fr) * 2011-09-08 2014-07-04 Commissariat Energie Atomique Procede de realisation d'une structure a cavite fermee hermetiquement et sous atmosphere controlee
FR2981198B1 (fr) * 2011-10-11 2014-04-04 Commissariat Energie Atomique Structure d'encapsulation de dispositif electronique et procede de realisation d'une telle structure
FR2982073B1 (fr) * 2011-10-28 2014-10-10 Commissariat Energie Atomique Structure d'encapsulation hermetique d'un dispositif et d'un composant electronique
CN102745642A (zh) * 2012-07-27 2012-10-24 江苏物联网研究发展中心 一种集成吸气剂的mems薄膜封装结构及其制造方法
CN102935994A (zh) * 2012-08-13 2013-02-20 武汉高德红外股份有限公司 新型cmos-mems兼容的非制冷红外传感器像素级封装方法
EP2736071B8 (en) * 2012-11-22 2017-04-19 Tronic's Microsystems S.A. Wafer level package with getter
DE102013102213B4 (de) * 2013-03-06 2020-01-02 Snaptrack, Inc. Miniaturisiertes Bauelement mit Dünnschichtabdeckung und Verfahren zur Herstellung
FR3014241B1 (fr) 2013-11-29 2017-05-05 Commissariat Energie Atomique Structure d'encapsulation comprenant des tranchees partiellement remplies de materiau getter
WO2015082951A1 (en) 2013-12-06 2015-06-11 Commissariat à l'énergie atomique et aux énergies alternatives Method of hermetically sealing a hole with a fuse material
FR3021645B1 (fr) * 2014-06-03 2019-06-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Structure d'encapsulation a plusieurs cavites munies de canaux d'acces de hauteurs differentes
FR3026560B1 (fr) 2014-09-30 2016-10-28 Commissariat Energie Atomique Structure d'encapsulation pourvue d'un capot et d'un substrat, pour connecter au moins un nano-objet sur une face du substrat et en reprendre le contact au travers du capot, et procede de fabrication de la structure
FR3027380A1 (fr) * 2014-10-17 2016-04-22 Commissariat Energie Atomique Dispositif de refroidissement par liquide caloporteur pour composants electroniques
FR3030475B1 (fr) 2014-12-17 2017-01-20 Commissariat Energie Atomique Structure getter multi-niveaux et structure d'encapsulation comportant une telle structure getter multi-niveaux
FR3033044B1 (fr) * 2015-02-20 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif de detection de rayonnement comportant une structure d'encapsulation a tenue mecanique amelioree
CN105070733B (zh) * 2015-07-28 2019-02-19 昆明物理研究所 非制冷红外焦平面探测器的气密性封装方法
FR3042642B1 (fr) * 2015-10-15 2022-11-25 Commissariat Energie Atomique Procede de realisation d'un dispositif comprenant une micro-batterie
DE102015223399B4 (de) 2015-11-26 2018-11-08 Robert Bosch Gmbh Verfahren zum Verpacken mindestens eines Halbleiterbauteils und Halbleitervorrichtung
FR3044306B1 (fr) * 2015-11-27 2017-12-15 Commissariat Energie Atomique Procede d'encapsulation d'un dispositif microelectronique avec un trou de liberation de dimension variable
US9824901B2 (en) 2016-03-30 2017-11-21 Intel Corporation Complex cavity formation in molded packaging structures
US10167559B2 (en) * 2016-08-29 2019-01-01 International Business Machines Corporation Negative patterning approach for ultra-narrow gap devices
DE102017125140B4 (de) * 2017-10-26 2021-06-10 Infineon Technologies Ag Verfahren zum Herstellen eines hermetisch abgedichteten Gehäuses mit einem Halbleiterbauteil
EP3729020A4 (en) * 2017-12-19 2022-04-13 The University of British Columbia LAYER STRUCTURE AND MANUFACTURING PROCESS THEREOF
CN108225413A (zh) * 2017-12-19 2018-06-29 歌尔股份有限公司 集成式传感器
CN108254106B (zh) * 2018-01-30 2020-05-19 中国科学院半导体研究所 一种硅硅玻璃硅四层结构谐振式mems压力传感器制备方法
FR3083537B1 (fr) 2018-07-06 2021-07-30 Ulis Boitier hermetique comportant un getter, composant integrant un tel boitier hermetique et procede de fabrication associe
EP3640978A1 (en) * 2018-10-15 2020-04-22 IMEC vzw A method for packaging semiconductor dies
CN110132877B (zh) * 2019-06-17 2021-03-23 山东大学 一种基于mems的集成式红外气体传感器
FR3103552B1 (fr) 2019-11-22 2021-12-10 Commissariat Energie Atomique procede de fabrication d’un dispositif de detection presentant une protection amelioree du getter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124470A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小真空容器及びその製造方法
WO2004061983A1 (ja) * 2002-12-27 2004-07-22 Matsushita Electric Industrial Co., Ltd. 電子デバイスおよびその製造方法
JP2005197151A (ja) * 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2005305607A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd 微小機械素子の製造方法および当該微小機械素子を備えた物品
JP2006518672A (ja) * 2002-12-13 2006-08-17 アイシー メカニクス インコーポレイテッド ピラー支持されたキャップを使用するmemsデバイスのカプセル化
JP2007160492A (ja) * 2005-12-16 2007-06-28 Sony Corp 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
JP2008072091A (ja) * 2006-07-13 2008-03-27 Commiss Energ Atom 少なくとも1つのゲッターを備えた密閉超小型部品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688708A (en) * 1996-06-24 1997-11-18 Motorola Method of making an ultra-high vacuum field emission display
FR2822541B1 (fr) 2001-03-21 2003-10-03 Commissariat Energie Atomique Procedes et dispositifs de fabrication de detecteurs de rayonnement
US6923625B2 (en) * 2002-01-07 2005-08-02 Integrated Sensing Systems, Inc. Method of forming a reactive material and article formed thereby
US7595209B1 (en) * 2007-03-09 2009-09-29 Silicon Clocks, Inc. Low stress thin film microshells

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124470A (ja) * 1998-10-13 2000-04-28 Toyota Central Res & Dev Lab Inc 微小真空容器及びその製造方法
JP2006518672A (ja) * 2002-12-13 2006-08-17 アイシー メカニクス インコーポレイテッド ピラー支持されたキャップを使用するmemsデバイスのカプセル化
WO2004061983A1 (ja) * 2002-12-27 2004-07-22 Matsushita Electric Industrial Co., Ltd. 電子デバイスおよびその製造方法
JP2005197151A (ja) * 2004-01-09 2005-07-21 Matsushita Electric Ind Co Ltd 電子デバイスおよびその製造方法
JP2005305607A (ja) * 2004-04-23 2005-11-04 Matsushita Electric Ind Co Ltd 微小機械素子の製造方法および当該微小機械素子を備えた物品
JP2007160492A (ja) * 2005-12-16 2007-06-28 Sony Corp 静電駆動素子とその製造方法、半導体装置、フィルタ、並びに通信装置
JP2008072091A (ja) * 2006-07-13 2008-03-27 Commiss Energ Atom 少なくとも1つのゲッターを備えた密閉超小型部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016540655A (ja) * 2013-12-06 2016-12-28 エプコス アクチエンゲゼルシャフトEpcos Ag 拡散バリア層によって改善された気密性を有するマイクロエレクトロニクスデバイスのパッケージ構造
US10532924B2 (en) 2013-12-06 2020-01-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Packaging structure of a microelectronic device having a hermeticity improved by a diffusion barrier layer
JP2016194507A (ja) * 2015-02-20 2016-11-17 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ 排出口を有する封入構造を有する電磁放射検出装置

Also Published As

Publication number Publication date
FR2933390B1 (fr) 2010-09-03
US20100003789A1 (en) 2010-01-07
FR2933390A1 (fr) 2010-01-08
EP2141117B1 (fr) 2013-05-08
JP5535534B2 (ja) 2014-07-02
US9309110B2 (en) 2016-04-12
EP2141117A1 (fr) 2010-01-06

Similar Documents

Publication Publication Date Title
JP5535534B2 (ja) ゲッタ材料によりマイクロ電子デバイスを封入する方法
US7534658B2 (en) Process for manufacturing microelectronic, microoptoelectronic or micromechanical devices
JP6254700B2 (ja) 拡散バリア層によって改善された気密性を有するマイクロエレクトロニクスデバイスのパッケージ構造
JP5586883B2 (ja) 吊り下げゲッター材料ベース構造
US20080038861A1 (en) Support with integrated deposit of gas absorbing material for manufacturing microelectronic microoptoelectronic or micromechanical devices
US20080164542A1 (en) Methods and systems for wafer level packaging of mems structures
US8772883B2 (en) Sealed cavity and method for producing such a sealed cavity
CN102001616A (zh) 装配和封装微型机电系统装置的方法
JP2008072091A (ja) 少なくとも1つのゲッターを備えた密閉超小型部品
TWI481548B (zh) 微機電系統奈米結構之製造方法
TWI383948B (zh) 用於mems裝置製造之抗粘著塗層的選擇性紫外光臭氧乾蝕刻
EP2537797B1 (fr) Structure à matériau getter protégée hermétiquement lors de sa réalisation
JP2013102144A (ja) 電子デバイスをカプセル化する構造体およびこのような構造体を作る方法
US9005353B2 (en) Getter structure including a gas-permeable material description
US10221063B2 (en) Multi-level getter structure and encapsulation structure comprising such a multi-level getter structure
ITMI20011557A1 (it) Supporto per la produzione di dispositivi microelettronici microoptoelettronici o micromeccanici con deposito integrato di materiale getter
ITMI20011558A1 (it) Supporto per dispositivi microelettronici microoptoelettronici o micromeccanici

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535534

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees