KR101022887B1 - 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 - Google Patents

랜드리스 비아를 갖는 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101022887B1
KR101022887B1 KR1020080114688A KR20080114688A KR101022887B1 KR 101022887 B1 KR101022887 B1 KR 101022887B1 KR 1020080114688 A KR1020080114688 A KR 1020080114688A KR 20080114688 A KR20080114688 A KR 20080114688A KR 101022887 B1 KR101022887 B1 KR 101022887B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
layer
manufacturing
resist
Prior art date
Application number
KR1020080114688A
Other languages
English (en)
Other versions
KR20100055811A (ko
Inventor
오창건
배태균
황미선
이석원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080114688A priority Critical patent/KR101022887B1/ko
Publication of KR20100055811A publication Critical patent/KR20100055811A/ko
Application granted granted Critical
Publication of KR101022887B1 publication Critical patent/KR101022887B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것이고, 인쇄롤러를 포함하는 레지스트 도포장치를 사용하여 비아홀과 정합하는 개방홀을 구비하는 레지스트층을 형성함으로써 랜드가 없는 비아를 구성할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
랜드리스, 랜드, 비아, 롤러, 플렉소, 레지스트

Description

랜드리스 비아를 갖는 인쇄회로기판의 제조방법{Method for manufacturing a printed circuit board having a landless via}
본 발명은 인쇄회로기판의 제조방법에 관한 것이고, 인쇄롤러를 포함하는 레지스트 도포장치를 사용하여 비아홀과 정합하는 개방홀을 구비하는 레지스트층을 형성함으로써 랜드가 없는 비아를 구성할 수 있는 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 전자기기의 부품실장 및 배선에 사용되는 것으로, 페놀수지 절연판 또는 에폭시 수지 절연판 등의 일면에 구리 등의 박판을 부착시킨 후에, 회로의 배선패턴에 따라 식각(선상의 회로만 남기고 부식시켜 제거함)하여 필요한 회로를 구성하고, 부품들을 부착 탑재시키기 위한 홀(hall)을 뚫어서 만든다.
인쇄회로기판에는 절연기판의 한쪽 면에만 배선을 형성한 단면 PCB, 양쪽 면에 배선을 형성한 양면 PCB 및 다층으로 배선한 MLB(다층인쇄회로기판;Multi Layered Board)가 있다. 과거에는 부품 소자들이 단순하고 회로 패턴도 간단하여 단면 PCB를 사용하였으나, 최근에는 회로의 복잡도 증가하고 고밀도 및 소형화 회 로에 대한 요구가 증가하여 대부분 양면 PCB 또는 MLB를 사용하는 것이 일반적이다.
이러한, 다층인쇄회로기판은 회로층과 절연층이 교대로 적층되어 구성되는데, 이러한 구조에서 내부 회로층과 외부회로층을 연결하기 위해서는 절연층을 관통하여 내부 회로층과 외부 회로층을 전기적으로 접속시켜주는 비아가 필요하다. 빌드업 공정으로 다층인쇄회로기판을 제조하는 경우 완성된 내부 회로층 위에 적층된 절연층에 외부 회로층과 도통할 수 있는 비아홀을 형성하는 공정이 필수적으로 수반된다.
이때, 종래에는 층간의 안정적인 전기도통을 위하여 비아홀을 통해 상층 회로와 연결되는 부위에 필수적으로 랜드를 형성하고 있다. 랜드는 비아를 형성하는 기계가공의 가공오차와 상층 회로 형성 시 사용하는 노광 설비의 오차, 및 사용하는 원자재의 공정 중의 변형을 감안하여 설계된다. 설비 및 자재, 공정간의 편차는 피할 수 없이 존재하는 것이어서 인쇄회로기판을 제조할 때 생산성 및 공정수율을 높이기 위하여 랜드의 설계는 당연시되어 왔다. 그러나 전자산업이 발달함에 따라 고집적 반도체가 개발되고 전자부품의 소형화, 박형화가 가속되어 이러한 전자부품들이 실장되는 인쇄회로기판에도 소형화, 박형화, 고밀도화가 요구되고 있다. 이를 위하여 인쇄회로기판의 배선을 미세화하고, 비아의 간격을 세밀화하기 위한 노력이 지속되고 있으나 랜드의 존재로 인하여 인쇄회로기판의 고밀도화가 제한되고 있다. 고밀도 기판의 층간 정합을 개선하기 위하여 비아를 형성하는 레이저 설비의 정합력을 개선하거나 미세회로를 형성하기 위한 새로운 고정합 노광설비들이 개발되고 있으나 이러한 설비의 개선은 많은 시간이 소요되고 근본적으로 랜드를 완전히 제거할 수 없다는 한계를 지니고 있다.
종래의 방식에 의하여 다층인쇄회로기판을 제조하는 공정을 도 1에 나타내었다. 먼저 도 1a에 도시된 바와 같이, 종래 방식으로 제조된 양면기판(1)이 제공되면, 도 1b에 도시된 바와 같이 절연층(2)을 도포하고, 절연층(2)의 비아홀(3)이 형성될 위치에 레이저를 이용하여 비아홀(3)을 가공한다. 그 다음, 도 1c에 도시된 바와 같이, 기판의 전면에 무전해 화학 동도금층(4)을 형성하여 전해도금이 가능한 상태로 한다. 그 다음, 도 1d에 도시된 바와 같이, 무전해 화학 동도금층(4) 위에 회로형성을 위하여 감광성 필름(5)을 도포하고 노광하고 현상하여 감광성 필름(5)을 패터닝한다(도 1e). 이후, 도 1f에 도시된 바와 같이, 전해 동도금에 의해 회로(6)를 형성한 뒤, 감광성 필름(5)을 박리하고(도 1g), 노출된 무전해 화학 동도금층(4)을 에칭에 의해 제거함으로서 외층 회로가 완성된다(도 1h).
이때, 상기 감광성 필름(5) 패터닝 공정에서, 비아홀(3)을 가공하는 레이저의 편차와 노광시의 편차를 감안하여 비아홀(3)이 가공된 이후 안정적으로 전해 동도금이 될 수 있도록 랜드(7)의 크기를 결정하여 감광성 필름을 패터닝하여야 한다. 즉, 랜드(7)의 크기는 비아홀 가공 정밀도와 회로형성의 정합력에 따라 결정된다. 통상적으로 랜드는 비아홀(3) 상부면적의 7배 이상의 면적을 갖도록 설계되며, 랜드(7)가 기판면적의 상당부분을 차지함으로써 회로의 고밀도화에 장애가 되는 문제가 있었고, 이에 따라 상기 랜드를 없애 회로패턴의 고밀도화를 구현하는 시도가 지속되고 있다.
도 2는 종래기술에 따라 상부랜드 없는 인쇄회로기판을 제조하는 공정을 공정순서대로 도시하는 도면이다.
먼저, 도 2a에 도시된 바와 같이, 회로층(13) 및 비아(15)를 갖는 양면기판(10)이 제공되면, 도 2b에 도시된 바와 같이, 양면기판(10)의 양면에 절연층(30)을 적층한다. 이후, 도 2c에 도시된 바와 같이, 레이저 드릴을 이용하여 절연층(30)에 비아홀(33)을 가공한다. 다음, 도 2d에 도시된 바와 같이, 절연층(30) 상부 및 비아홀(33) 내벽에 무전해 도금층(51)을 형성하고, 도 2e에 도시된 바와 같이, 전해 도금층(53)을 형성한다. 이후 도 2f에 도시된 바와 같이, 에칭공정을 수행하여 절연층(30)의 상면이 노출되도록 비아홀(33)에 충전된 것을 제외한 무전해 도금층(51) 및 전해 도금층(53)을 제거한다. 이후, 도 2g에 도시된 바와 같이, 절연층 상부에 시드층을 형성하고 도 2h에 도시된 바와 같이, 시드층 상부에 도금 레지스트층(70)을 패터닝하고, 비아(50)와 접속하는 회로패턴(91)을 포함하는 회로층(90)을 형성한다. 이후 도 2i에 도시된 바와 같이, 도금 레지스트층(70)을 제거하고 노출된 시드층을 제거하여 랜드리스 비아를 갖는 인쇄회로기판을 제조할 수 있다.
즉, 기존의 랜드리스 패턴 형성은 2단계에 의해 형성된다. 비아홀(33)을 먼저 동도금 하여 채운 후에 그 상부에 미세패턴을 형성하는 방식으로 랜드를 제거하며, 랜드가 형성되지 않아도 내층과 외층이 전기적으로 안정적인 도통이 가능하도록 하는 것이다. 이러한 공법에서는 비아홀(33)만을 도금하는 것이 어려우므로 전해 동도금 공정을 이용하여 비아홀(33)과 절연층(30) 상부를 함께 도금한 후에 비 아홀(33) 내부에 도금된 층만을 남겨두고 절연층(30) 상부에 도금된 전해 동도금층은 제거해야 하는 공정이 필요하다. 도 2에서는 화학적 에칭공정에 의해 절연층(30) 상부의 동도금층(51, 53)을 제거하는 공정을 도시하였다. 화학적 에칭 외에도 물리적인 연마에 의해 제거하기도 한다. 그러나 이러한 공법은 부가적인 공정이 필요하게 되고, 각 공법 별로 공정상에 적용이 어려운 점이 있다. 예를 들면 화학적 에칭공법에서는 절연층(30) 상부의 동도금층(51, 53)을 제거할 때 위치에 따른 도금층의 두께 편차로 인하여 비아홀(33) 내에 도금된 동도금층이 일부 에칭되어 제거가 되므로 그 에칭량을 조절하는 데 어려움이 있다. 또한 물리적 연마에 의해 절연층(30) 상부의 동도금층(51, 53)을 제거하는 공법에 있어서는 절연층(30)과 비아홀(33) 내의 동도금층의 높이를 정확하게 맞출 수 있다는 장점이 있으나, 물리적 연마공정이 진행 됨에 따라 기판과 연마기의 마찰에 의하여 신축이 일어나 변형이 일어나기 쉽다는 단점을 가진다. 또한 상기의 랜드리스 패턴 형성 공법은 기존 공정에 비하여 화학동도금 및 전기동도금을 2회 수행해야하는 등 부가적인 추가공정이 발생하게 되어 제조공정비용의 상승을 유발하는 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 비아의 랜드를 제거하여 미세한 회로패턴의 형성이 가능하고, 비아와 접속하는 회로패턴과의 접속이 양호한 랜드리스 비아홀을 갖는 인쇄회로기판의 간소한 제조방법을 제안한다.
본 발명에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법은, (A) 절연층 상에 비아홀을 가공하는 단계; (B) 상기 절연층 상부 및 상기 비아홀의 내벽에 금속 시드층을 형성하는 단계; (C) 인쇄롤러를 포함하는 레지스트 도포장치를 사용하여 상기 금속 시드층 상부에 상기 비아홀과 정합하는 개방홀을 구비하는 도금 레지스트층을 형성하는 단계; (D) 상기 도금 레지스트층에 회로패턴 형성용 개구부를 패터닝하는 단계; (E) 상기 비아홀 및 상기 개구부에 비아 및 회로패턴을 형성하고, 상기 금속 시드층 상에 잔류한 상기 도금 레지스트층을 제거하는 단계; 및 (F) 상기 금속 시드층의 노출부를 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 바람직한 한 특징으로서, 상기 도금 레지스트층은 액상 감광성 레지스트(Liquid Photoimageable Resist)로 이루어진 것에 있다.
본 발명의 바람직한 다른 특징으로서, 상기 비아홀을 가공하는 단계는 레이저 드릴링으로 수행되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 레지스트 도포장치는, 액상 레지스트 수용 용기; 상기 용기에 수용된 액상 레지스트에 접하여 회전하는 베이스 롤러; 상기 베이스 롤러에 접하여 회전하는 애니록스 롤러; 상기 애니록스 롤러에 접하여 회전하며 액상 레지스트를 인쇄대상물에 도포하는 실린더형 인쇄롤러; 및 상기 인쇄롤러와 상하로 이격되어 상기 인쇄롤러와의 사이에서 인쇄대상물이 이송되도록 배치된 프레스 롤러;를 포함하여 구성되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (D) 단계는, (ⅰ) 노광 마스크를 사용하여 상기 도금 레지스트층을 선택적으로 노광하여 경화하는 단계; 및 (ⅱ) 상기 도금 레지스트층의 미경화 부분을 제거하는 단계;를 포함하는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 금속 시드층은 무전해 도금공정으로 형성되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (E) 단계의 비아 및 회로패턴은 상기 금속 시드층을 인입선으로 한 전해 도금공정으로 형성되는 것에 있다.
본 발명의 바람직한 또 다른 특징으로서, 상기 (F) 단계는, 플래쉬 에칭 또는 퀵 에칭에 의해 수행되는 것에 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 비아의 랜드가 없어 비아와 접속하는 회로패턴을 미세하게 형성하여 회로패턴을 고밀도화할 수 있고, 이로 인하여 크기가 작고 층 수가 감소된 인쇄회로기판을 제조할 수 있는 이점이 있다.
또한, 본 발명에 따르면, 인쇄롤러를 포함하는 레지스트 도포장치를 이용하여 기판의 비아홀과 정합하는 개방홀을 구비하는 레지스트층을 형성할 수 있어, 간소한 제조공정으로 랜드리스 비아를 갖는 인쇄회로기판을 제조할 수 있는 이점이 있다.
이하, 본 발명에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 첨부된 도면의 전체에 걸쳐, 동일하거나 대응하는 구성요소는 동일한 도면부호로 지칭되며, 중복되는 설명은 생략한다. 본 명세서에서, 상부, 하부 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
도 3 내지 도 11은 본 발명의 바람직한 실시예에 따른 랜드리스 비아를 갖는 인쇄회로기판의 제조방법을 공정순서대로 도시하는 도면이다. 본 실시예에서는 예 시적으로 양면인쇄회로기판인 베이스기판(100) 상부에 추가 빌드업층을 형성하는 공정에대해서 서술하지만 본 발명이 이에 제한되는 것은 아니며, 베이스기판(100)은 단면 인쇄회로기판 및 다층 인쇄회로기판이 될 수 있을 뿐만 아니라, 절연재의 양면에 비아(700) 및 회로패턴(900)을 형성하는 공정에도 본 발명의 기술적 특징이 적용될 수 있음을 미리 밝혀둔다.
먼저, 도 3에 도시된 바와 같이, 절연기판의 양면에 내층회로패턴(130)이 형성되고 절연기판의 상하면을 도통하는 내층비아(110)를 포함하는 베이스기판(100)이 제공된다. 절연기판의 양면에 CNC 드릴링 등을 이용하여 관통홀을 형성하고, 관통홀의 내부에 형성되는 내층비아(700)와 절연기판의 표면에 형성되는 내층회로패턴(130)을 공지의 세미 어디티브 공법(SAP) 등으로 형성할 수 있으며, 베이스기판(100)의 제조는 공지의 기술에 의해 실시되므로 여기에서는 상세한 설명은 생략한다.
다음, 도 4에 도시된 바와 같이, 베이스기판(100) 상부에 절연층(300)을 적층한다. 절연층(300)은 전기 절연성 소재로 이루어지고, 예를 들면 에폭시 수지를 포함하는 프리프레그가 될 수 있다.
다음, 도 5에 도시된 바와 같이, 절연층(300)에 내층회로패턴(130)을 노출하는 비아홀(310)을 형성한다. 비아홀(310)은 CNC 등의 기계 드릴 또는 YAG 레이저, CO2 레이저 등의 레이저 드릴을 이용하여 형성할 수 있으며, 본 실시예에서는 CO2 레이저를 이용하여 비아홀(310)을 형성한다.
다음, 도 6에 도시된 바와 같이, 절연층(300) 상부 및 비아홀(310)의 내벽에 금속 시드층(500)을 형성한다. 바람직하게는 절연층(300)의 표면에 표면조도를 형성하고 무전해 동도금을 실시하여 금속 시드층(500)을 형성할 수 있다. 금속 시드층(500)의 형성은 이후 수행될 전해 도금 공정의 전처리 공정이다.
다음, 도 7에 도시된 바와 같이, 인쇄롤러(1010)를 포함하는 레지스트 도포장치를 사용하여 금속 시드층(500) 상부에 비아홀(310)과 정합하는 개방홀(610)을 구비하는 도금 레지스트층(600)을 형성한다. 표면에 액상의 레지스트가 도포된 실린더 형의 인쇄롤러(1010)를 사용하여 시드층(500) 상부에 전하면서 레지스트 도포하면, 실린더의 표면에 접촉하는 비아홀(310) 부분을 제외한 시드층(500)의 상부에 도금 레지스트층(600)을 형성할 수 있다. 이때, 도금 레지스트층(600)은 액상 감광성 레지스트(Liquid Photoimageable Resist)로 이루어진 것이 바람직하다. 액상 감광성 레지스트는 추후 공정에서 자외선 등의 광에 의해 선택적으로 경화 및 패터닝 할 수 있는 소재이다.
도 12는 본 실시예에서 사용하는 레지스트 도포장치의 개략적인 구성도를 도시한다. 이에 나타낸 바와 같이, 레지스트 도포장치는 액상 레지스트(1130) 수용 용기(1110), 베이스롤러(1050), 애니록스 롤러(1030), 실리더형 인쇄롤러(1010) 및 프레스 롤러(1170)를 포함하는 구성이다.
여기서, 베이스롤러(1050)는 액상 레지스트(1130) 수용 용기(1110)에 수용된 액상 레지스트(1130)에 접하여 회전하며 용기(1110)로부터 표면에 액상 레지스트(1130)를 공급받는다. 애니록스 롤러(1030)는 베이스롤러(1050)에 접하여 회전하 며 용기(1110)에 담기 레지스트를 베이스롤러(1050)를 통해 공급받는다. 실린더형 인쇄롤러(1010)는 애니록스 롤러(1030)에 접하여 회전하여 애니록스 롤러(1030)로부터 액상 레지스트(1130)를 공급받아 인쇄대상물(1200)인 기판의 시드층(500)에 도포하는 구성이다. 즉, 인쇄롤러(1010)는 베이스롤러(1050), 및 애니록스 롤러(1030)를 통해 용기(1110)에 담긴 액상 레지스트(1130)를 공급받아 기판에 도포하게 된다. 프레스 롤러(1170)는 인쇄롤러(1010)와 상하로 이격되어 인쇄롤러(1010)와의 사이에서 인쇄대상물(1200)이 이송되도록 배치되며, 프레스 롤러(1170)는 인쇄대상물(1200)에 적절한 압력을 가하여 인쇄롤러(1010)가 인쇄대상물(1200)인 기판의 표면 접촉할 수 있도록 한다. 도시되지는 않았지만, 레지스트 도포장치는 이들 롤러가 회전할 수 있도록 구동력을 제공하는 구동수단과 용기(1110)에 액상레지스트를 공급하는 레지스트 공급부를 추가 구비한다.
실린더형 인쇄롤러(1010)를 이용한 일명 플렉소 인쇄방식은 실린더형 인쇄롤러(1010)에 형성되어 있는 요철(凹凸)에서 凸에 해당하는 부분에만 잉크가 코팅되고 프레스 롤러(1170)과의 사이로 인쇄회로기판이 이동할 때 물리적으로 접촉이 이루어진 부분에만 레지스트가 전사된다. 즉 인쇄롤러(1010)의 요철과 물리적으로 접촉할 수 없는 비아홀(310)이 형성된 부분에는 잉크가 전사되지 않는다. 이러한 인쇄롤러(1010)의 특성을 이용하여 비아홀(310)과 정합하는 개방홀(610)을 갖는 도금 레지스트층(600)의 구조를 손쉽게 얻을 수 있다. 이때 도금 레지스트 잉크가 비아홀(310) 내로 흘러들어가지 않도록 도금 레지스트 잉크의 점도와 프레스 롤러(1170)의 압력을 조절하는 것이 안정적인 코팅을 위한 핵심 공정조건이라고 할 수 있다. 또한 인쇄롤러(1010)에 형성된 요철의 간격을 미세화함으로써 비아(700)를 제외한 기판 표면에 도금 레지스트를 균일하게 코팅할 수 있다. 도금 레지스트의 도포량에 따라서 도포공정을 2~3회 반복할 수 있다.
또한, 인쇄롤러(1010)는 도 12에 도시되듯이 인쇄대상물(1200)의 레지스트 도포면 아래에 위치하는 것이 바람직하다. 이는 인쇄롤러(1010)에 의해 도포되는 액상 레지스트(1130)가 비아홀(310) 내부로 흘러들어가는 것을 방지하기 위함이다.
다음, 도 8에 도시된 바와 같이, 도금 레지스트층(600)에 회로패턴(900) 형성용 개구부(630)를 패터닝한다. 상술한 바와 같이, 본 실시예의 도금 레지스트층(600)은 액상 감광성 레지스트이며, 회로패턴(900) 형성용 광차단부를 갖는 마스크(미도시)를 사용하여 도금 레지스트층(600)을 선택적으로 경화하고 미경화 부분을 제거하는 현상공정으로 회로패턴(900) 형성용 개구부를 패터닝할 수 있다.
다음, 도 9에 도시된 바와 같이, 금속 시드층(500)을 인입선으로 하여 도금 레지스트에 형성된 개방홀 및 개구부에 전해 도금을 수행하여 비아홀(310) 및 개구부에 비아(700) 및 회로패턴(900)을 형성한다. 비아(700) 및 회로패턴(900)은 예를 들면, 금, 은, 구리, 니켈 등의 도전성 금속으로 이루어지며 본 실시예에서는 구리를 사용하여 비아(700) 및 회로패턴(900)을 형성한다.
다음, 도 10에 도시된 바와 같이, 잔류한 상기 도금 레지스트층(600)을 제거하고, 도 11에 도시된 바와 같이, 금속 시드층(500)의 노출부를 제거한다. 이때, 플래쉬 에칭 또는 퀵 에칭을 수행하여 비아(700) 및 회로패턴(900)을 제외한 금속 시드층(500)을 선택적으로 제거할 수 있다.
상술한 실시예에 따른 방법으로 인쇄회로기판을 제조하는 경우 비아(700)의 상부랜드가 없는 랜드리스 비아(700)의 구현이 가능하다.
랜드를 제거하는 것에 대한 이점을 도 13을 참조하여 간략히 설명하면 다음과 같다. 도 13a는 종래의 비아홀(3)의 랜드(7)가 형성된 회로의 평면도이고, 도 13b는 본 발명에 따라 제조된 랜드가 없는 회로의 평면도이다.
이에 나타내 보인 바와 같이, 종래의 방식에 의해 제조된 인쇄회로기판은 비아홀(3)간 피치(pitch)가 240㎛ 일 때 인접한 비아홀(3) 사이로 하나의 패턴만이 형성될 수 있으나, 본 발명에 따른 방법으로 랜드리스 비아(70)를 형성할 경우 동일한 미세회로에서 비아(70)의 피치를 줄이면서 비아(70) 사이에 미세회로가 2개의 패턴이 형성되도록 회로를 설계할 수 있다. 따라서, 전자기기의 소형화 및 고밀도화가 가능해 지며, 인쇄회로기판의 크기를 줄이고 다층 기판의 층수를 줄여 인쇄회로기판의 제조원가를 낮출 수 있다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
도 1은 종래기술에 따라 비아 랜드를 갖는 인쇄회로기판을 제조하는 공정을 도시하는 도면이다.
도 2는 종래기술에 따라 랜드리스 비아를 갖는 인쇄회로기판을 제조하는 공정을 도시하는 도면이다.
도 3 내지 도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조공을 순서대로 도시하는 도면이다.
도 12는 도 7에 도시된 인쇄회로기판을 제조하기 위해 사용된 인쇄롤러를 갖는 레지스트 인쇄장치의 개략적인 구성도이다.
도 13a는 종래의 상부랜드를 갖는 인쇄회로기판을 상측에서 바라본 개략적인 평면도이다.
도 13b는 본 발명에 따른 제조방법으로 제조된 인쇄회로기판을 상측에서 바라본 개략적인 평면도이다.
< 도면의 주요 부호에 대한 설명 >
100 베이스기판 300 절연층
310 비아홀 500 시드층
600 도금 레지스트층 700 비아
710 비아 접속부 900 회로패턴

Claims (8)

  1. (A) 절연층 상에 비아홀을 가공하는 단계;
    (B) 상기 절연층 상부 및 상기 비아홀의 내벽에 금속 시드층을 형성하는 단계;
    (C) 인쇄롤러를 포함하는 레지스트 도포장치를 사용하여 상기 금속 시드층 상부에 상기 비아홀과 정합하는 개방홀을 구비하는 도금 레지스트층을 형성하는 단계;
    (D) 상기 도금 레지스트층에 회로패턴 형성용 개구부를 패터닝하는 단계;
    (E) 상기 비아홀 및 상기 개구부에 비아 및 회로패턴을 형성하고, 상기 금속 시드층 상에 잔류한 상기 도금 레지스트층을 제거하는 단계; 및
    (F) 상기 금속 시드층의 노출부를 제거하는 단계;
    를 포함하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 도금 레지스트층은 액상 감광성 레지스트(Liquid Photoimageable Resist)로 이루어진 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 비아홀을 가공하는 단계는 레이저 드릴링으로 수행되는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 레지스트 도포장치는,
    액상 레지스트 수용 용기;
    상기 용기에 수용된 액상 레지스트에 접하여 회전하는 베이스 롤러;
    상기 베이스 롤러에 접하여 회전하는 애니록스 롤러;
    상기 애니록스 롤러에 접하여 회전하며 액상 레지스트를 인쇄대상물에 도포하는 실린더형 인쇄롤러; 및
    상기 인쇄롤러와 상하로 이격되어 상기 인쇄롤러와의 사이에서 인쇄대상물이 이송되도록 배치된 프레스 롤러;
    를 포함하여 구성되는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  5. 제1항에 있어서,
    상기 (D) 단계는,
    (ⅰ) 노광 마스크를 사용하여 상기 도금 레지스트층을 선택적으로 노광하여 경화하는 단계; 및
    (ⅱ) 상기 도금 레지스트층의 미경화 부분을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  6. 제1항에 있어서,
    상기 금속 시드층은 무전해 도금공정으로 형성되는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  7. 제1항에 있어서,
    상기 (E) 단계의 비아 및 회로패턴은 상기 금속 시드층을 인입선으로 한 전해 도금공정으로 형성되는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
  8. 제1항에 있어서,
    상기 (F) 단계는, 플래쉬 에칭 또는 퀵 에칭에 의해 수행되는 것을 특징으로 하는 랜드리스 비아를 갖는 인쇄회로기판의 제조방법.
KR1020080114688A 2008-11-18 2008-11-18 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 KR101022887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080114688A KR101022887B1 (ko) 2008-11-18 2008-11-18 랜드리스 비아를 갖는 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080114688A KR101022887B1 (ko) 2008-11-18 2008-11-18 랜드리스 비아를 갖는 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100055811A KR20100055811A (ko) 2010-05-27
KR101022887B1 true KR101022887B1 (ko) 2011-03-16

Family

ID=42280086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080114688A KR101022887B1 (ko) 2008-11-18 2008-11-18 랜드리스 비아를 갖는 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101022887B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100384354B1 (ko) 1998-07-13 2003-05-22 지멘스 에스. 아. 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
JP2004146668A (ja) * 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
KR20040053185A (ko) * 1997-10-14 2004-06-23 이비덴 가부시키가이샤 다층 프린트 배선판
KR100688702B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040053185A (ko) * 1997-10-14 2004-06-23 이비덴 가부시키가이샤 다층 프린트 배선판
KR100384354B1 (ko) 1998-07-13 2003-05-22 지멘스 에스. 아. 러프 도체 구조 및 미세 도체 구조를 가지는 적어도 하나의 영역을 가지는 인쇄회로기판 제조 방법
JP2004146668A (ja) * 2002-10-25 2004-05-20 Sharp Corp 多層プリント配線板及びその製造方法
KR100688702B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
KR20100055811A (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
KR100467825B1 (ko) 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
EP2647267B1 (en) Method for manufacturing printed circuit board
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
KR100990588B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판 및 그 제조방법
US20130161073A1 (en) Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
KR100674316B1 (ko) 레이저드릴을 이용한 비아홀 형성방법
KR100969439B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
CN101765341B (zh) 激光辅助基板线路成型结构与方法
CN104470195A (zh) 印刷电路板及其制造方法
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
US8074352B2 (en) Method of manufacturing printed circuit board
KR101022887B1 (ko) 랜드리스 비아를 갖는 인쇄회로기판의 제조방법
US6555016B2 (en) Method of making multilayer substrate
KR100688865B1 (ko) 도금에 의한 범프 형성 방법 및 이를 이용한 인쇄회로기판제조방법
KR101022902B1 (ko) 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR100688751B1 (ko) 마이크로 패턴의 형성 방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR100894180B1 (ko) 인쇄회로기판 제조방법
KR20090044023A (ko) 인쇄회로기판 제조방법
JP2018107172A (ja) 内層配線基板の製造方法、内層配線基板および半導体パッケージ基板
KR20050089234A (ko) 양면 연성 인쇄회로기판 및 그 제조 방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
TWM643781U (zh) 增層電路板
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
KR101037505B1 (ko) 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee