KR101001352B1 - 패키지용 기판 - Google Patents

Abstract

패키지용 기판이 개시된다. 복수의 유닛영역 및 복수의 유닛영역을 구획하는 절단선(sawing line)을 포함하는 패키지용 기판으로서, 절단선에는 홀이 형성되는 것을 특징으로 하는 패키지용 기판은, 특별한 부가공정 없이 기판의 휨 현상을 효과적으로 감소시킬 수 있다.

패키지, 기판, 휨, warpage

Description

패키지용 기판{board for package}

본 발명은 패키지용 기판에 관한 것이다.

현재 패키지용 기판으로 주로 사용하는 볼 그리드 어레이 (Ball Grid Array) 등에서는 납품 시 후속 부품실장 공정에서의 원활한 공정진행을 위해 각 실장업체별로 약간의 차이는 존재하지만, 기판의 휨에 대해 관리를 하고 있다. 그런데, 유기기판을 사용하는 경우, 기판의 박형화로 인해 아주 작은 잔류 열응력이나 동 잔존 률 차이 등으로 인해, 제품의 최종구조에서 휨 현상이 발생할 가능성이 높아지는 바, 이러한 박형화에 따른 휨 현상의 최소화를 위한 시도가 절실하다고 하겠다.

특히, 전자부품의 내장기판의 개발이 활발히 이뤄지고 있는 현재, 부품의 내장기판 제작 시에 발생하는 기판의 휨 현상은 많은 기술적 제약을 가져올 소지가 있다. 특히 실리콘(Si) 등을 주 모재로 사용하는 능동소자의 경우 그 열팽창계수(CTE)가 부품 전체적으로 1~3 ppm/K 정도로, 유기기판(일반적으로 x, y 방향 15~18ppm/K, z 방향 50 ppm/K)에 비해 부품의 열팽창계수가 현저히 낮아, 내장공정 직후의 열처리(제작 공정에서의 가열/냉각)에서 기판이 휘는 현상이 발생하고 있으며, 이로 인해 제작기판의 디자인이나 배치에서 상당부분 제약을 받게 된다.

도 1에 도시된 바와 같은 형태가 현재 볼 그리드 어레이(Ball Grid Array)에서 통상적으로 제작의 기본단위로 사용하는 스트립(strip)의 구조로, 이와 같은 구조에 전자부품이 내장되면 한 부품에서 발생하는 기계적 응력(Mechanical Stress)이 주변의 다른 부품에도 영향을 미치게 되고, 스트립 전체로 누적될 상황이 발생할 수도 있을 것이다. 도 2는 약 150um 두께의 전자부품이 기판의 중앙에 위치한다고 했을 때의 스트립에서 발생하는 휨 정도를 시뮬레이션 한 결과를 나타낸다.

본 발명에서는 이러한 휨 현상을 개선할 수 있는 아이디어로, 최종 제품에서는 그 형상이 나타나지 않지만, 간단한 기술 적용을 통해 휨 현상 개선에 도움을 줄 수 있는 기술에 대해 설명하고자 한다.

본 발명의 일 측면에 따르면, 복수의 유닛영역 및 복수의 유닛영역을 구획하는 절단선(sawing line)을 포함하는 패키지용 기판으로서, 절단선에는 홀이 형성되는 것을 특징으로 하는 패키지용 기판이 제공된다.

유닛영역이 다각형 형상인 경우, 홀은 유닛영역의 각각의 모서리에 상응하는 영역에 형성될 수 있으며, 각각의 변에 상응하는 영역에 형성될 수도 있다.

한편, 홀은 유닛 내부의 활성화된 회로를 손상시키지 않는 범위 내의 크기일 수 있다.

본 발명의 바람직한 실시예에 따르면, 특별한 부가공정 없이 기판의 휨 현상을 효과적으로 감소시킬 수 있다.

이하, 본 발명에 따른 패키지용 기판의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 3은 본 발명의 일 실시예에 따른 패키지용 기판을 나타내는 평면도이고, 도 4는 도 3의 홀 부분을 확대하여 나타낸 도면이다. 도 3 및 도 4를 참조하면, 유닛영역(12), 절단선(14), 홀(16)이 도시되어 있다.

본 실시예에 따른 패키지용 기판은 판 형상의 절연체에 회로패턴(미도시)이 형성된 복수의 유닛영역(12)이 절단선(14)을 기준으로 반복적으로 형성됨으로써 이루어질 수 있다. 이러한 유닛영역(12)에 대해 전자소자 실장 및 몰딩과 같은 공정을 진행한 후, 절단선(14)을 기준으로 분리하게 되면, 하나의 패키지 제품이 형성된다.

그런데, 전자소자 실장과 같은 제조공정 상에서 발생하는 기계적 응력(Mechanical Stress)이 주변의 다른 유닛영역(12)에 영향을 미치게 되고, 스트립 전체로 누적되어, 결과적으로 기판 전체에 걸쳐 휨(warpage)이 발생하는 문제가 있어 왔다.

이러한 휨 발생을 공정 도중에 큰 변화 없이 효과적으로 개선하기 위해, 본 실시예에서는 각 유닛영역(12)의 외곽 부분에 홀(16)을 가공하는 방법을 제시한다. 즉, 유닛영역(12)의 외곽 부분에 형성되는 홀(16)을 이용하여, 기판의 일부에서 발생하는 응력이 기판의 전체로 퍼져가는 현상을 방지하는 것이다.

이러한 홀(16)은 자칫 기판의 디자인 및 패키징 공정에 있어서의 제약조건으로 기능할 염려가 있다. 이를 방지하기 위하여, 본 실시예에서는 홀(16)이 절단선(14) 상에 위치하는 구조를 제시한다.

절단선(14)은 패키징 공정이 완료된 후, 각각의 유닛영역(12)을 분리하는 기준선으로 기능하는 것으로서, 최종 패키지 제품에 영향을 미치지 않는 부분이므로, 이러한 절단선(14)에 홀(16)을 형성함으로써, 제품의 설계 조건에 영향을 미치지 않으면서도 기판의 휨 현상을 방지할 수 있는 효과를 나타낼 수 있게 된다.

이러한 홀(16)의 위치는 유닛의 형상, 즉 유닛영역(12)의 형상이나 부품의 배치에 따라 결정할 수 있다. 즉, 도 3에 도시된 바와 같이, 유닛영역(12)이 사각형의 형상인 경우, 각각의 모서리 부분에 해당하는 절단선(14) 상에 홀(16)을 형성할 수 있다.

한편, 홀(16)이 설계 디자인에 미치는 영향을 방지하기 위해, 홀이 유닛영역 의 내부에 형성된 회로패턴을 손상시키지 않는 범위 내의 크기를 갖도록 할 수 있다. 그 예로, 도 4에 도시된 바와 같이, 홀(16)의 지름은 절단(dicing)을 위한 절단선(14)의 폭 보다 작거나 같게 형성될 수 있다. 예를 들어, 절단선(14)의 폭이 300um인 경우, 홀(16)의 지름이 250~300um이 되도록 할 수 있는 것이다.

도 3에서는 유닛영역(12)이 사각형인 경우를 예로 들어 설명하였으나, 유닛영역(12)의 형상이 다양하게 변경될 수 있음은 물론이며, 이러한 경우에도, 각각의 모서리 부분에 홀(16)이 형성될 수 있음 또한 당연하다.

뿐만 아니라, 도 5에 도시된 바와 같이, 각각의 변에 해당하는 절단성 상에도 홀(16)을 형성할 수도 있다. 도 5에는 각각의 모서리 및 변에 해당하는 부분 모두에 홀(16)이 형성된 모습이 도시되어 있으나, 모서리 부분을 제외하고, 변에 해당하는 부분에만 홀(16)이 형성될 수도 있을 것이다.

상술한 구조를 갖는 패키지용 기판이 다층 패키지의 코어(core)층이나 내층기판에 적용되는 경우, 적층을 통해 전자소자를 내장하는 공정 전에 홀(16)이 형성됨으로써, 홀(16)이 최종 외관에는 나타나지 않을 수 있게 되고, 고온 적층 공정으로 인한 열팽창/수축(Thermal Expansion/Shrinkage)에서 각각의 유닛에 가해지는 응력을 낮출 수 있게 된다. 이를 통해, 유닛을 재배치(Unit 사이의 간격을 넓히거나 하는 행위) 하거나 기타 다른 부가적인 노력을 가하는 것보다 효과적으로 휨 발생을 저감시킬 수 있게 되는 것이다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 종래기술에 따른 패키지용 기판을 나타내는 평면도.

도 2는 종래기술에 따른 패키지용 기판에서 발생하는 휨을 나타내는 도면.

도 3은 본 발명의 일 실시예에 따른 패키지용 기판을 나타내는 평면도.

도 4는 도 3의 홀 부분을 확대하여 나타낸 도면.

도 5는 본 발명의 다른 실시예에 따른 패키지용 기판을 나타내는 평면도.

<도면의 주요부분에 대한 부호의 설명>

12: 유닛영역

14: 절단선

16: 홀

Claims (4)

1. 회로패턴이 형성된 복수의 유닛영역 및 상기 복수의 유닛영역을 구획하는 절단선(sawing line)을 포함하는 패키지용 기판으로서,

   상기 절단선에는 홀이 형성되며,

   상기 홀의 지름은 상기 절단선의 폭보다 작은 것을 특징으로 하는 패키지용 기판.
2. 제1항에 있어서,

   상기 유닛영역은 다각형 형상이며,

   상기 홀은 상기 유닛영역의 각각의 모서리에 상응하는 영역에 형성되는 것을 특징으로 하는 패키지용 기판.
3. 제1항에 있어서,

   상기 유닛영역은 다각형 형상이며,

   상기 홀은 상기 유닛영역의 각각의 변에 상응하는 영역에 형성되는 것을 특징으로 하는 패키지용 기판.
4. 삭제

Images