KR20100063511A - 기판 스트립 - Google Patents
기판 스트립 Download PDFInfo
- Publication number
- KR20100063511A KR20100063511A KR1020080122065A KR20080122065A KR20100063511A KR 20100063511 A KR20100063511 A KR 20100063511A KR 1020080122065 A KR1020080122065 A KR 1020080122065A KR 20080122065 A KR20080122065 A KR 20080122065A KR 20100063511 A KR20100063511 A KR 20100063511A
- Authority
- KR
- South Korea
- Prior art keywords
- dummy
- substrate strip
- support layer
- substrate
- strip
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
Abstract
기판 스트립이 개시된다. 회로 패턴 및 패드(pad)가 형성된 기판 유닛(substrate unit), 기판 유닛을 둘러싸는 더미(dummy), 및 더미 상에 형성되는 지지층을 포함하는 기판 스트립(substrate strip)이 제공된다. 이와 같은 본 발명에 따르면, 기판 스트립의 전체 두께를 확보함으로써, 기판 스트립에 반도체 칩을 실장하는 어셈블리 라인(assembly line)에서 기판 스트립의 구동성을 향상시킬 수 있음과 동시에, 기판 스트립의 처짐을 방지할 수 있다.
기판 스트립, 지지층, 두께
Description
본 발명은 기판 스트립에 관한 것이다.
전자 기기의 경박 단소화 및 고용량화에 대응하기 위하여, 전자 기기의 부품으로서의 반도체 패키지(semiconductor package) 및 패키지용 기판 역시 박형화가 요구되고 있다. 그러나, 이러한 패키지용 기판의 박형화는, 반도체 칩을 패키지용 기판 스트립에 실장하는 어셈블리 라인(assembly line)에서, 구동 문제로 인해 한계에 이르게 되었다.
즉, 종래 기술에 따른 기판 스트립(10)은, 도 1에 도시된 바와 같이, 단지 복수의 기판 유닛(20)과, 이 기판 유닛(20) 주위의 더미(30)로 이루어질 뿐이어서, 박형화 요구에 따라 기판 스트립의 전체 두께를 감소시키는 경우, 어셈블리 라인에서 기판 스트립을 지지하기 어려워, 이를 구동시키는데 한계가 있으며, 기판 스트립이 처지는 문제도 발생하게 된다.
본 발명은, 전체 두께가 확보됨으로써, 어셈블리 라인(assembly line)에서 구동성이 향상되고, 처짐이 방지되는 기판 스트립을 제공하는 것이다.
본 발명의 일 측면에 따르면, 회로 패턴 및 패드(pad)가 형성된 기판 유닛(substrate unit), 기판 유닛을 둘러싸는 더미(dummy), 및 더미 상에 형성되는 지지층을 포함하는 기판 스트립(substrate strip)이 제공된다.
이 때, 지지층은, 더미의 외곽을 따라 형성될 수 있다.
또한, 지지층은, 더미의 양면에 형성될 수 있다.
그리고, 지지층은, 더미를 기준으로 대칭되도록 형성될 수 있다.
한편, 지지층은, 광경화성 절연 필름일 수 있다.
본 발명에 따르면, 기판 스트립의 전체 두께를 확보함으로써, 기판 스트립에 반도체 칩을 실장하는 어셈블리 라인(assembly line)에서 기판 스트립의 구동성을 향상시킬 수 있음과 동시에, 기판 스트립의 처짐을 방지할 수 있다.
본 발명에 따른 기판 스트립의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 기판 스트립(100)을 나타낸 평면도이다. 도 3은 도 2에 도시된 AA' 선에 따른 단면도이다.
본 실시예에 따르면, 도 2 및 도 3에 도시된 바와 같이, 기판 유닛(substrate unit, 110), 기판 유닛(110)을 둘러싸는 더미(dummy, 120), 더미(120) 상에 형성되는 지지층(130)을 포함하는 기판 스트립(substrate strip, 100)이 제시된다.
이와 같은 본 실시예에 따르면, 더미(120) 상에 일정 두께를 갖는 지지층(130)을 형성함으로써, 기판 유닛(110)의 두께에는 전혀 영향을 미치지 않으면서 기판 스트립(100)의 전체 두께를 확보할 수 있다. 이에 따라, 기판 스트립(100)에 반도체 칩을 실장하여 반도체 칩 패키지를 제조하는 어셈블리 라인(assembly line)에서, 지지층(130)의 형성에 의해 전체 두께가 예를 들어 130 마이크로미터 이상이 된 더미(120) 및 지지층(130) 부분을 지지할 수 있으므로, 기판 스트립(100)의 구동성을 향상시킬 수 있음과 동시에, 일정 두께의 지지층(130)을 형성함에 따라 기판 스트립(100)의 처짐을 방지할 수 있다.
이하, 도 2 내지 도 5를 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.
기판 유닛(110)은, 기판 스트립(100) 중 회로 패턴(160) 및 패드(170) 등이 형성된 부분이다. 즉, 도 3에 도시된 바와 같이, 기판 유닛(110)은, 절연층(140), 절연층(140) 상에 형성된 회로 패턴(160) 및 패드(170), 절연층(140)을 커버하며 패드(170)가 노출되도록 절연층(140) 상에 형성된 솔더 레지스트층(150)으로 이루 어진다. 이 때, 패드(170)에는 니켈층(Ni layer) 및 금층(Au layer) 등이 코팅될 수 있다.
도 2에 도시된 바와 같이, 격자 구조로 배치된 복수의 기판 유닛(110)이 서로 이격되어 다수 배치되며, 이러한 각 기판 유닛(110)에 반도체 칩이 실장되고, 이 반도체 칩이 패드(170)를 통해 기판 유닛(110)의 회로 패턴(160)과 전기적으로 연결됨으로써 반도체 패키지가 형성될 수 있다.
더미(120)는, 도 2에 도시된 바와 같이, 기판 스트립(100) 중 기판 유닛(110)을 둘러싸고 있는 영역이다. 전술한 바와 같이, 격자 구조로 배열된 복수의 기판 유닛(110)이 서로 이격되어 다수 배치되는 경우, 도 2에 도시된 바와 같이, 더미(120)는 이들 격자 구조로 배열된 복수의 기판 유닛(110)을 둘러싸도록 형성된다.
더미(120)는, 기판 스트립(100)의 가공 및 패키지 공정 등에 이용된 후 제거되어 최종 제품에는 남아 있지 않는 부분이다. 도면에는 도시되지 않았으나, 더미(120)에는 몰딩(molding) 시에 사용되는 몰드 게이트와, 기판 스트립(100)의 가공 시에 기준으로 사용되는 툴링 홀과, 기판 스트립(100)의 휨 현상(warpage)를 방지하는 슬롯과, 반도체 칩 등을 실장하기 위해 사용되는 정렬 마크 등이 형성될 수 있다.
지지층(130)은, 더미(120) 상에 형성된다. 기판 스트립(100)의 더미(120) 영역에 지지층(130)이 형성됨으로써, 회로 패턴(160) 및 패드(170) 등이 형성되는 기판 유닛(110)의 두께를 전혀 변화시키지 않고 기판 스트립(100) 전체의 두께를 확 보할 수 있다.
이와 같이 더미(120)에 지지층(130)을 형성함에 따라, 더미(120) 및 지지층(130) 전체의 두께는 예를 들어 130 마이크로미터 이상이 되어, 기판 스트립(100)에 반도체 칩을 실장하여 반도체 칩 패키지를 제조하는 어셈블리 라인에서, 이렇게 지지층(130)이 형성된 부분을 지지함으로써, 기판 스트립(100)을 용이하게 구동시킬 수 있다.
또한, 더미(120)에 일정 두께의 지지층(130)을 형성함에 따라, 기판 스트립(100) 전체 두께를 확보할 수 있으므로, 기판 스트립(100)의 처짐도 방지할 수 있다.
이 경우, 지지층(130)은, 도 2에 도시된 바와 같이, 더미(120)의 외곽을 따라 형성된다. 즉, 지지층(130)은, 더미(120)의 외주연, 즉, 가장자리를 따라 형성된다. 이에 따라, 기판 스트립(100)의 외곽, 즉, 가장자리 부분을 지지할 수 있으므로, 어셈블리 라인에서 기판 스트립(100)의 구동성을 더욱 향상시킬 수 있다.
이 때, 도 3에 도시된 바와 같이, 지지층(130)은, 더미(120)의 양면에 형성된다. 이와 같이 더미(120)의 양면 모두에 지지층(130)을 형성함으로써, 가열 등에 의한 기판 스트립(100)의 휨 현상 등을 최소화할 수 있다.
또한, 도 3에 도시된 바와 같이, 지지층(130)은, 더미(120)를 기준으로 대칭되도록 형성된다. 이와 같이, 지지층(130)이 더미(120)를 중심으로 대칭을 이루고 있으므로, 가열 등에 의한 기판 스트립(100)의 휨 현상 등을 보다 효과적으로 감소시킬 수 있다.
본 실시예의 경우, 도 3에 도시된 바와 같이, 지지층(130)이 더미(120)의 양면에 대칭으로 형성되는 경우를 일 예로서 제시하였으나, 이 외에도, 도 4 및 도 5에 도시된 바와 같이, 더미(120)의 일면에만 지지층(130)이 형성될 수도 있으며, 이들 역시 본 발명의 권리범위 내에 포함됨은 물론이다. 여기서, 도 4는 본 발명의 다른 실시예에 따른 기판 스트립(100)을 나타낸 단면도이고, 도 5는 본 발명의 또 다른 실시예에 따른 기판 스트립(100)을 나타낸 단면도이다.
한편, 지지층(130)은, 광경화성 절연 필름으로 이루어질 수 있다. 이에 따라, 보다 간단한 공정으로 지지층(130)을 형성할 수 있다. 이하, 광경화성 절연 필름으로 이루어진 지지층(130)을 형성하는 공정에 대하여 설명하도록 한다.
먼저, 절연층(140) 상에 회로 패턴(160) 및 패드(170)를 형성하고, 솔더 레지스트층(150)을 형성함으로써, 기판 유닛(110) 및 이를 둘러싸는 더미(120)를 형성한다.
이어서, 솔더 레지스트층(150) 상에 광경화성 절연 필름을 적층하고, 자외선에 의하여 광경화성 절연 필름을 선택적으로 노광 및 현상하여, 더미(120)의 외곽 부분에 형성된 광경화성 절연 필름 만을 잔존시킴으로써 지지층(130)을 형성할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포 함된다고 할 것이다.
도 1은 종래 기술에 따른 기판 스트립을 나타낸 평면도.
도 2는 본 발명의 일 실시예에 따른 기판 스트립을 나타낸 평면도.
도 3은 도 2에 도시된 AA' 선에 따른 단면도.
도 4는 본 발명의 다른 실시예에 따른 기판 스트립을 나타낸 단면도.
도 5는 본 발명의 또 다른 실시예에 따른 기판 스트립을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 기판 스트립(substrate strip)
110: 기판 유닛(substrate unit)
120: 더미(dummy)
130: 지지층
140: 절연층
150: 솔더 레지스트층
160: 회로 패턴
170: 패드(pad)
Claims (5)
- 회로 패턴 및 패드(pad)가 형성된 기판 유닛(substrate unit);상기 기판 유닛을 둘러싸는 더미(dummy); 및상기 더미 상에 형성되는 지지층을 포함하는 기판 스트립(substrate strip).
- 제1항에 있어서,상기 지지층은, 상기 더미의 외곽을 따라 형성되는 것을 특징으로 하는 기판 스트립.
- 제2항에 있어서,상기 지지층은, 상기 더미의 양면에 형성되는 것을 특징으로 하는 기판 스트립.
- 제3항에 있어서,상기 지지층은, 상기 더미를 기준으로 대칭되도록 형성되는 것을 특징으로 하는 기판 스트립.
- 제1항에 있어서,상기 지지층은, 광경화성 절연 필름인 것을 특징으로 하는 기판 스트립.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080122065A KR20100063511A (ko) | 2008-12-03 | 2008-12-03 | 기판 스트립 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080122065A KR20100063511A (ko) | 2008-12-03 | 2008-12-03 | 기판 스트립 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100063511A true KR20100063511A (ko) | 2010-06-11 |
Family
ID=42363446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080122065A KR20100063511A (ko) | 2008-12-03 | 2008-12-03 | 기판 스트립 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100063511A (ko) |
-
2008
- 2008-12-03 KR KR1020080122065A patent/KR20100063511A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7435914B2 (en) | Tape substrate, tape package and flat panel display using same | |
US7863757B2 (en) | Methods and systems for packaging integrated circuits | |
TW201138056A (en) | Wafer level semiconductor package and fabrication method thereof | |
JP2008227348A (ja) | 半導体装置及びその製造方法 | |
TWI268564B (en) | Semiconductor device and fabrication method thereof | |
US20080224277A1 (en) | Chip package and method of fabricating the same | |
CN101427344A (zh) | 穿孔嵌入板封装和方法 | |
US11715677B2 (en) | Semiconductor device with frame having arms | |
TWI459514B (zh) | A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same | |
US9331024B2 (en) | IC wafer having electromagnetic shielding effects and method for making the same | |
JP5609617B2 (ja) | 電子部品、その電子部品の製造方法、電子機器およびその電子機器の製造方法 | |
TWI567882B (zh) | 半導體元件及其製造方法 | |
US9318356B2 (en) | Substrate strip | |
KR20100063511A (ko) | 기판 스트립 | |
TW200934310A (en) | Printed circuit board and method for manufacturing the same, and panel for manufacturing the printed circuit board | |
US20240170367A1 (en) | Semiconductor device | |
US20240170432A1 (en) | Semiconductor device | |
KR101088205B1 (ko) | 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 | |
US20200402874A1 (en) | Integrated semiconductor device and process for manufacturing an integrated semiconductor device | |
KR20090009137U (ko) | 인쇄회로기판 | |
US20140144693A1 (en) | Printed circuit board and method of manufacturing the same | |
TW499750B (en) | Substrate strip and its manufacturing method | |
KR101001352B1 (ko) | 패키지용 기판 | |
JP2008218848A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |