KR20120005383A - 배선 기판 및 배선 기판 제조 방법 - Google Patents

배선 기판 및 배선 기판 제조 방법 Download PDF

Info

Publication number
KR20120005383A
KR20120005383A KR1020110065762A KR20110065762A KR20120005383A KR 20120005383 A KR20120005383 A KR 20120005383A KR 1020110065762 A KR1020110065762 A KR 1020110065762A KR 20110065762 A KR20110065762 A KR 20110065762A KR 20120005383 A KR20120005383 A KR 20120005383A
Authority
KR
South Korea
Prior art keywords
layer
electrode pad
insulating layer
wiring
opening
Prior art date
Application number
KR1020110065762A
Other languages
English (en)
Inventor
겐타로 가네코
고타로 고다니
가즈히로 고바야시
준이치 나카무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20120005383A publication Critical patent/KR20120005383A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 절연층과, 절연층의 리세스 내에 형성되는 전극 패드 사이의 계면 부근에서 갈라짐의 발생을 방지하는 전극 패드를 제공한다. 조정층은 지지체에 적용되는 레지스트 내의 개구에 형성되어 상기 전극 패드의 형상을 조정한다. 조정층은 실질적으로 지지체에 평행한 평탄면과, 상기 평탄면의 가장자리로부터 지지체를 향해 개구의 측벽까지 연장되는 경사면을 포함한다. 전극 패드의 패드 본체 및 배선을 포함하는 절연층은 조정층 위에 형성된다. 지지체 및 조정층은 에칭되어 패드 본체를 노출시킨다.

Description

배선 기판 및 배선 기판 제조 방법{WIRING SUBSTRATE AND METHOD FOR MANUFACTURING WIRING SUBSTRATE}
본 발명은 배선 기판 및 배선 기판 제조 방법에 관한 것이다.
배선 기판은 절연층이 적용되는 표면을 포함한다. 절연층은 개구를 포함한다. 개구 내에는 전극 패드가 형성된다. 예를 들어, 일본공개특허공보 제2007-13092호에는, 사각형 단면을 가지며 절연층의 표면으로부터 연장되는 개구 내에 전극 패드가 형성되어 있는 절연 기판이 개시되어 있다. 상기 개구는 깊이를 가지며, 상기 전극 패드는 그 두께가 상기 개구의 깊이보다 적다. 상기 배선 기판에서, 절연층의 표면은 전극 패드의 표면보다 외측에 위치된다. 따라서, LSI의 결합 단자가 전극 패드에 납땜되어 결합되면, 솔더의 인접 단자로의 유동이 방지된다. 이로 인해, 단락이 억제된다.
배선 기판은 후술하는 바와 같이 제조된다. 먼저, 솔더 레지스트가 지지체에 적용된다. 솔더 레지스트는 전극 패드를 형성하는데 사용되는 개구를 포함한다. 이후, 전극 패드의 높이를 조정하기 위해 개구 내에 조정층이 형성된다. 조정층은 사각형 단면 및 두께를 갖는다. 조정층의 두께는 솔더 레지스트 내의 개구의 깊이보다 적다. 전극 패드를 덮는 절연층이 지지체 위에 형성된다. 절연층 내에는 전극 패드에 대응하는 위치에 비어(via)가 형성된다. 상기 절연층 위에는 상기 비어에 상응하여 패턴 배선이 형성된다. 이후, 패턴 배선을 덮는 솔더 레지스트가 절연층의 표면에 형성된다. 또한, 상기 솔더 레지스트 내에는 개구가 형성되어 패턴 배선 부분을 노출시킨다. 상기 지지체 및 조정층을 제거하기 위해 웨트 에칭이 실시된다. 이로 인해, 전극 패드의 표면이 노출되고, 절연층의 표면(솔더 레지스트)이 전극 패드의 표면보다 외측에 위치된 배선 기판을 얻는다.
일본공개특허공보 제2007-13092호의 전극 패드에서는, 도 7의 (a)에 도시된 지지체(60) 및 조정층(61)을 제거하기 위해 웨트 에칭이 실시된다. 이는, 도 7의 (b)에 도시된 바와 같이, 전극 패드(62)의 주변부, 즉 절연층(63)에 이어지는 계면을 에칭할 수 있다. 이러한 경우에, 전극 패드(62)의 주변부와 절연층(63) 사이에는 홈이 형성된다. 결과적으로, 전극 패드(62)와 절연층(63)은 홈으로부터 갈라지거나 균열되기 쉽다.
본 발명의 일 양태는 전극 패드를 포함하는 배선 기판을 제조하는 방법이다. 상기 방법은 지지체 위에 레지스트를 형성하는 단계를 포함한다. 상기 레지스트는 상기 배선 기판의 전극 패드가 형성되는 위치에 대응하는 위치에 개구를 포함한다. 상기 방법은 상기 레지스트의 개구 내에서 지지체 위에 조정층을 형성하는 단계를 더 포함한다. 상기 조정층은, 상기 지지체에 실질적으로 평행한 제 1 평탄면과, 상기 제 1 평탄면의 가장자리로부터 상기 개구의 측벽을 향해 연장되는 제 1 경사면을 포함한다. 또한, 상기 방법은 상기 조정층 위에 전극 패드를 형성하는 단계를 포함한다. 상기 전극 패드는, 상기 조정층의 제 1 경사면에 대응하는 제 2 경사면을 포함하는 주변부와, 상기 조정층의 제 1 평탄면에 대응하는 제 2 평탄면을 포함하는 중앙부를 포함하고, 상기 중앙부는 상기 주변부보다 오목하다. 또한, 상기 방법은 상기 지지체 위에 절연층을 형성하는 단계 및 상기 절연층 위에 배선층을 형성하는 단계를 포함한다. 상기 배선층은 상기 전극 패드에 전기적으로 결합된다. 부가적으로, 상기 방법은 상기 지지체 및 조정층을 제거하는 단계를 포함한다.
본 발명의 다른 양태는 절연층과 상기 절연층으로부터 노출된 전극 패드를 포함하는 배선 기판이다. 전극 패드는 평탄면을 포함하는 중앙부와, 주변부를 포함하고, 상기 중앙부는 상기 주변부보다 오목하다. 상기 절연층 위에는 배선층이 배열되어 상기 전극 패드에 전기적으로 결합된다.
본 발명의 다른 양태 및 이점은 본 발명의 원리를 예로서 도시하는 첨부 도면과 함께 취해진 하기의 설명으로부터 명확해질 것이다.
도 1은 본 발명의 일 실시예에 따른 배선 기판을 도시하는 단면도.
도 2는 도 1의 배선 기판에서 전극 패드와 그 주변을 도시하는 확대 단면도.
도 3의 (a) 내지 (c) 및 (e)는 도 1의 배선 기판을 제조하기 위한 절차를 도시하는 단면도이며, 도 3의 (d) 및 (f)는 각각 도 3의 (c) 및 (e)의 확대도.
도 4의 (a) 내지 (f)는 도 1의 배선 기판을 제조하기 위한 절차를 도시하는 단면도.
도 5의 (a) 내지 (c)는 본 발명의 다른 실시예에서의 표면 도금층을 도시하는 단면도.
도 6의 (a) 내지 (c)는 본 발명의 다른 실시예에서의 조정층 위에 형성된 표면 도금층을 포함하는 배선 기판을 제조하기 위한 절차를 도시하는 단면도.
도 7의 (a) 및 (b)는 종래의 배선 기판을 도시하는 단면도.
본 발명은, 그 목적 및 이점과 함께, 첨부 도면과 함께 바람직한 실시예의 하기의 설명을 참조로 가장 잘 이해될 것이다.
본 발명의 일 실시예를 도 1 내지 도 4를 참조하여 이하에 설명한다.
도 1은 제 1, 제 2, 및 제 3 절연층(20, 30, 및 40)이 적층되어 있는 배선 기판(10)을 도시한다. 절연층(20, 30, 및 40) 내에는 각각 배선(21, 31, 및 41)이 형성된다. 절연층(20, 30, 및 40)은, 예를 들어 에폭시 수지로 형성되고, 배선(21, 31, 및 41)은 구리 등의 금속으로 형성된다.
제 1 절연층(20) 내에는 비어 홀(20a)이 형성된다. 각각의 제 1 배선(21)은, 각각의 비어 홀(20a) 내에 형성되는 비어(21a)와, 상기 비어(21a)에 결합되는 배선 패턴(21b)을 형성한다. 제 1 배선과 동일한 방식으로, 각각의 제 2 배선(31)은, 각각의 비어 홀(30a) 내에 형성되는 비어(31a)와, 상기 비어(31a)에 결합되는 배선 패턴(31b)을 형성한다. 또한, 각각의 제 3 배선(41)은, 각각의 비어 홀(40a) 내에 형성되는 비어(41a)와, 상기 비어(41a)에 결합되는 배선 패턴(41b)을 형성한다.
제 1 절연층(20)은 제 1 배선(21)에 대응하는 리세스(22)를 포함한다. 각각의 리세스(22)는 원형이며, 예를 들어 50 내지 500㎛의 직경을 갖는다. 도 1 내지 도 4의 단면도는 리세스(22)의 중심을 통해 연장되는 평면을 따라 취해진다.
도 2에 도시된 바와 같이, 제 1 절연층(20)의 각각의 리세스(22) 내에는 전극 패드(23)가 형성된다. 전극 패드(23)는 패드 본체(24)와 상기 패드 본체(24)의 표면 위에 형성되는 표면 도금층(25)을 포함한다. 패드 본체(24)는 구리로 형성된다. 표면 도금층(25)은 상기 패드 본체(24)의 바로 위에 형성되는 니켈층(25a)과, 상기 니켈층(25a) 위에 형성되는 금층(25b)을 포함한다. 패드 본체(24)는, 예를 들어 5 내지 25㎛의 두께를 갖는다. 니켈층(25a)은, 예를 들어 0.005 내지 0.5㎛의 두께를 갖는다. 표면 도금층(25)은 니켈층(25a)과 금층(25b)의 2층 구조에만 한정되는 것은 아니다. 예를 들어, 표면 도금층(25)은, 도 5의 (a)에 도시된 바와 같이, 팔라듐층(25c)과 금층(25b)을 포함하는 2겹층 구조를 가지거나, 도 5의 (b)에 도시된 바와 같이, 니켈층(25a), 팔라듐층(25c), 및 금층(25b)을 포함하는 3겹층 구조, 또는 도 5의 (c)에 도시된 바와 같이, 주석층(25d)을 포함하는 단층 구조를 가질 수 있다.
전극 패드(23)는 전극 패드(23)의 중앙부에 위치되는 평탄부(26)와, 평탄부(26)의 가장자리로부터 돌출하는 돌출부(27)를 포함한다. 평탄부(26)는 제 1 절연층(20) 내의 리세스(22)의 저면에 실질적으로 평행한 평탄면(26a)을 포함한다. 돌출부(27)는 리세스(22)의 에지를 향해 경사져서 평탄면(26a)의 가장자리로부터 리세스(22)의 측벽까지 연장되는 경사면(27a)을 포함한다. 리세스(22)의 상부로부터 평탄면(26a)까지의 거리(L1)는, 예를 들어 10 내지 15㎛이다. 리세스(22)의 측벽으로부터 평탄부(26)의 가장자리까지의 거리(L2)는, 예를 들어 10 내지 15㎛이다. 돌출부(27)는, 예를 들어 5㎛ 미만의 높이(L3)를 갖는다.
평탄부(26) 및 돌출부(27)를 포함하는 전극 패드(23)는 제 1 절연층(20) 내의 리세스(22)의 측벽과 접촉한다. 따라서, 평탄부만을 포함하는 전극 패드에 비해, 돌출부(27)는 제 1 절연층(20)과의 접촉 면적을 증가시킨다. 이로 인해, 전극 패드(23)와 제 1 절연층(20) 사이의 부착이 개선되고, 전극 패드(23)와 제 1 절연층(20) 사이의 계면에서의 균열 등이 억제된다.
도 2는 전극 패드(23)에 결합된 솔더 볼(28)을 도시한다. 전극 패드(23)는 솔더 볼(28)에 의해 반도체 소자 패드(도시되지 않음)에 결합된다.
상술한 바와 같이, 전극 패드(23)의 주변부는 돌출부(27)를 규정한다. 따라서, 솔더 볼(28)은 주변부(돌출부(27))보다 오목한 중앙부(평탄부(26))에 용이하게 수용된다. 또한, 솔더 볼(28)은 전극 패드(23)의 평탄부(26) 및 돌출부(27)에 의해 지지된다. 따라서, 평탄부만을 포함하는 전극 패드에 비해, 솔더 볼(28)과 전극 패드(23) 사이의 접촉 면적이 증가한다. 또한, 솔더 볼(28), 전극 패드(23) 및 리세스(22)의 벽들 사이의 갭(gap)이 감소된다. 그러므로, 본 실시예의 전극 패드(23)는, 솔더 볼(28)에 응력이 작용할 때, 더 넓은 영역(접점)에 걸쳐 솔더 볼(28)을 지지한다. 이로 인해, 솔더 볼(28)이 안정하게 지지된다.
본 실시예에 있어서, 전극 패드(23)의 표면은 균일하게 둘글지도 평탄하지도 않고, 평탄면(26a)과 경사면(27a)을 포함한다. 또한, 평탄면(26a)과 경사면(27a) 사이의 계면에는 모서리가 형성된다. 전극 패드가 균일하게 둥글거나 평탄한 표면을 포함하면, 전극 패드의 표면을 따라 솔더 볼에 응력이 가해져서, 표면을 따라 균열이 생길 수 있다. 이는 응력 또는 균열을 전극 패드의 표면을 따라 전파할 수 있다. 그러나, 본 실시예에서는, 전극 패드(23)의 표면은 균일한 표면이 아니다. 따라서, 예를 들어 경사면(27a)을 따라 솔더 볼(28)에 응력이 가해지면, 응력의 전파는 평탄면(26a)과 경사면(27a) 사이의 계면 근처에서 정지된다.
도 1에 도시된 바와 같이, 솔더 레지스트(42)는 제 3 절연층(40)상에 형성된다. 솔더 레지스트(42)는 제 3 배선(41)에 대응하는 개구(43)를 포함한다. 이는 제 3 배선(41)의 배선 패턴(41b)을 부분적으로 노출시킨다. 제 3 배선(41)은 인쇄 기판의 전극에 전기적으로 결합된다. 이는 배선 기판(10)을 가진 인쇄 기판과 반도체 소자를 전기적으로 결합한다.
배선 기판(10)의 제조 방법을 도 3 및 도 4를 참조로 이하에 설명한다.
도 3의 (a)를 참조하면, 배선 기판(10)을 제조하기 위해, 먼저 지지체(50)를 준비한다. 지지체(50)로서는 금속판 또는 금속박이 사용될 수 있다. 본 실시예에서는, 구리박이 사용된다. 이후, 도 3의 (b)를 참조하면, 지지체(50) 위에는 레지스트(51)가 형성된다. 예를 들어, 레지스트(51)로서는 드라이 필름이 사용될 수 있다. 레지스트(51)는 전극 패드(23)가 형성되는 위치에 대응하는 위치에 형성된 개구(52)를 포함한다.
도 3의 (c)를 참조하면, 전극 패드(23)의 형상을 조정하는 조정층(53)이 레지스트(51)의 개구(52) 내에 형성된다. 조정층(53)은 레지스트(51)의 개구(52)를 통해 노출된 지지체(50) 부분에 구리 도금을 적용하는 전해 도금을 실시함으로써 형성된다. 따라서, 조정층(53)은 구리로 형성된다. 전해 도금은, 도금액으로서 황산 구리, 황산, 염소 등의 무기 성분을 사용하고, 첨가제로서 평탄제(leveler), 폴리머, 고광제(brightener) 등의 유기 성분을 사용한다. 각각의 조정층(53)은, 도 2에 도시된 바와 같이 리세스(22)의 상부(제 1 절연층(20))로부터 평탄면(26a)(전극 패드(23))까지의 거리(L1)에 대응하여, 예를 들어 10 내지 15㎛의 두께를 갖는다. 각각의 조정층(53)의 두께는 각각의 개구(52)의 깊이보다 적다.
도금액의 조성을 조정함으로써 각각의 개구(52)의 중앙부에서 평탄한 도금층을 얻는다. 따라서, 본 실시예에서, 도 3에 도시된 바와 같이, 각각의 조정층(53)은 상응하는 개구(52)의 저면에 실질적으로 평행한 평탄면(53a)(제 1 평탄면)과, 평탄면(53a)의 가장자리로부터 지지체(50)를 향해 개구(52)의 벽까지 연장되는 경사면(53b)(제 1 경사면)을 포함하도록 형성된다. 도 3의 (d)에 도시된 예에서는, 조정층(53)은 단면이 육각형이다. 그러나, 전해 도금이 단기간 동안 실시되면, 경사면(53b)은 지지체(50)에 가까워진다. 따라서, 조정층(53)은 단면이 사다리꼴로 될 수 있다. 이러한 방식에서, 조정층(53)의 경사면(53b)과 개구(52)의 벽 사이에는 일반적으로 V-형 단면을 갖는 홈(54)이 형성된다.
도 3의 (e)를 참조하면, 전극 패드(23)의 패드 본체(24)는 각각의 조정층(53)의 표면에 형성된다. 본 실시예에서, 도 3의 (f)를 참조하면, 두께가 0.05 내지 10㎛인 니켈층(55)이 각각의 조정층(53)의 표면에 형성된다. 이후, 두께가 5 내지 25㎛인 패드 본체(24)를 형성하기 위해 구리 도금이 적용된다. 도 3의 (f)에 도시된 바와 같이, 니켈층(55)은 조정층(53)의 표면을 따르는 형상으로 형성되고, 그에 따라 패드 본체(24)는 평탄면(24a)(제 2 평탄면) 및 경사면(24b)(제 2 경사면)을 포함하도록 형성된다.
다음으로, 도 4의 (a)를 참조하면, 레지스트(51)가 제거된다. 또한, 패드 본체(24)와 지지체(50)는 조면화되어, 0.5 내지 2㎛의 표면 거칠기를 얻는다. 조면화는, 도 4의 (b)에 도시된 다음 공정에서, 제 1 절연층(20)을 지지체(50)와 패드 본체(24)에 용이하게 부착하기 위해 수행된다. 조면화 공정으로서 이방성 에칭(예를 들어, 웨트 에칭)이 수행될 수 있다.
도 4의 (b)에 도시된 공정에서, 지지체(50)의 표면 위에 제 1 절연층(20)을 형성해서 패드 본체(24)를 덮기 위해 빌드업 공정이 수행된다. 보다 구체적으로, 지지체(50) 위에는 수지막이 적층된다. 수지막을 가압하면서 열처리를 수행한다. 이후, 수지막이 고화되어 제 1 절연층(20)을 형성한다. 도 4의 (c)를 참조하면, 패드 본체(24)에 대응하는 제 1 절연층(20) 부분은, 예를 들어 레이저 빔으로 조사되어, 비어 홀(20a)을 형성하고 패드 본체(24)를 노출시킨다. 이후, 도 4의 (d)를 참조하면, 예를 들어 세미-애디티브법을 수행하여 각각의 비어 홀(20a) 내에 제 1 배선(21)을 형성한다.
도 4의 (e)를 참조하면, 제 2 절연층(30)과 제 2 배선(31)이 동일한 방식으로 형성된다. 이후, 제 3 절연층(40)과 제 3 배선(41)이 동일한 방식으로 형성된다. 이로 인해, 배선 부재를 얻는다. 제 3 절연층(40)의 표면은 솔더 레지스트(42)로 덮이고, 제 3 배선(41)에 대응하여 개구(43)가 형성된다. 제 1 내지 제 3 절연층(20, 30, 및 40)과 배선(21, 31, 및 41)을 포함하는 배선 부재를 형성하는 방법은 세미-애디티브법 외에 서브-트랙티브법과 같은 다양한 형태의 배선 형성 공정을 채용할 수 있다.
도 4의 (f)를 참조하면, 지지체(50) 및 조정층(53)을 제거하기 위해 웨트 에칭이 수행된다. 이후, 니켈층(55)이 에칭되어 패드 본체(24)를 노출시킨다. 패드 본체가 평탄면만을 포함하면, 제 1 절연층(20) 내의 각각의 리세스(22)의 측벽은 상응하는 패드 본체의 표면에 일반적으로 직각으로 접촉한다. 본 실시예에서는, 패드 본체(24)의 주변부는 경사면(24b)에 의해 규정된다. 따라서, 제 1 절연층(20) 내의 각각의 리세스(22)의 측벽은 상응하는 패드 본체(24)의 표면에 둔각으로 접촉한다. 결과적으로, 각각의 패드 본체(24)의 주변부 근처에는 에칭액이 남지 않는다. 또한, 패드 본체(24)가 에칭될 경우에도, 경사면(24b)의 말단(distal end)은 단지 둥글게 된다. 이러한 방식에서는, 패드 본체(24)와 제 1 절연층(20) 사이의 계면에서는 에칭이 억제된다.
마지막으로, 패드 본체(24)가 노출된 상태에서, 도 2를 참조하면, 전해 도금이 실시되어 패드 본체(24)상에 표면 처리를 수행하고 나서 니켈층(25a) 및 금층(25b)을 형성한다. 표면 처리는 니켈층(25a) 및 금층(25b)을 포함하는 표면 도금층(25)의 형성에 한정되는 것은 아니다. 예를 들어, 전해 도금은 패드 본체(24)의 표면 위에 니켈, 팔라듐, 및 금의 3층을 포함하는 표면 도금층을 형성하기 위해 실시될 수 있다(도 5의 (b) 참조). 또한, 전해 도금은 패드 본체(24)의 표면 위에 팔라듐 및 금의 2층을 포함하는 표면 도금층을 형성하기 위해 실시될 수도 있다(도 5의 (a) 참조). 또한, 전해 도금은 패드 본체(24)의 표면 위에 주석만을 포함하는 표면 도금층을 형성하기 위해 실시될 수도 있다(도 5의 (c) 참조). 또한, 패드 본체(24)의 표면에 유기 성분으로 형성되는 산화방지막을 적용하기 위해 유기 땜납성 보호제(OSP: Organic Solderbility Preservative) 처리가 실시될 수도 있다. 이로 인해, 전극 패드(23)가 형성된다. 이러한 방식으로 배선 기판(10)이 제조된다.
본 실시예의 이점을 이하에 설명한다.
(1) 배선 기판(10)을 제조할 경우에, 조정층(53)은 실질적으로 지지체(50)에 평행한 평탄면(53a)과, 평탄면(53a)의 가장자리로부터 지지체(50)의 표면을 향해 레지스트(51) 내의 상응하는 개구(52)의 벽까지 연장되는 경사면(53b)을 포함한다. 결과적으로, 조정층(53) 위에 형성되는 패드 본체(24)는, 조정층(53)의 표면에 대응하여 중앙부에 배열되는 평탄면(24a)과, 주변부에 배열되며 중앙부로부터 외측으로 돌출하는 경사면(24b)을 포함한다. 따라서, 지지체(50)와 조정층(53)을 에칭할 때, 패드 본체(24) 부분이 에칭되게 되더라도, 돌출하는 주변부의 경사면(24b)을 포함하는 말단은 단지 둥글게 된다. 이로 인해, 패드 본체(24)와 제 1 절연층(20) 사이의 계면에서의 에칭이 억제된다. 또한, 전극 패드(23)와 제 1 절연층(20) 사이의 계면이 에칭되지 않기 때문에, 상기 계면에서의 갈라짐의 발생은 억제된다.
(2) 배선 기판(10)에서, 전극 패드(23)는 제 1 절연층(20)의 표면에 형성된 각각의 리세스(22) 내에 배치된다. 전극 패드(23)는 평탄면(26a)을 포함하는 평탄부(26)와 경사면(27a)을 포함하는 돌출부(27)를 포함한다. 평탄부(26)와 돌출부(27)를 포함하는 전극 패드(23)가 제 1 절연층(20)과 접촉하기 때문에, 돌출부(27)는 평탄부만을 포함하는 전극 패드에 비해 제 1 절연층(20)과의 접촉 면적을 증가시킨다. 이로 인해, 전극 패드(23)와 제 1 절연층(20) 사이의 부착이 향상되고, 전극 패드(23)와 제 1 절연층(20) 사이의 계면에서의 균열이 억제된다.
(3) 평탄부(26)와 돌출부(27)를 포함하는 전극 패드(23)는 솔더 볼(28)에 결합된다. 따라서, 솔더 볼(28)은 전극 패드(23)의 중앙부에 용이하게 수용되고, 솔더 볼(28)과 전극 패드(23) 사이의 접촉 면적은 전극 패드가 평탄부만을 포함하는 경우에 비해 증가된다. 이로 인해, 솔더 볼(28)의 안정성이 향상되고, 전극 패드(23)는 더욱 안정되게 솔더 볼(28)을 지지하게 된다.
본 발명의 정신 및 범위로부터 일탈함이 없이, 본 발명이 다수의 다른 특정한 형태로 구현될 수 있다는 것은 본 기술분야의 숙련자에게는 자명하다. 특히, 본 발명이 하기의 형태로 구현될 수 있다는 것을 이해해야 한다.
상술한 실시예에서, 도 3의 (e)에 도시된 공정에서, 패드 본체(24)는 조정층(53)의 표면에 니켈층(55)을 적용한 후에 형성된다. 또한, 도 4에 도시된 지지체 제거 공정에서, 지지체(50), 조정층(53), 및 니켈층(55)의 제거 후에, 패드 본체(24)상에 표면 도금층(25)이 형성된다. 추가적인 실시예에서는, 도 3의 (e)에 도시된 전극 패드(23)를 형성하는 공정에서, 패드 본체(24)는 니켈층(55)에 대응하는 위치에서 조정층(53)에 표면 도금층(25)을 적용한 후에 형성된다. 또한, 도 4의 (f)의 지지체 제거 공정에서, 지지체(50)와 조정층(53)만이 제거된다. 이러한 경우에, 표면 도금층(25)은 이미 형성되어 있다. 따라서, 상술한 실시예에서와 같이 도 4의 (f)의 공정 이후에 패드 본체(24)상에 표면 도금층(25)을 형성할 필요가 없다. 이로 인해, 제조 공정이 감소된다. 조정층(53) 위에 형성된 표면 도금층(25)은, 도 6의 (a)에 도시된 바와 같이, 예를 들어 금층(25b)(0.005 내지 0.5㎛), 팔라듐층(25c)(0.005 내지 0.5㎛), 및 니켈층(25a)(0.5 내지 10㎛)을 포함하는 3겹층의 표면 도금층으로 될 수 있다. 또한, 표면 도금층(25)은, 도 6의 (b)에 도시된 바와 같이, 금층(25b)(0.005 내지 0.5㎛) 및 니켈층(25a)(0.5 내지 10㎛)을 포함하는 2겹층의 표면 도금층으로 될 수도 있다. 선택적으로, 표면 도금층(25)은, 도 6의 (c)에 도시된 바와 같이, 예를 들어 금층(25b)(0.005 내지 0.5㎛) 및 팔라듐층(25c)(0.005 내지 0.5㎛)을 포함하는 2겹층의 표면 도금층으로 될 수 있다.
상술한 실시예에서, 전극 패드(23)는 평탄부(26) 및 돌출부(27)를 포함한다. 또한, 도 2에 도시된 바와 같이, 돌출부(27)의 경사면(27a)은 평탄하다. 그러나, 돌출부(27)의 형상은 제한적이지 않다. 예를 들어, 돌출부(27)의 표면은 평탄한 대신에 둥글게 될 수 있다. 이 경우에, 돌출부의 표면과 평탄부의 평탄면 사이의 계면에는 모서리가 형성되는 것이 바람직하다. 이로 인해, 상술한 실시예의 이점 (4)가 얻어진다.
상술한 실시예의 배선 기판(10)에서, 전극 패드(23)는 솔더 볼(28)에 의해 반도체 소자 전극 패드에 결합된다. 그러나, 전극 패드(23)는 금속 배선에 의해 반도체 소자에 결합되어도 된다.
상술한 실시예의 배선 기판(10)에서, 전극 패드(23)는 솔더 볼(28)에 의해 반도체 소자에 결합되고, 인쇄 기판은 배선 기판(10)의 제 3 절연층(40)에 결합된다. 그러나, 인쇄 기판은 전극 패드(23)에 결합되어도 되고, 반도체 소자는 제 3 배선(41), 즉 개구(43)로부터 노출된 솔더 레지스트(42) 부분에 결합되어도 된다.
상술한 실시예의 제조 방법에서, 패드 본체(24)의 형성에 이어서, 레지스트(51)를 제거한 후에 제 1 절연층(20)이 형성된다. 그러나, 제 1 절연층(20)은 레지스트(51)를 제거하지 않고 형성될 수 있다. 이 경우에, 전극 패드(23)는 제조된 배선 기판상의 레지스트(51)의 표면에 배치된 상응하는 개구(52) 내에 형성된다.
상술한 실시예에서, 절연층의 재료로서 에폭시 수지가 사용되고, 각각의 전극 패드의 패드 본체의 재료 및 배선의 재료로서 구리가 사용된다. 그러나, 폴리이미드 수지와 같은 다른 재료가 절연층에 사용될 수 있고, 패드 본체 및 배선에 사용된 재료는 구리에만 한정되는 것이 아니라 변경될 수 있다. 또한, 절연층에 형성된 리세스의 사이즈, 전극 패드의 사이즈, 각 층의 두께, 및 배선 패턴은 제한적이지 않다. 절연층의 적층 수도 제한적이지 않다. 또한, 제조 도중에 사용된 지지체 및 조정층의 재료는 구리에만 한정되는 것이 아니라 변경될 수 있다. 또한, 조정층은 평탄면 및 경사면을 포함하도록 형성될 필요가 있을 뿐이다. 조정층을 형성하는데 사용된 레지스트 및 도금액은 제한적이지 않으며, 조정층 형성 공정도 제한적이지 않다. 예를 들어, 전체적으로 평탄한 조정층을 형성한 후에, 조정층의 주변부를 에칭하여 경사면을 형성할 수 있다. 또한, 전해 도금 이외의 공정이 실시되어 조정층을 형성할 수 있다. 이러한 경우에, 상기 공정은 전술한 설명에 한정되는 것은 아니다.
본원에 인용된 모든 예시 및 조건은 본 기술 분야에 대하여 본 발명의 원리 및 본 발명자에 의해 구축된 개념에 대한 독자의 이해를 돕고자 교육 목적으로 의도된 것이고, 특별히 언급된 예시 및 조건에 대하여 제한 없이 이해해야지, 명세서에서의 상기 예시의 구성을 본 발명의 우월함 및 열등함을 나타내는 것에 관련지어서는 안된다. 본 발명의 실시예가 상세하게 기술되었지만, 본 발명의 정신 및 범위로부터 일탈함이 없이 다양한 변경, 대체, 및 수정이 이루어질 수 있다는 것을 이해해야 한다.
10 : 배선 기판 20, 30, 40 : 절연층
21, 31, 41 : 배선 20a, 30a, 40a : 비어 홀
21a, 31a, 41a : 비어 21b, 31b, 41b : 배선 패턴
22 : 리세스 23 : 전극 패드
24 : 패드 본체 25 : 표면 도금층
25a : 니켈층 25b : 금층
25c : 팔라듐층 25d : 주석층
26 : 평탄부 26a : 평탄면
27 : 돌출부 27a : 경사면
28 : 솔더 볼

Claims (10)

  1. 전극 패드를 포함하는 배선 기판의 제조 방법으로서,
    상기 배선 기판의 전극 패드가 형성되는 위치에 대응하는 위치에 개구를 포함하는 레지스트를 지지체 위에 형성하는 단계,
    상시 지지체에 실질적으로 평행한 제 1 평탄면과, 상기 제 1 평탄면의 가장자리로부터 상기 개구의 측벽을 향해 연장되는 제 1 경사면을 포함하는 조정층을 상기 지지체 위의 상기 레지스트의 개구 내에 형성하는 단계,
    상기 조정층의 제 1 경사면에 대응하는 제 2 경사면을 포함하는 주변부와, 상기 조정층의 제 1 평탄면에 대응하는 제 2 평탄면을 포함하며 상기 주변부보다 오목한 중앙부를 포함하는 상기 전극 패드를 상기 조정층 위에 형성하는 단계,
    상기 지지체 위에 절연층을 형성하는 단계,
    상기 전극 패드에 전기적으로 결합되는 배선층을 상기 절연층 위에 형성하는 단계, 및
    상기 지지체 및 상기 조정층을 제거하는 단계를 포함하는 배선 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 지지체 및 상기 조정층을 제거하는 단계 이후에 상기 전극 패드상에 표면 도금층을 형성하는 단계를 더 포함하는 배선 기판 제조 방법.
  3. 제 1 항에 있어서,
    상기 전극 패드를 형성하는 단계는 상기 조정층 위에 표면 도금층을 형성하는 단계 및 상기 표면 도금층 위에 전극 패드 본체를 형성하는 단계를 포함하는 배선 기판 제조 방법.
  4. 제 1 항에 있어서,
    상기 전극 패드를 형성하는 단계 이후에 상기 전극 패드상에 조화(roughening) 처리를 수행하는 단계를 더 포함하는 배선 기판 제조 방법.
  5. 제 1 항에 있어서,
    상기 조정층은 도금에 의해 형성되는 배선 기판 제조 방법.
  6. 제 1 항에 있어서,
    상기 주변부는 실질적으로 평탄한 말단을 포함하는 배선 기판 제조 방법.
  7. 절연층,
    상기 절연층으로부터 노출되는 전극 패드, 및
    상기 절연층상에 배치되며 상기 전극 패드에 전기적으로 결합되는 배선층을 포함하고,
    상기 전극 패드는 평탄면을 포함하는 중앙부와, 주변부를 포함하고, 상기 중앙부는 상기 주변부보다 오목한 배선 기판.
  8. 제 7 항에 있어서,
    상기 전극 패드는 패드 본체와 상기 패드 본체상에 형성된 표면 도금층을 포함하는 배선 기판.
  9. 제 7 항에 있어서,
    상기 주변부는 실질적으로 평탄한 말단을 포함하는 배선 기판.
  10. 개구를 갖는 저면을 구비한 리세스를 포함하는 절연층,
    상기 절연층 내에서 상기 리세스의 저면상에 형성되어 상기 개구를 덮는 전극 패드, 및
    상기 절연층상에 형성되며, 상기 저면에 있는 개구를 통해 상기 전극 패드에 전기적으로 결합되는 배선층을 포함하고,
    상기 전극 패드는 상기 절연층에 실질적으로 평행한 평탄면을 포함하는 중앙부와, 상기 중앙부의 가장자리로부터 상기 개구의 측벽을 향해 연장되는 경사면을 포함하는 주변부를 포함하고, 상기 중앙부는 상기 주변부보다 오목한 배선 기판.
KR1020110065762A 2010-07-08 2011-07-04 배선 기판 및 배선 기판 제조 방법 KR20120005383A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010155785A JP5502624B2 (ja) 2010-07-08 2010-07-08 配線基板の製造方法及び配線基板
JPJP-P-2010-155785 2010-07-08

Publications (1)

Publication Number Publication Date
KR20120005383A true KR20120005383A (ko) 2012-01-16

Family

ID=45429376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065762A KR20120005383A (ko) 2010-07-08 2011-07-04 배선 기판 및 배선 기판 제조 방법

Country Status (5)

Country Link
US (1) US20120006591A1 (ko)
JP (1) JP5502624B2 (ko)
KR (1) KR20120005383A (ko)
CN (1) CN102316680A (ko)
TW (1) TWI521618B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
JP6166879B2 (ja) * 2011-09-06 2017-07-19 株式会社 大昌電子 片面プリント配線板およびその製造方法
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP6110084B2 (ja) * 2012-07-06 2017-04-05 株式会社 大昌電子 プリント配線板およびその製造方法
CN102915986B (zh) 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
WO2014071815A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 半导体器件及其形成方法
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
KR101411813B1 (ko) 2012-11-09 2014-06-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101516083B1 (ko) * 2013-10-14 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9412686B2 (en) * 2014-08-26 2016-08-09 United Microelectronics Corp. Interposer structure and manufacturing method thereof
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
KR101896226B1 (ko) * 2015-05-15 2018-10-18 스템코 주식회사 연성 회로 기판 및 그 제조 방법
KR102040605B1 (ko) 2015-07-15 2019-12-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR102326505B1 (ko) 2015-08-19 2021-11-16 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR101742433B1 (ko) * 2016-04-21 2017-05-31 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
TWI576033B (zh) * 2016-05-06 2017-03-21 旭德科技股份有限公司 線路基板及其製作方法
JP6615701B2 (ja) * 2016-06-24 2019-12-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102119807B1 (ko) * 2018-02-13 2020-06-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2020158808A1 (ja) * 2019-01-30 2020-08-06 京セラ株式会社 電子部品実装用基体および電子装置
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165024A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 配線基板および電子部品ならびにそれらの接続方法
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
JP3990962B2 (ja) * 2002-09-17 2007-10-17 新光電気工業株式会社 配線基板の製造方法
JP4146864B2 (ja) * 2005-05-31 2008-09-10 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
TWI331494B (en) * 2007-03-07 2010-10-01 Unimicron Technology Corp Circuit board structure
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP4213191B1 (ja) * 2007-09-06 2009-01-21 新光電気工業株式会社 配線基板の製造方法
JP4783812B2 (ja) * 2008-05-12 2011-09-28 新光電気工業株式会社 配線基板の製造方法
JP5142967B2 (ja) * 2008-12-10 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈

Also Published As

Publication number Publication date
TWI521618B (zh) 2016-02-11
JP5502624B2 (ja) 2014-05-28
US20120006591A1 (en) 2012-01-12
TW201209945A (en) 2012-03-01
JP2012019080A (ja) 2012-01-26
CN102316680A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
KR20120005383A (ko) 배선 기판 및 배선 기판 제조 방법
US9247644B2 (en) Wiring board and method for manufacturing the same
US7582551B2 (en) Wiring substrate and wiring substrate manufacturing method
TWI525769B (zh) 封裝基板及其製法
KR20100038148A (ko) 배선 기판 및 그 제조 방법
KR20060053087A (ko) 기판, 반도체 장치, 기판 제조 방법, 및 반도체 장치 제조방법
JP2015079795A (ja) 配線基板、半導体装置及び配線基板の製造方法
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
US10129980B2 (en) Circuit board and electronic component device
TWI397358B (zh) 打線基板及其製作方法
WO2006112337A1 (ja) 半導体装置および半導体装置の製造方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
TW201511626A (zh) 晶片封裝基板及其製作方法
US11222791B2 (en) Printed wiring board and method for manufacturing printed wiring board
US10211119B2 (en) Electronic component built-in substrate and electronic device
JP5363377B2 (ja) 配線基板及びその製造方法
JP2016100352A (ja) プリント配線板およびその製造方法
JP6458599B2 (ja) 端子の製造方法
TWI411072B (zh) 晶片級封裝基板及其製法
KR101814843B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
JP5545779B2 (ja) 配線基板及びその製造方法、及び半導体装置
KR101097628B1 (ko) 인쇄회로기판 및 이의 제조방법
KR20100074606A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid