KR20100074606A - 인쇄회로기판 제조방법 - Google Patents

인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR20100074606A
KR20100074606A KR1020080133090A KR20080133090A KR20100074606A KR 20100074606 A KR20100074606 A KR 20100074606A KR 1020080133090 A KR1020080133090 A KR 1020080133090A KR 20080133090 A KR20080133090 A KR 20080133090A KR 20100074606 A KR20100074606 A KR 20100074606A
Authority
KR
South Korea
Prior art keywords
carrier
circuit pattern
via hole
layer
insulating layer
Prior art date
Application number
KR1020080133090A
Other languages
English (en)
Inventor
한준욱
김태선
남명화
명세호
김용범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080133090A priority Critical patent/KR20100074606A/ko
Publication of KR20100074606A publication Critical patent/KR20100074606A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
실시예에 따른 인쇄회로기판 제조방법은 절연층의 제1 면 및 제2 면에 각각 제1 회로패턴이 형성된 제1 캐리어와 제2 회로패턴이 형성된 제2 캐리어를 적층하여 상기 제1 회로패턴 및 제2 회로패턴이 상기 절연층에 매립되도록 하는 단계; 상기 제1 캐리어 및 절연층을 선택적으로 제거하여 상기 제2 회로패턴이 노출되도록 비아홀을 형성하는 단계; 상기 제1 캐리어, 제2 캐리어 및 상기 비아홀에 제1 도전층을 형성하는 단계; 상기 비아홀 및 상기 비아홀에 인접한 영역의 상기 제1 도전층 상에 마스크층을 형성하는 단계; 상기 마스크층을 마스크로하여 상기 마스크층으로부터 노출된 제1 도전층을 에칭하고 상기 제1 캐리어 및 제2 캐리어를 일정 두께 에칭한 후 상기 마스크층을 제거하는 단계; 및 상기 제1 캐리어 및 상기 제2 캐리어를 제거하는 단계를 포함한다.
인쇄회로기판

Description

인쇄회로기판 제조방법{METHOD FOR FABRICATING PRINTED CIRCUIT BOARD}
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판에서 절연층의 상하에 배치되는 회로패턴들을 상호 전기적으로 도통시키기 위한 방법으로 범프(bump)를 형성하여 상기 범프가 상기 절연층을 관통하도록 하는 방법이 사용된다.
그러나, 범프를 이용하여 절연층의 상하에 배치되는 회로패턴을 도통하는 방법은 복잡한 공정이 사용되기 때문에, 제품 제작을 위해 많은 시간이 요구되고 생산 수율이 떨어지는 문제점이 있다.
다른 방법으로, 절연층을 관통하는 비아홀(Via hole)을 형성하고, 상기 비아홀을 도전물질로 충진하는 방법이 있다.
그러나, 상기 비아홀을 도전물질로 충진하는 방법은 회로패턴과 캐리어를 분리할 때, 상기 바이홀에 충진된 도전물질에 손상이 발생되어 제품 불량이 발생되는 문제점이 있다.
실시예는 새로운 구조의 인쇄회로기판 제조방법을 제공한다.
실시예는 비아홀에 도전물질을 도금하여 절연층의 제1 면 및 제2 면에 배치된 회로패턴을 안정적이고 효과적으로 도통시킬 수 있는 인쇄회로기판 제조방법을 제공한다.
실시예에 따른 인쇄회로기판 제조방법은 절연층의 제1 면 및 제2 면에 각각 제1 회로패턴이 형성된 제1 캐리어와 제2 회로패턴이 형성된 제2 캐리어를 적층하여 상기 제1 회로패턴 및 제2 회로패턴이 상기 절연층에 매립되도록 하는 단계; 상기 제1 캐리어 및 절연층을 선택적으로 제거하여 상기 제2 회로패턴이 노출되도록 비아홀을 형성하는 단계; 상기 제1 캐리어, 제2 캐리어 및 상기 비아홀에 제1 도전층을 형성하는 단계; 상기 비아홀 및 상기 비아홀에 인접한 영역의 상기 제1 도전층 상에 마스크층을 형성하는 단계; 상기 마스크층을 마스크로하여 상기 마스크층으로부터 노출된 제1 도전층을 에칭하고 상기 제1 캐리어 및 제2 캐리어를 일정 두께 에칭한 후 상기 마스크층을 제거하는 단계; 및 상기 제1 캐리어 및 상기 제2 캐리어를 제거하는 단계를 포함한다.
실시예는 새로운 구조의 인쇄회로기판 제조방법을 제공할 수 있다.
실시예는 비아홀에 도전물질을 도금하여 절연층의 제1 면 및 제2 면에 배치된 회로패턴을 안정적이고 효과적으로 도통시킬 수 있는 인쇄회로기판 제조방법을 제공할 수 있다.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 9는 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다.
도 1을 참조하면, 절연층(10)과, 상기 절연층(10)의 제1 면에 배치되는 제1 회로패턴(11a)이 형성된 제1 캐리어(11)와, 상기 절연층(10)의 제2 면에 배치되는 제2 회로패턴(12a)이 형성된 제2 캐리어(12)가 준비된다.
상기 제1 회로패턴(11a)과 상기 제1 캐리어(11)는 동일한 물질로 형성될 수 있으며, 예를 들어 구리 재질로 형성될 수 있다. 마찬가지로, 상기 제2 회로패턴(12a)과 상기 제1 캐리어(12)는 동일한 물질로 형성될 수 있으며, 예를 들어 구리 재질로 형성될 수 있다.
도 2를 참조하면, 상기 제1 회로패턴(11a)이 형성된 제1 캐리어(11) 및 상기 제2 회로패턴(12a)이 형성된 제2 캐리어(12)를 상기 절연층(10)에 적층하고 가열 및 가압하여, 상기 절연층(11)에 상기 제1 캐리어(11) 및 제2 캐리어(12)가 밀착되도록 한다.
이때, 도 2에 도시된 바와 같이, 상기 제1 회로패턴(11a)은 상기 절연층(10)의 제1 면에 매립되고, 상기 제2 회로패턴(12a)은 상기 절연층(10)의 제2 면에 매립된다.
도 3을 참조하면, 상기 절연층(10)의 제1 면 방향에서 레이저 가공을 통해 상기 제1 캐리어(11) 및 절연층(10)을 선택적으로 제거하여 비아홀(30)을 형성한다. 상기 비아홀(30)은 상기 제1 캐리어(11), 절연층(10) 및 제2 캐리어(12)를 선택적으로 제거하여 형성될 수도 있다.
실시예에서는 상기 비아홀(30)의 형성에 의해 상기 제2 회로패턴(12a)이 제1 면 방향으로 노출된 것이 도시되어 있다.
도 4를 참조하면, 상기 제1 캐리어(11), 제2 캐리어(12) 및 비아홀(30) 내벽에 제1 도전층(40)을 형성한다. 상기 제1 도전층(40)은 도금 방법에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전층(40)은 구리 재질로 형성될 수 있다.
도 5를 참조하면, 상기 비아홀(30) 및 상기 비아홀(30)에 인접한 영역의 상기 제1 도전층(40) 상에 마스크층(50)을 형성한다. 예를 들어, 상기 마스크층(50)은 드라이 필름으로 형성될 수 있다.
이때, 상기 마스크층(50)이 형성되는 영역의 면적은 상기 비아홀(30) 면적보다 30% 정도 크게 하여, 상기 비아홀(30)의 인접 영역에도 상기 마스크층(50)이 형성되도록 한다.
상기 마스크층(50)은 공차범위 10㎛ 이내의 노광작업으로 형성될 수 있다.
도 6을 참조하면, 상기 마스크층(50)을 마스크로하여 상기 제1 도전층(40), 제1 캐리어(11) 및 제2 캐리어(12)를 제거한다.
예를 들어, 상기 마스크층(50)이 형성되지 않은 부분의 상기 제1 도전층(40)은 완전히 제거하고, 상기 제1 캐리어(11) 및 제2 캐리어(12)는 원래 두께의 70% 정도를 제거한다.
도 7을 참조하면, 상기 제1 도전층(40) 상에 형성된 상기 마스크층(50)을 제거한다. 따라서, 상기 비아홀(30) 내에는 상기 제1 도전층(40)이 잔존하고, 상기 비아홀(30)을 제외한 부분에는 상기 제1 캐리어(11) 및 제2 캐리어(12)가 얇게 잔존한다.
도 8을 참조하면, 상기 제1 도전층(40), 제1 캐리어(11) 및 제2 캐리어(12)를 에칭한다.
여기서, 상기 에칭은 상기 제1 캐리어(11) 및 제2 캐리어(12)가 완전히 제거될 때까지 진행되고, 이때 상기 제1 도전층(40)은 상기 제1 캐리어(11) 및 제2 캐리어(12)가 완전히 제거될 동안 일부만 제거된다.
따라서, 상기 비아홀(30) 내벽에 형성된 상기 제1 도전층(40)은 상기 절연층(10)의 제1 면 및 제2 면에 형성된 제1 캐리어(11) 및 제2 캐리어(12)를 제거하여도 일정한 두께 이상 잔존하므로 상기 제1 회로패턴(11a)과 상기 제2 회로패턴(12a) 사이의 전기적 도통을 이룰 수 있다.
도 9를 참조하면, 추가적으로 상기 절연층(10)의 제1 면 및 제2 면에 솔더 레지스트(60)를 선택적으로 도포하여 상기 인쇄회로기판을 절연하고 외부로부터 물리적/화학적 손상을 방지한다. 다만, 도 9에서는 상기 절연층(10)의 제1 면에는 일부에만 솔더 레지스트(60)가 도포되고 상기 절연층(10)의 제2 면에는 전면에 솔더 레지스트(60)가 도포된 것이 예시되어 있으나, 이에 한정되는 것은 아니다.
상술한 바와 같이, 실시예에 따른 인쇄회로기판 제조방법은 상기 비아홀(30) 및 상기 비아홀(30)에 인접한 영역의 상기 제1 도전층(40) 상에 마스크층(50)을 형성하여 상기 제1 도전층(40)이 보호되도록 한 후, 상기 마스크층(50)이 형성되지 않은 영역의 제1 도전층(40), 제1 캐리어(11) 및 제2 캐리어(12)를 일부 제거함으로써, 상기 제1 캐리어(11) 및 제2 캐리어(12)를 완전히 제거하는 공정에서 상기 비아홀(30) 내의 상기 제1 도전층(40)이 손상되는 것을 방지할 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 9는 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하는 도면.

Claims (4)

  1. 절연층의 제1 면 및 제2 면에 각각 제1 회로패턴이 형성된 제1 캐리어와 제2 회로패턴이 형성된 제2 캐리어를 적층하여 상기 제1 회로패턴 및 제2 회로패턴이 상기 절연층에 매립되도록 하는 단계;
    상기 제1 캐리어 및 절연층을 선택적으로 제거하여 상기 제2 회로패턴이 노출되도록 비아홀을 형성하는 단계;
    상기 제1 캐리어, 제2 캐리어 및 상기 비아홀에 제1 도전층을 형성하는 단계;
    상기 비아홀 및 상기 비아홀에 인접한 영역의 상기 제1 도전층 상에 마스크층을 형성하는 단계;
    상기 마스크층을 마스크로하여 상기 마스크층으로부터 노출된 제1 도전층을 에칭하고 상기 제1 캐리어 및 제2 캐리어를 일정 두께 에칭한 후 상기 마스크층을 제거하는 단계; 및
    상기 제1 캐리어 및 상기 제2 캐리어를 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 제 1항에 있어서,
    상기 제1 캐리어 및 제2 캐리어를 제거하는 단계에서 상기 제1 도전층의 일부가 제거되는 인쇄회로기판 제조방법.
  3. 제 1항에 있어서,
    상기 제1 도전층은 구리(Cu) 재질로 형성되는 인쇄회로기판 제조방법.
  4. 제 1항에 있어서,
    상기 제1 캐리어 및 제2 케리어를 제거한 후, 솔더 레지스트를 도포하는 단계가 더 포함되는 인쇄회로기판 제조방법.
KR1020080133090A 2008-12-24 2008-12-24 인쇄회로기판 제조방법 KR20100074606A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133090A KR20100074606A (ko) 2008-12-24 2008-12-24 인쇄회로기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133090A KR20100074606A (ko) 2008-12-24 2008-12-24 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR20100074606A true KR20100074606A (ko) 2010-07-02

Family

ID=42637103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133090A KR20100074606A (ko) 2008-12-24 2008-12-24 인쇄회로기판 제조방법

Country Status (1)

Country Link
KR (1) KR20100074606A (ko)

Similar Documents

Publication Publication Date Title
US9899235B2 (en) Fabrication method of packaging substrate
JP2010287874A (ja) パッケージ基板の製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
US9786589B2 (en) Method for manufacturing package structure
CN104241239A (zh) 半导体基板及其制造方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR20160010960A (ko) 인쇄회로기판 및 그 제조방법
TW201618622A (zh) 電路板及其製作方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2009016806A (ja) 埋め込みパターン基板及びその製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20100074606A (ko) 인쇄회로기판 제조방법
US9955578B2 (en) Circuit structure
US20140174791A1 (en) Circuit board and manufacturing method thereof
KR101047484B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
TW201635876A (zh) 線路板及其製作方法
KR20150136914A (ko) 인쇄회로기판의 제조방법
JP2014011403A (ja) 配線基板の製造方法
KR101179716B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
KR100688699B1 (ko) 파인 피치 본딩 패드를 구비한 인쇄회로기판의 제조 방법
CN108156754B (zh) 垂直连接接口结构、具所述结构的电路板及其制造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination