JP2002261454A - 回路基板、その製造方法、自動車用電子回路装置 - Google Patents

回路基板、その製造方法、自動車用電子回路装置

Info

Publication number
JP2002261454A
JP2002261454A JP2001061505A JP2001061505A JP2002261454A JP 2002261454 A JP2002261454 A JP 2002261454A JP 2001061505 A JP2001061505 A JP 2001061505A JP 2001061505 A JP2001061505 A JP 2001061505A JP 2002261454 A JP2002261454 A JP 2002261454A
Authority
JP
Japan
Prior art keywords
circuit board
copper
laminate
heat sink
heat conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001061505A
Other languages
English (en)
Other versions
JP3860425B2 (ja
Inventor
Kaoru Uchiyama
内山  薫
Yasuo Akutsu
圷  安夫
Koji Sato
弘二 佐藤
Kuniyuki Eguchi
州志 江口
Yasuo Kondo
保夫 近藤
Kiyomitsu Suzuki
清光 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001061505A priority Critical patent/JP3860425B2/ja
Publication of JP2002261454A publication Critical patent/JP2002261454A/ja
Application granted granted Critical
Publication of JP3860425B2 publication Critical patent/JP3860425B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 自動車での使用に適した小型で熱的安定性に
優れ、低価格であるヒートシンク内蔵回路基板を提供す
る。 【解決手段】 基板1には焼成温度が低いガラスセラミ
ックの多層板を、またヒートシンク2にはガラスセラミ
ックの線膨張係数に合せることが可能な銅/酸化銅の複
合材をその配合率を最適にして用い、両者を焼成により
同時成形した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電子回路を実装する
ための回路基板、その製造方法、およびそれを利用した
自動車用電子回路装置に係り、特に、自動車等の過酷な
温度環境に耐えるに適した回路基板に関する。
【0002】
【従来の技術】回路基板に半導体パワー素子のように発
熱性を有する回路素子を搭載する場合には、熱伝導の良
いヒートシンクを用いて回路素子の熱を放熱している。
最近では、このヒートシンクを回路基板上に配置するも
のに代わって、内層配線を有する積層型の回路基板の内
部に埋設し、その一端面を回路基板上に位置させて、ヒ
ートシンク上に半導体パワー素子を配置する技術が提案
されている。
【0003】この種の従来例としては、例えば、特開平
7−162157号公報に開示されるように、回路基板
(絶縁部材の積層体)としてアルミナを使用し、基板中
に埋設されるヒートシンク(充填金属)としては、高融
点材料であるMo(モリブデン)粒子とアルミナ粒子の
混合物(金属ペースト)を用いたものや、w(タングス
テン)粒子とアルミナ粒子の混合物を用いたものが提案
されている。また、この公報には、基板材質として、ガ
ラスとガラスとセラミックの複合材料を用いてもよく、
その場合の熱伝達導体としては、Ag,Ag−Pd,Cu
等を用いることを提案している。
【0004】なお、上記同様の材質を用いた回路基板,
ヒートシンク(充填金属)を使用したその他の従来例と
しては、特開平8−335782号公報、特開平9−1
81457号公報がある。
【0005】また、特開平10−154767号公報で
は、基板として低温で焼成可能(850℃〜1300
℃)な絶縁体を用い、この絶縁体中にヒートシンク(C
u,Ag,Ni,Pd,Au等の低融点金属と、SiO2
化合物やAl23系化合物、炭酸塩、ガラス無機成分と
の複合体よりなるもので、焼成前は金属ペースト状)を
埋設して、絶縁体と同時焼成するものが提案されてい
る。
【0006】特開平7−130907号公報では、基板
としてガラスセラミックを用い、基板に埋設されるヒー
トシンク材として、金、銀、銅もしくはその合金のうち
少なくとも1つの金属材料(粉末)と低融点ガラス成分
と、有機バインダーと有機溶剤などを混練した金属ペー
ストを用いている。また、この公報では、基板とヒート
シンク材を一体的に燒結するが、その燒結は、脱バイン
ダ過程と焼成過程からなる方法を提案している。その
他、同様の技術が特開平9−153679号公報におい
ても開示されている。
【0007】
【発明が解決しようとする課題】上記した従来の基板埋
設型のヒートシンクは、焼成前は、多層基板(積層体)
が積層される前過程で埋設対象の基板(単一板)の貫通
孔(ビアホール、スルーホール等と称せられる)に、印
刷技術を利用して金属ペーストの状態で充填される。
【0008】このような金属ペーストの充填方式では、
ヒートシンク容積を大きくとろうとしてビアホールの径
を大きくとろうとすると、単層基板を積層しようとする
場合などの移動過程で金属ペーストが自重により脱落し
てしまうため、ビアホールの径を大きくとれない。
【0009】そのため、小径の多数のビアホールを形成
することで上記課題に対処し、且つ放熱量を上げている
が、多数のビアホールを形成する場合には、半導体パワ
ー素子搭載面積が大きくなる傾向がある。
【0010】充填する金属ペーストには、基板素材との
接合を配慮して多くのガラスフリットが含まれる。ガラ
スフリットとは、比較的低い温度で焼成処理することに
よって、コージェライト、ムライト、アノーサイト、セ
ルジアン、スピネル等やその置換誘導体の結晶相を少な
くとも1種類析出するガラス組成物からなる。
【0011】このような低融点ガラス成分は、焼成後に
ボイド(空乏)を発生させる因子となり、熱伝導性が低
下させることも考えられる。ボイドは、製品個々に品質
のばらつきを生じさせ、自動車の過酷な環境下ではその
改善が望まれる。
【0012】本発明の目的は、基板埋設型のヒートシン
ク材として従来のものに代わるものを提供し、それは、
多層基板としてガラスセラミックのような低融点で焼成
可能なものに対して相性が良く、ボイド発生防止などの
品質向上が図れ、しかもヒートシンク単体あたりの容積
を大きくできる大径のビアホールを形成可能な回路基板
及びその製造方法を実現させることにある。
【0013】
【課題を解決するための手段】本発明は、上記目的を達
成するために、少なくとも発熱素子を搭載する電子回路
の基板において、前記基板は、セラミックとガラスの複
合材を積層したものであり、この積層体の内部に前記発
熱体の熱伝導体(ヒートシンク)となる銅と酸化銅の複
合材が埋設し、このヒートシンク素材を前記積層体と共
に焼成した回路基板を提案する。
【0014】また、ガラスセラミックのグリーンシート
を内層配線を含むように積層し、この積層体を焼成して
回路基板を製造する方法において、前記グリーンシート
の積層体に熱伝導体として銅と酸化銅よりなる複合材を
粉黛成形の状態で埋設し、その後、前記積層体中のバイ
ンダーを燃焼させる工程と、前記積層体と前記熱伝導体
を同時に焼成する工程とを有してなる製造方法を提案す
る。
【0015】
【発明の実施の形態】本発明の実施例を図によって説明
する。
【0016】図1は、本発明の一実施例に係る回路基板
を用いた電子モジュール(電子回路装置)をカバーを取
り去って示した平面図、図2は、上記電子モジュールを
カバーを取付けた状態で示す縦断面図である。
【0017】本実施例に係る電子モジュールは、例え
ば、自動車エンジンの運転を制御するモジュールであ
り、図示していないが、エンジン回転数、エンジンの吸
い込む空気量、エンジンの温度等を入力し、マイクロコ
ンピュータ(IC)48によってエンジン運転に最適な
燃料供給、点火信号を出力する。
【0018】まず、図1、2により基板および電子モジ
ュールの構造を説明する。
【0019】回路基板1は、複数の層1a〜1bよりな
るガラスセラミックの多層基板(積層体)で、層間に配
線パターンとなる内層導体12,13が形成され、基板
上面にマイクロコンピュータ(ICチップ)、半導体パ
ワー素子、抵抗、ボンディングパッドなどの電子部品4
1〜53及び配線パターンが設けられている。例えば、
符号の48、51、50がICチップ、41、42が半
導体パワー素子である。基板1の上面および層間の導体
(配線)は、導電性金属を充填したビアホール20を介
して電気的に接続されている。
【0020】多層基板1の内部うち、半導体パワー素子
41および42を配置する箇所に対応して、ヒートシン
ク(熱伝導体)2を埋設(充填)するための有底孔11
が設けられている。
【0021】孔11の底は、基板1の最下層1dにより
構成されている。すなわち、孔11は、層1a〜1dに
かけて形成されている。
【0022】ヒートシンク2は、銅と酸化銅の複合材で
あり、ガラスセラミック多層基板(積層体)1と共に焼
成されている。
【0023】このヒートシンク2は、基板1の製造工程
で基板1内に粉黛成形された状態でビルトインされた後
に、基板と共に焼成されるものである。
【0024】ヒートシンク2の一端面は基板1の表面に
臨み、そのヒートシンク一端面と基板1の表面とは、ほ
ぼ同一面をなしている。これは基板1に電子部品41〜
53の搭載を容易にするためである。
【0025】また基板1の表面(一端面)には、厚膜導
体55が形成され、その上に導電性接合材57を介して
ベアチップ(裸素子)状態で半導体パワー素子41(4
2)が接合されている。圧膜導体55は、銀を主成分と
した金属とガラスの混合体である。接合材57は、はん
だ材又は導電性接着剤である。
【0026】54は、基板1の表面に形成した酸化ルテ
ニウム抵抗体である。電子部品43〜53も、導体55
にはんだ57によって電気的に接続されていると共に、
機械的に固定されている。
【0027】ベアチップ41,42、48、50、51
は電気的にはワイヤ−ボンディングのワイヤ58により
回路と接続されている。基板1は放熱性に優れた金属ベ
ース3に接着剤31によって接合されている。
【0028】接着剤31は薄く、かつ熱ストレスをやわ
らげるためシリコーン系のものである。
【0029】合成樹脂製のハウジング5は、回路基板1
を収納するためのものであり、接着剤32を用いて金属
ベース3と接合されている。
【0030】さらにハウジング5には、回路モジュール
の電気的入出力のためのターミナル54が樹脂成形によ
り挿入され(インサート成形)、このターミナル54
は、基板1上の電子回路とワイヤ56及びボンディング
パッド53によって電気的に接続されている。6は樹脂
製カバーでハウジング5に接着されている。
【0031】ここで、図3〜図5を用いて、本実施例の
ヒートシンクの特性および回路基板1の製造方法を説明
する。図3は、ヒートシンクの線膨張係数−熱伝導率特
性とその素材である銅と酸化銅の配合比を示し、図4
は、回路基板の製造工程を示し、図5は、製造工程の温
度プロフィールを示す説明図である。
【0032】本実施例では、ヒートシンク2の素材は、
銅(Cu)と酸化銅(Cu2O)の複合材であり、それ
らの配合比によって熱伝導率と線膨張係数は、図3に示
すような特性を示す。
【0033】すなわち、酸化銅(Cu2O)100重量
%では熱伝導率はほぼ0であるが、線膨張係数は3.0
ppm/℃と小さい。一方、銅(Cu)100重量%で
は、線膨張係数18ppm/℃と大きいが、熱伝導率4
00W/m・℃と大きい。したがって、この配合比を適
切に選ぶことによりガラスセラミック1の線膨張係数
4.5〜7.5ppm/℃に合せることができる。ヒー
トシンク2の線膨張係数を4.5〜7.5ppm/℃に
するには、Cuは70〜90重量%、Cu2Oは10〜
30重量%の割合では配合すればよい。
【0034】自動車のパワー素子のヒートシンクでは、
熱伝導率は50W/m・℃以上あれば、ほぼ賄える。こ
の実施例では、一例として、ガラスセラミックの線膨張
係数6.8ppm/℃を選択し、熱伝導率を80W/m
・℃程度に銅/酸化銅の配合比を設定している。この場
合のヒートシンク複合材の配合比は、Cuはほぼ80〜
重量%、Cu2Oは20重量%である。
【0035】さらに、この複合材の焼結による収縮率は
成形圧によって可変できるので、ガラスセラミックの多
層板製作工程に内在させることが可能である。図4によ
ってその製造工程を説明する。
【0036】まず、ガラスセラミック基板1について
は、素材としてガラスとセラミックとを混合したグリー
ンシート61〜64を準備し、その表面に内層配線とな
る導体13,12を印刷により形成する。導体13,1
2の材料は、銀、あるいは銀/バラジウム、銀/白金ペ
ーストといった厚膜材料である。また、シート61〜6
3にはヒートシンクを内在するための孔11があけてあ
るが、シート64は絶縁を確保するため孔は設けていな
い。これらのシート61〜64を重ねあわせ、多層シー
ト65の形にする。
【0037】一方、ヒートシンクはまず、銅粉(Cu
粉)と酸化銅粉(Cu2O粉)を前述の配合比で配合
し、十分攪拌する。
【0038】次いで型に入れた後、適切な体積収縮率に
なる寸法に粉黛成形する。ここで適切な体積収縮率とは
後のガラスセラミックとの焼結工程での寸法収縮率を合
せることであり、ガラスセラミックの収縮率によって微
妙に調整する。
【0039】次いで、合体工程にてヒートシンク2の素
材(粉黛成形体)をシート65の孔11へ挿入する。そ
して加圧プレスして、表裏の面を平坦にする。ここで必
要に応じ、図2に示した厚膜導体55を塗布した後、次
に述べる焼成(焼結)工程に付され、冷却工程を経て完
成する。
【0040】本実施例の焼成工程における特徴を図4説
明する。
【0041】本回路基板では、ガラスセラミックのバイ
ンダーを燃焼する工程と、ガラスセラミック(基板素
材)およびヒートシンク素材(銅/酸化銅の複合体)を
焼結(焼成)させる工程を経て回路基板が形成される。
ガラスセラミックとヒートシンクは、燒結接合させるた
めに同時の燒結工程が必要である。
【0042】図5に示した本実施例の焼成(焼結)温度
プロファイルを用いて焼結工程を説明する。まず、ガラ
スセラミック内の有機バインダーを500〜600℃に
て概略5時間かけ、燃焼させる。この工程は、有機バイ
ンダーを燃焼させるため有酸素雰囲気で行なわれる。こ
の工程において、ヒートシンク2の銅分の酸化は、厚膜
ペースト21によって保護される。ついで、雰囲気を一
旦室温まで開放でも連続的温度雰囲気でも良いが、無酸
素雰囲気に切り替える。本実施例ではアルゴン雰囲気と
した。そして温度を800〜1000℃で概略2時間保
持する。この雰囲気により、ガラスセラミックの焼結と
銅/酸化銅の夫々の焼結、そしてガラス中の酸素と銅の
酸化がおこなわれガラスセラミックと銅/酸化銅の複合
材の接合が行われ確実な接合を得ることができる。
【0043】本焼成(焼結)によればガラスセラミッ
ク、銅/酸化銅の焼結と接合を確実に行うことができ
る。
【0044】そして、本実施例によれば、ヒートシンク
2を、銅と酸化銅の複合材にすることによりセラミック
基板1との熱膨張係数をほぼ同値にし、ヒートシンクと
基板の接合ストレスを緩和するとともに、ガラス材のボ
イドのような熱伝導性の変動要因を排除することで、品
質の高い回路基板を低コストで提供することができる。
【0045】また、ヒートシンク2は銅と酸化銅の複合
材であるので、その配合比で決まる放熱特性でばらつき
が少ない利点がある。
【0046】さらに、ヒートシンク2は、粉黛成形およ
び加圧プレス工程でグリーンシートに内在させることが
できるので、金属ペーストのようにグリーンシートから
脱落することがなく、したがって、ヒートシンク2を大
きくして、ベアチップ(41,42)と略同じ寸法にで
きるので、従来のような多数のヒートシンク用ビアホー
ルを設けるものに較べてベアチップ搭載スペースを小さ
くすることができる。
【0047】さらに、ヒートシンクの電気絶縁をガラス
セラミックの単層で形成するため確実な絶縁が確保でき
る。
【0048】さらに、ガラスセラミック内層に熱伝導の
良い金属導体(配線)がヒートシンクの近傍外周に配す
ることができるので基板としての放熱性に優れる。
【0049】
【発明の効果】本発明によれば、大きな容量のヒーシン
クを発熱素子のある位置の基板内に単体で埋設すること
で放熱機能を満足させるので、そのヒートシンク設置ス
ペースのコンパクト化を図り得る。
【0050】しかも、ヒートシンクに不安定要素が無い
ので、熱伝導率の安定したヒートシンク内蔵の回路基板
を得ることができる。また、ヒートシンクの製造プロセ
スを回路基板の製造工程に内在できるので安価な回路基
板を提供することができる。本発明の回路基板は小型で
放熱特性が安定、絶縁安定性、価格性に優れており、使
用環境の厳しい自動車に最適な回路基板ひいては電子回
路装置を提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る回路基板を用いた電子
モジュールの平面図。
【図2】図1の電子モジュールの断面図。
【図3】上記実施例におけるヒートシンクの特性を示す
説明図。
【図4】上記実施例の回路基板の製造工程を示す説明
図。
【図5】上記実施例の焼成工程の温度プロファイルを示
す図。
【符号の説明】
1…回路基板、2…ヒートシンク(熱伝導体)、3…ベ
ース。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/02 H01L 23/12 N D 23/36 C (72)発明者 佐藤 弘二 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 江口 州志 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 近藤 保夫 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 鈴木 清光 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 5E338 AA18 BB05 BB12 BB63 EE02 5E346 AA41 AA60 CC16 CC32 EE21 FF45 HH17 HH22 5F036 AA01 BB08 BB21 BD01 BD13

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも発熱素子を搭載する電子回路
    の基板において、 前記基板は、セラミックとガラスの複合材を積層したも
    のであり、この積層体の内部に前記発熱体の熱伝導体と
    なる銅と酸化銅の複合材が埋設されて前記積層体と共に
    焼成されていることを特徴とする回路基板。
  2. 【請求項2】 前記熱伝導体は、粉黛成形された銅と酸
    化銅の複合材を焼成してなる請求項1記載の回路基板。
  3. 【請求項3】 前記熱伝導体は、その一端面が前記積層
    体の表面に臨み、この熱伝導体の一端面上に厚膜導体を
    形成し、その上に導電性接合材を介して半導体パワー素
    子を接合してなる請求項1又は2記載の回路基板。
  4. 【請求項4】 前記厚膜導体は、銀を主成分とした金属
    とガラスの混合体で、前記導電性接合材は、はんだ材又
    は導電性接着剤である請求項3記載の回路基板。
  5. 【請求項5】 ガラスセラミックのグリーンシートを内
    層配線を含むように積層し、この積層体を焼成して回路
    基板を製造する方法において、 前記グリーンシートの積層体に熱伝導体として銅と酸化
    銅よりなる複合材を粉黛成形の状態で埋設し、その後、
    前記積層体中のバインダーを燃焼させる工程と、前記積
    層体と前記熱伝導体を同時に焼成する工程とを有してな
    ることを特徴とする回路基板の製造方法。
  6. 【請求項6】 自動車用の電子回路を回路基板に搭載し
    てなる自動車用の電子回路装置において、 前記回路基板は、セラミックとガラスの複合材を積層し
    たものであり、この積層体の内部に熱伝導体となる銅と
    酸化銅の複合材が埋設されて前記積層体と共に焼成され
    ており、この熱伝導体の一端面が回路基板表面に位置し
    て、この熱伝導体の一端面にベアチップ状の半導体パワ
    ー素子が配置されていることを特徴とする自動車用電子
    回路装置。
JP2001061505A 2001-03-06 2001-03-06 回路基板、その製造方法、自動車用電子回路装置 Expired - Fee Related JP3860425B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001061505A JP3860425B2 (ja) 2001-03-06 2001-03-06 回路基板、その製造方法、自動車用電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001061505A JP3860425B2 (ja) 2001-03-06 2001-03-06 回路基板、その製造方法、自動車用電子回路装置

Publications (2)

Publication Number Publication Date
JP2002261454A true JP2002261454A (ja) 2002-09-13
JP3860425B2 JP3860425B2 (ja) 2006-12-20

Family

ID=18920790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001061505A Expired - Fee Related JP3860425B2 (ja) 2001-03-06 2001-03-06 回路基板、その製造方法、自動車用電子回路装置

Country Status (1)

Country Link
JP (1) JP3860425B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
EP1505645A3 (en) * 2003-08-08 2009-01-14 Hitachi, Ltd. Resin moulded electronic module
JP2010232403A (ja) * 2009-03-27 2010-10-14 Kyushu Institute Of Technology ヒートシンク一体化パッケージ及びその製造方法
JP2011091152A (ja) * 2009-10-21 2011-05-06 Daikin Industries Ltd パワーモジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1505645A3 (en) * 2003-08-08 2009-01-14 Hitachi, Ltd. Resin moulded electronic module
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP2010232403A (ja) * 2009-03-27 2010-10-14 Kyushu Institute Of Technology ヒートシンク一体化パッケージ及びその製造方法
JP2011091152A (ja) * 2009-10-21 2011-05-06 Daikin Industries Ltd パワーモジュール

Also Published As

Publication number Publication date
JP3860425B2 (ja) 2006-12-20

Similar Documents

Publication Publication Date Title
JP4915058B2 (ja) Led部品およびその製造方法
TWI377692B (en) Ceramic substrate for a light emitting diode where the substrate incorporates esd protection
JP3860425B2 (ja) 回路基板、その製造方法、自動車用電子回路装置
JP2004022687A (ja) 回路基板およびその製造方法と、自動車用電子回路装置
JPH11103141A (ja) 配線基板
JP3716088B2 (ja) 配線基板
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP3305574B2 (ja) 配線基板
JP3441194B2 (ja) 半導体装置及びその製造方法
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP3188911B2 (ja) 多層セラミック基板及びその作製方法、並びに半導体パッケージ
JP3323074B2 (ja) 配線基板、半導体素子収納用パッケージおよびその実装構造
JP2763417B2 (ja) 半導体素子収納用パッケージの製造方法
JP2817553B2 (ja) 半導体パッケージ構造及びその製造方法
JP2002198630A (ja) 電子部品搭載基板
JPH11289037A (ja) 放熱用金属板およびそれを用いた電子部品用パッケージ
JPH1196872A (ja) 複合回路素子
JP2000138424A (ja) 配線基板
JP3292646B2 (ja) 配線基板及びその製造方法
JP3582975B2 (ja) 配線基板
JP3287965B2 (ja) 半導体素子収納用パッケージ
JP3441318B2 (ja) 半導体装置
JPH08162589A (ja) 半導体装置
JPH0823052A (ja) リード端子付き厚膜ハイブリッドic用基板
JPH1117344A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060921

R150 Certificate of patent or registration of utility model

Ref document number: 3860425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130929

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees