JP2006525653A - 熱伝導が高められた半導体ダイのパッケージ - Google Patents

熱伝導が高められた半導体ダイのパッケージ Download PDF

Info

Publication number
JP2006525653A
JP2006525653A JP2006501257A JP2006501257A JP2006525653A JP 2006525653 A JP2006525653 A JP 2006525653A JP 2006501257 A JP2006501257 A JP 2006501257A JP 2006501257 A JP2006501257 A JP 2006501257A JP 2006525653 A JP2006525653 A JP 2006525653A
Authority
JP
Japan
Prior art keywords
substrate
metal cap
metal
buried via
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006501257A
Other languages
English (en)
Other versions
JP4570610B2 (ja
Inventor
ペティー−ウィークス，サンドラ・エル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2006525653A publication Critical patent/JP2006525653A/ja
Application granted granted Critical
Publication of JP4570610B2 publication Critical patent/JP4570610B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

１つの例示的な実施例では、構造は、コア、上部表面、および底部表面を有する基板を含む。基板ダイパッドは、基板の上部表面上に位置し、ダイを受取ることができ、ヒートスプレッダは基板の底部表面上に位置する。基板は、さらに、第１の金属キャップ、少なくとも１つの埋め込みビア、および第２の金属キャップを含む。第１の金属キャップは基板ダイパッドの下に位置し、基板ダイパッドに熱的に結合される。少なくとも１つの埋め込みビアは、基板のコア内の第１の金属キャップの下に位置する。第２の金属キャップは少なくとも１つの埋め込みビアの下に位置し、第２の金属キャップに熱的に結合される。

Description

発明の背景
１．発明の分野
この発明は一般に、半導体の分野における発明である。より具体的には、この発明は半導体ダイのパッケージングの分野における発明である。
２．関連技術
半導体のパッケージングの間に、ダイは基板の表面上に製作されるダイパッド上に取付けられる。ダイが基板上に取付けられた後、ダイ上に位置するダイボンドパッドを、基板上に位置する対応する基板接地パッドおよび基板信号パッドに電気的に接続するために、ボンドワイヤが使用される。基板の中のビアは、基板ダイパッドと基板の底部表面上に位置するヒートスプレッダとの間の接続を与える。この接続は、さらに、電気的な機能を有してもよい。ビアは、さらに、基板信号パッド間の接続を、基板の底部表面上に位置する対応する基板信号ランドへ与える。
基板によって達成される重要な機能は、動作中にダイによって生じる熱を放散する機能である。多層基板は、回路設計の柔軟性を高めることが可能であるので、望ましい。しかしながら、これは、パッケージの熱放散能力を減少させる、熱伝導に必要な経路を増加させる可能性もある。概して、基板は、ダイから離れて、基板ダイパッドを経由し、基板ダイパッドをヒートスプレッダに接続するビアを通り、ヒートスプレッダを通って、たとえばプリント回路基板（「ＰＣ基板」または「ＰＣＢ」）に至る、熱伝導経路を与える。しかしながら、従来の基板の構成および従来の基板に関連付けられる製作プロセスのために、半導体のパッケージを通る熱伝導経路は大幅に制限される。例証として、熱伝導は４層の基板などの多層基板において特に制限される。非効率な熱伝導の結果、熱の放散は大幅に制限され、したがって、このようなパッケージを使用する半導体装置の性能およびパッケージの信頼性は、劣ったものになり得る。さらに、ガリウム砒素（ＧａＡｓ）のダイが使用される場合に、この問題は深刻になる。ＧａＡｓダイの熱伝導率（４５Ｗ／ｍＫ）は、Ｓｉの熱伝導率（１６０Ｗ／ｍＫ）と比較するとはるかに低く、結果として、従来のパッケージの熱伝導の非効率性はＧａＡｓの装置に対してさらに多くの問題を提示する。
したがって、熱伝導の増加をもたらすパッケージングの構造および方法が、当該技術に強く必要とされる。より特定的には、多層基板において熱伝導の増加をもたらすパッケージングの構造および方法が、当該技術に必要とされる。
発明の概要
この発明は、熱伝導が高められた半導体ダイのパッケージを対象にする。この発明は、半導体ダイのパッケージ、特に、多層基板を有する半導体ダイのパッケージにおいて熱伝導の増加をもたらす構造の当該技術における必要性を克服する。
１つの例示的な実施例では、構造は、コア、上部表面、および底部表面を有する多層基板を含む。基板ダイパッドは基板の上部表面上に位置し、ダイを受取ることが可能であり、ヒートスプレッダは基板の底部表面上に位置する。基板ダイパッドおよびヒートスプレッダは、さらに、電気的な機能を果たしてもよい。基板は、さらに、コア内に少なくとも
１つの埋め込みビアを含む。少なくとも１つの埋め込みビアは第１の金属キャップの下に位置し、第２の金属キャップは少なくとも１つの埋め込みビアの下に位置する。１つの実施例では、少なくとも１つの埋め込みビアの直径は約１００−２００ミクロンであり、少なくとも１つの埋め込みビアの長さは約１００−２００ミクロンである。１つの特定の実施例では、少なくとも１つの埋め込みビアは金属バレルでめっきされ、たとえば金属バレルの厚さは約１５−５０ミクロンである。
第１の金属キャップは基板ダイパッドに熱的に結合され、第２の金属キャップはヒートスプレッダに熱的に結合される。１つの特定の実施例では、第１および第２の金属キャップは銅を含む。この構成に関して、少なくとも１つの埋め込みビアは、基板ダイパッドとヒートスプレッダとの間の接続を与え、その結果、残余の基板領域上に多層構造を維持しながら、少なくとも１つの埋め込みビアを通るより短い熱伝導経路のために、基板ダイパッドとヒートスプレッダとの間の熱伝導が実質的に増加する。
１つの例示的な実施例に従って、基板は、さらに、第１の中間金属層および第２の中間層を含む。第１の中間層は第１の金属キャップと少なくとも１つの埋め込みビアとの間に位置し、第１の金属キャップおよび少なくとも１つの埋め込みビアを熱的に結合し、第２の中間金属層は少なくとも１つの埋め込みビアと第２の金属キャップとの間に位置し、少なくとも１つの埋め込みビアおよび第２の金属キャップを熱的に結合する。第１の中間金属層および第１の金属キャップは、単一の金属層のように見え、機能の点で単一の金属層と区別できない。同様に、第２の中間金属層および第２の金属キャップは、別の単一の金属層のように見え、機能の点で別の単一の金属層と区別できない。
１つの実施例に従って、この発明は、上記に記載される例示的な半導体ダイのパッケージングの構造を製作するための方法である。この発明の他の特徴および利点は、以下の詳細な記載および添付の図面を再検討した後、当業者により容易に明らかとなる。
発明の詳細な説明
この発明は、熱伝導が高められた半導体ダイのパッケージを対象にする。以下の記載は、この発明の実現例に関する具体的な情報を含む。当業者は、この発明が本願において具体的に論じられる態様とは異なる態様で実現されてもよいということを認識するであろう。さらに、この発明の具体的な詳細のうちのいくつかは、この発明を曖昧にしないようにするために論じられない。本願において記載されない具体的な詳細は、当業者の知識の範囲内のものである。
本願における図面およびその添付の詳細な説明は、この発明の単なる例示的な実施例を対象にする。簡潔さを維持するために、この発明の原理を使用するこの発明の他の実施例は、本願には具体的に記載されず、この図面によって具体的に示されない。説明を容易にするために、図面に示されるさまざまな要素および寸法は一定の比例に応じて描かれていないということが注目される。
対比によってこの発明の特徴および利点を示すために、公知の半導体ダイのパッケージングの構造１００の簡潔な記載が図１Ａにおいて与えられる。図１Ａは、基板１０２上に取付けられるダイ１２６を含む構造１００の断面図を示す。基板１０２はその上部表面上に製作される基板ダイパッド１０４を有し、接着剤１２８はダイ１２６を基板ダイパッド１０４に取付けるために使用される。
この例では、基板１０２は、金属層１０４、１０６、１０８、および１１０を含む４層の基板である。図１Ａでは、基板ダイパッド１０４は金属層１０４に製作され、ヒートス
プレッダ１１０は金属層１１０に製作される。基板１０２は、さらに、上部誘電層１１２、コア誘電層１１４、および底部誘電層１１６を含み、層１１２、１１４、および１１６の各々はたとえば誘電樹脂材料を含む。コア誘電層１１４の厚さ１４０は典型的に約１００−２００ミクロン（μｍ）である一方、基板１０２の厚さ１４２は典型的に約３５０−４５０μｍである。
ダイ１２６は、その上部表面上に、ある数のダイボンドパッド１３０を有する。ボンドワイヤ１３４は、ダイボンドパッド１３０を基板１０２上の基板ボンドパッドに電気的に接続するために使用される。図１Ａでは、ボンドワイヤ１３４はダイボンドパッド１３０を、ランディング領域１３２が基板接地パッドとして機能する、基板ダイパッド１０４上のランディング領域１３２に接続する。ビア１２０ａ、１２０ｂ、および１２０ｃは基板１０２に製作される。図１Ａに示されるように、各々のビア１２０ａ、１２０ｂ、および１２０ｃは、各々のビア１２０ａ、１２０ｂ、および１２０ｃの内側表面が金属バレル１２２でめっきされ、各々のバレル１２２の中心が樹脂１２４で充填される、めっきスルーホール（ＰＴＨ：plated through hole）を含む。図１Ｂはビア１２０ａの上面図を示し、図１Ａにおけるビア１２０ａの断面図は線１２５に沿っている。ビア１２０ｂおよび１２０ｃは、図１Ｂに関して以下に記載されるように、ビア１２０ａと同様に構成される。バレル１２２の厚さ１４８は典型的に約１５−５０μｍであり、以下に記載されるようにある一定の制限のために、ビアの直径１４６は典型的に約２００−２５０μｍである。
ビア１２０ａ、１２０ｂ、および１２０ｃは、基板ダイパッド１０４とヒートスプレッダ１１０との間の接続を与える。特に重要であるのは、ビア１２０ａ、１２０ｂ、および１２０ｃによって、基板ダイパッド１０４からヒートスプレッダ１１０へ与えられる熱伝導である。たとえば、熱経路１０３は、ダイ１２６で生じる、ホットスポットの例示的な熱伝達経路を示し、この経路はヒートスプレッダ１１０による放散のために構造１０２を通して伝える。しかしながら、構造１００の特定の構成および構造１００の製作によって課される制限のために、基板ダイパッド１０４からヒートスプレッダ１１０への、構造１００を通る熱伝導はかなり非効率である。
構造１００の熱伝導の非効率をもたらす重大な要因は、ビア１２０ａ、１２０ｂ、および１２０ｃの長さに直接に一致する、ビア１２０ａ、１２０ｂ、および１２０ｃを通る熱伝導経路の長さである。ビア１２０ａ、１２０ｂ、および１２０ｃを通る熱伝導経路が長くなればなるほど、基板ダイパッド１０４からヒートスプレッダ１１０へ熱を伝える際の構造１００の効果はより小さくなる。図１に示されるように、ビア１２０ａ、１２０ｂ、および１２０ｃは基板ダイパッド１０４からヒートスプレッダ１１０へ延在する。この場合、ビア１２０ａ、１２０ｂ、および１２０ｃを通る熱伝導経路の長さは概して、基板１０２の厚さ１４２に対応し、構造１００などの多層構造の場合は、この熱伝導経路は特に非常に長く（約３５０−４５０μｍ）、結果的に構造１００を通る熱伝導が劣ったものになる。
基板１０２を通るビア１２０ａ、１２０ｂ、および１２０ｃの長さのさらなる不都合な結果として、構造１００の熱伝導効率をさらに低減する制限がビア１２０ａ、１２０ｂ、および１２０ｃの製作に課される。たとえば、製造の際の制約のために、ビアの直径１４６、および基板ダイパッド１０４の下に位置決めされ得るビア１２０ａ、１２０ｂ、および１２０ｃの数は大幅に制約される。１つのこのような製造の際の制約は、めっきする前のビアの直径に対するビアの長さの割合によって規定されるビアのアスペクト比であり、所与のビアの長さに対して最小限のビアの直径１４６を必要とする。したがって、各々のビア１２０ａ、１２０ｂ、および１２０ｃがかなり長いために、大きなビアの直径１４６（典型的には約２００−２５０μｍ）が各々のビア１２０ａ、１２０ｂ、および１２０ｃに必要である。大きなビアの直径１４６は基板ダイパッド１０４の下に位置決めされ得る
ビア１２０ａ、１２０ｂ、および１２０ｃの数の減少をもたらす。これは特に、隣接するビアの中心間の距離に対応するピッチ１４４がビアの直径１４６によって決まるという理由からである。より大きなビアの直径１４６はより大きなピッチ１４４をもたらし、熱伝導のためにダイ１２６の下に位置し得るビアの数を制限する。基板ダイパッド１０４の下に位置決めされ得るビア１２０ａ、１２０ｂ、および１２０ｃの数に課されるこの制限は、基板ダイパッド１０４とヒートスプレッダ１１０との間の熱伝達経路の大きさを事実上制限し、構造１００を通る熱伝導をさらに非効率にすることをもたらす。
図２は、この発明の１つの実施例に従って、熱伝導が高められたパッケージングの構造を製作することにおけるステップを記載するフローチャート２００を示す。たとえば、当該技術に公知であるように、ステップは１つ以上のサブステップから構成されてもよいか、または専門の装置を含んでもよいなど、当業者に明らかである特定の詳細および特徴は、フローチャート２００から割愛されている。フローチャート２００に示されるステップ２０１からステップ２１１はこの発明の１つの実施例を記載するのに十分であるが、この発明の他の実施例はフローチャート２００に示されるステップとは異なるステップを使用してもよい。
図３Ａ、図３Ｂ、図３Ｃ、図３Ｄおよび図３Ｆを参照して、構造３０１、３０３、３０５、３０７、および３０９の各々は、図２のフローチャート２００のステップ２０１、２０３、２０５、２０７、および２０９をそれぞれ実施した結果を示す。たとえば、構造３０１はステップ２０１を実施した結果を示し、構造３０３はステップ２０３を実施した結果を示すなどである。
図２および図３Ａを最初に参照して、フローチャート２００のステップ２０１の結果が構造３０１によって示される。図３Ａは、たとえば、金属層３６０と３６２との間に挟まれる、エポキシ樹脂およびガラスの混合物などの誘電層３０２を含むコア３１４を示す。ステップ２０１で、孔３６４ａ、３６４ｂ、３６４ｃ、および３６４ｄがコア３１４を貫通して開けられる。コア３１４の厚さ３４０は約１００−２００μｍである。
続いて図２および図３Ｂでは、フローチャート２００のステップ２０３の結果が構造３０３によって示される。ステップ２０３は、ビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄのビアのバレル３２２を形成するために、孔３６４ａ、３６４ｂ、３６４ｃ、および３６４ｄの内側表面をめっきすることを含む。ステップ２０３は、さらに、コア３１４の上部および底部表面を、中間金属層３６６および３６８でそれぞれめっきすることを含む。この例示的な実施例では、中間金属層３６６および３６８の厚さ３７０および３７２はそれぞれ約１０−５０μｍであり、これらの厚さは所望であればさらなる処理によって減少されることが可能である。中間金属層３６６および３６８のいずれか、または両方は、示されていないが、回路またはトレースなどの、信号のルーティングのための機能をさらに含んでもよい。コア３１４の部分は、一時的なめっきマスクまたは他の手段によってめっきから保護されてもよい。代替的に、中間金属層３６６および３６８上の回路も、このステップの間にパターニングおよびめっきされ、図２におけるステップ２０５などの次のめっきステップの間、保護される。さらに、ステップ２０３の間に、ビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄは樹脂３２４で充填される。本願では、ビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄは、さらに、「埋め込みビア」とも呼ばれることになる。埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄは、後の製作ステップの間、一面にめっきされ、覆われてもよい。
続けて図３Ｂを参照して、構造３０３における各々の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄの長さは、図１Ａの公知の構造１００と比較すると、大きく縮小される。たとえば、図３Ｂでは、各々の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ
、および３２０ｄの長さはコア３１４の厚さに対応し、約１００−２００μｍであるのに対して、図１では、各々のビア１２０ａ、１２０ｂ、および１２０ｃの長さは約３５０−４５０μｍである。この縮小された長さは、半導体パッケージからの熱伝達を大きく改善する。各々の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄの縮小された長さの追加の恩恵は、各々の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄのビアの直径３４５も、ビアのめっきに対して同じアスペクト比を維持しながら大きく縮小され得ることである。１つの実施例では、ビアの直径３４５は約１００−２００μｍである。ビアの直径３４５の縮小によって、より多くの数の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄが基板ダイパッド（図３Ｂではまだ製作されていない）の下に位置決めされることが可能であり、これは基板３０２を通る熱伝達経路を効果的に改善する。バレル３２２の厚さ３４７は典型的に約１５−５０μｍであり、隣接するビアの中心間の距離に対応するピッチ３４４はかなり減少され得る。
続いて図２および図３Ｃでは、フローチャート２００のステップ２０５の結果が構造３０５によって示される。ステップ２０５は、構造３０３（図３Ｂ）の上部および底部表面上を中間金属層３０６および３０８でめっきすることを含む。たとえば、中間金属層３０６は銅を含み、コア３１４および中間金属層３６６の上部表面をめっきする。中間金属層３０８も銅を含んでもよく、コア３１４および中間金属層３６８の底部表面をめっきする。この例示的な実施例では、中間金属層３０６および３０８の厚さ３４１および３４３はそれぞれ約１０−３５μｍであり、これらの厚さは所望であればさらなる処理によって減少されることが可能である。中間金属層３０６および３０８のいずれか、または両方は、示されていないが、回路またはトレースなどの、信号のルーティングのための特徴をさらに含んでもよい。
ステップ２０７は、さらに、領域３６７における各々の中間金属層３０６および３０８の表面上に金属キャップ３５０および３５２をそれぞれ製作することを含む。基板３０２の領域３６７は、後にダイ接着剤が製作されることになる領域の下の領域に対応する。金属キャップ３５０および３５２は銅などの金属を含み、たとえば一時的なめっきマスクを使用して、層３０６および３０８上にそれぞれ製作されてもよい。例証として、金属キャップ３５０および３５２の厚さ３５４および３５６はそれぞれ、約２５〜３５μｍの範囲内である。
金属キャップ３５０および３５２は、さらに、２つのタイプに細分され得る。第１のタイプは、領域３６７内のコア３１４の誘電部分の上および下にある領域に関連付けられる領域３６５上に製作される金属に対応する。第２のタイプは、ビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄの上および下にある領域に関連付けられる領域３６９上に製作される金属に対応する。図３Ｃに示される特定の実施例では、金属キャップ３５０および３５２は、領域３６７を占める連続的なキャップを形成するように、領域３６５および３６９の両方を覆って製作されるが、他の実施例では、金属キャップ３５０および／または３５２は領域３６７内の領域３６５および３６９のうちの１つの領域にのみ製作されてもよい。以下により十分に記載されるように、金属キャップ３５０および３５２は、後の積層ステップの間に誘電材料を移動させるように動作し、さらに、基板ダイパッド（まだ製作されていない）と中間金属層３０６との間、およびヒートスプレッダ（まだ製作されていない）と中間金属層３０８との間に、それぞれ熱および電気伝導のための金属ブリッジを形成するように動作する。
続いて図２、図３Ｄおよび図３Ｅでは、フローチャート２００のステップ２０７のプロセスが図３Ｄにおいて動作３０７ａおよび３０７ｂによって示され、フローチャート２００のステップ２０７の結果が図３Ｅにおいて構造３０７によって示される。ステップ２０９は、金属キャップ３５０および３５２、ならびに中間金属層３０６および３０８の露出
される領域３７０および３７２上にそれぞれ積層することを含む。積層動作３０７ａ中に、銅のフォイル３６０ａおよび誘電体３６２ａを含む、Ｂ段階樹脂などの樹脂でコーティングされたフォイル３５８ａが金属キャップ３５０および中間金属層３０６の露出される領域３７０上に十分な圧力を用いて与えられ、その結果、誘電体３６２ａは領域３６７における金属キャップ３５０によって移動させられ、図３Ｅにおいて結果として生じる構造３０７に示されるように、銅のフォイル３６０ａが金属キャップ３５０に直接に接触する。同様に、積層動作３０７ｂ中に、銅のフォイル３６０ｂおよび誘電体３６２ｂを含む、Ｂ段階樹脂などの樹脂でコーティングされたフォイル３５８ｂが金属キャップ３５２および中間金属層３０８の露出される領域３７２上に十分な圧力を用いて与えられ、その結果、誘電体３６２ｂは領域３６７における金属キャップ３５２によって移動させられ、図３Ｅにおいて結果として生じる構造３０７に示されるように、銅のフォイル３６０ｂが金属キャップ３５２に直接に接触する。典型的には、積層ステップ３０７ａおよび３０７ｂは同時に起こる。他のタイプの誘電体が、同様の結果をもたらすように、銅のフォイルで積層されてもよい。
図３Ｅでは、構造３０７は、銅のフォイル３６０ａ（銅のフォイル３６０ａは後に基板ダイパッドになり、「上部金属層」３６０ａと呼ばれ得る）と中間金属層３０６との間の熱および電気伝導のための、金属キャップ３５０を含む金属ブリッジをもたらす。金属キャップ３５２は、銅のフォイル３６０ｂ（銅のフォイル３６０ｂは後にヒートスプレッダになり、「底部金属層」３６０ｂと呼ばれ得る）と中間金属層３０８との間の熱および電気伝導のための金属ブリッジとして機能する。以下にさらに記載されるように、より短い、および／またはより多くの数のより小さな直径の埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄの製作と併せて、この構成は上部金属層３６０ａと底部金属層３６０ｂとの間の熱伝導を実質的に増加させる。重要なことであるが、金属キャップ３５０および３５２は、領域３６７から誘電体３６２ａおよび３６２ｂに孔を開けるか、またはそうでない場合には孔を掘り、その後その孔を開けられるか、または孔を掘られた空間の中に金属を配することにより金属キャップ３５０および３５２を形成することによってではなく、積層の間に誘電体３６２ａおよび３６２ｂをそれぞれ移動させるように基板３０２に製作される。この技術は、図３Ｆに示される基板３０２および関連する完成した構造３１１を製作するための費用対効果の高いプロセスをもたらす。例証として、誘電体３６２ａおよび金属キャップ３５０の厚さ３６６ａは典型的に約２５〜５０μｍの範囲内であり、誘電体３６２ｂおよび金属キャップ３５２の厚さ３６６ｂも典型的に約２５〜５０μｍの範囲内である。
ここで図２および図３Ｆを参照して、フローチャート２００のステップ２０９の結果が構造３０９によって示される。ステップ２０９は、基板３０２の上部表面上に基板ダイパッド３０４を製作し、基板３０２の底部表面上にヒートスプレッダ３１０を製作することを含む。基板ダイパッド３０４およびヒートスプレッダ３１０は、たとえば図３Ｆにおける構造３０９の上部金属層３６０ａおよび底部層３６０ｂをマスキング、およびエッチングすることによって製作され得る。表面洗浄および／または追加のめっきなどのさらなる処理ステップは、さらに、ダイを受取るために基板ダイパッド３０４を準備するように典型的に実施される。簡潔さを維持するために示されないが、基板信号パッドおよび基板信号ランドも、基板３０２の上部および底部表面上にそれぞれ製作される。回路および／またはトレースを製作するなどの追加の製作プロセスが、さらに、基板ダイパッド領域の外側にある、基板３０２の上部および／または底部表面上で実施されてもよい。
構造３０９は、基板３０２上に取付けられるダイ（図示せず）によって生じる熱を放散するために、基板ダイパッド３０４からヒートスプレッダ３１０への熱伝導の大幅な増加をもたらす。これらの特定の特徴は、図４に示されるこの発明の１つの実施例に従って、例示的な構造４００を参照して示される。図４では、基板４０２、基板ダイパッド４０４
、金属キャップ４５０、誘電体４６２ａ、中間金属層４０６、コア４１４、埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄ、中間金属層４０８、金属キャップ４５２、誘電体４６２ｂ、ならびにヒートスプレッダ４１０はそれぞれ、図３Ｆにおける構造３１１において、基板３０２、基板ダイパッド３０４、金属キャップ３５０、誘電体３６２ａ、中間金属層３０６、コア３１４、埋め込みビア３２０ａ、３２０ｂ、３２０ｃ、および３２０ｄ、中間金属層３０８、金属キャップ３５２、誘電体３６２ｂ、ならびにヒートスプレッダ３１０に対応する。残余の回路を含む基板４０２の多層部分は、明確にするために示されない。
構造４００は、ダイ４２６をパッケージングすることと併せて使用されてもよい。例証として、ダイ４２６は、携帯電話などのワイヤレス装置において使用するのに好適なＧａＡｓ電力増幅ダイであってもよい。ダイ４２６は、ダイ取付接着剤４２８を用いて、基板ダイパッド４０４に取付けられる。図４に示される特定の実施例では、ダイ取付接着剤４２８はダイ４２６を基板ダイパッド４０４に熱的および電気的に接続する。ある数のダイボンドパッド４３０がダイ４２６の上部表面上に位置する。ダイボンドパッド４３０と基板ボンドパッドとの間の電気的な接続は、ボンドワイヤ４３４を経由してなされる。たとえば、各々のボンドワイヤ４３４の一方の端部はそれぞれのダイボンドパッド４３０につながれ、各々のボンドワイヤ４３４の他方の端部は接地接続を与えるために基板ダイパッド４０４のそれぞれの基板ランディング領域４３２につながれる。この特定の構成では、ランディング領域４３２に隣接する、基板ダイパッド４０４の領域は、「基板接地パッド」として機能する。簡潔さを維持するために図４では示されないが、ボンドワイヤは、さらに、信号および／または電力接続を与えるために、ダイボンドパッドをその対応する基板ボンドパッドに接続するために使用されてもよい。
構造４００の特定の構成のために、基板ダイパッド４０４からヒートスプレッダ４１０への熱伝導は大きく改善される。構造４００の重要な特徴は、埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄの縮小された長さ４４０である。たとえば、埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄの長さ４４０は図４では約１００−２００μｍであるのに対し、図１では、ビア１２０ａ、１２０ｂ、および１２０の長さは概して、典型的に約３５０−４５０μｍである基板１０２の厚さに対応する。埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄがより短いために、基板４０２を通る熱伝達は大きく改善される。この熱伝導の増加は、基板４０２などの多層基板の場合でさえ達成される。なぜなら、この構造は、図１に示されるような、より従来型の構造と比較して、熱伝導経路を短縮するからである。加えて、金属キャップ４５０は基板ダイパッド４０４（上部金属層に対応する）と中間金属層４０６との間の金属ブリッジを与え、金属キャップ４５２はヒートスプレッダ４１０（底部金属層に対応する）と中間金属層４０８との間の金属ブリッジを与える。このように、基板ダイパッド４０４、金属キャップ４５０、および中間金属層４０６は、基板ダイパッド４０４と中間金属層４０６との間の熱伝導を大きく改善する単一の金属層として効果的に機能する。同様に、ヒートスプレッダ４１０、金属キャップ４５２、および中間金属層４０８は、ヒートスプレッダ４１０と中間金属層４０８との間の熱伝導を大きく改善する単一の金属層として効果的に機能する。したがって、熱経路４０３は、ヒートスプレッダ４１０によって放散させるために、ダイ４２６から生じる熱を構造４０２を通って伝える際に、実質的により効率的である。
基板ダイパッド４０４およびダイボンドパッド４０４からヒートスプレッダ４１０への熱伝導を大きく増加させる構造４００の別の特徴は、各々の埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄのビアの直径４４５を縮小する結果として、基板ダイパッドの下に位置し得る埋め込みビアの数が増加することである。上記に記載されるように、各々の埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄのビアの直径４４５は、各々の埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄの縮小された
長さ４４０の結果として、縮小され得る。したがって、より多くの数の埋め込みビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄが、基板ダイパッド４０４およびダイ４２６と、ヒートスプレッダ４１０との間の熱および電気伝導のために、基板ダイパッド４０４の下に与えられ得る。結果として、基板４０２を通る全体的な熱伝達経路は大きく増加し、それによって、基板４０２を通る熱伝導効率をさらに改善する。代替的には、低減されたアスペクト比のために、埋め込みビアの直径４４５は変化のないままであることが可能であり、追加の金属めっきがビア４２０ａ、４２０ｂ、４２０ｃ、および４２０ｄのバレルに加えられ、さらに、パッケージからの熱伝達を大きく改善する。構造４００のこの改善された熱伝導効率は、低減された熱伝導率を有し、したがって構造４００によってもたらされる熱伝導の増加から大いに恩恵を受けることが可能であるＧａＡｓダイとともに使用するのに特に有利である。
この発明のさらに別の特徴に従って、金属キャップ４５０および４５２は、積層プロセスの間に誘電体４６２ａおよび４６２ｂをそれぞれ移動させることによって製作される。上記に記載されるように、この技術は、高価でかつ／または専門的な製造コストを回避する。つまり、構造４１１は費用対効果の高い態様で熱伝導の大幅な増加をもたらし、ＧａＡｓダイおよび多層基板とともに使用するのに特に有利である。
この発明の例示的な実施例の上記の記載から、この発明の範囲から逸脱することなくこの発明の概念を実現するために、さまざまな技術が使用され得ることは明白である。さらに、この発明は特定の実施例を具体的に参照して記載されてきたが、この発明の精神および範囲から逸脱することなく形状および詳細に変更がなされ得るであろうということを当業者は認識するであろう。たとえば、１つの実施例では、この発明の範囲および精神から逸脱することなく、基板３０２および４０２内の金属層の数が修正されてもよいということは明白である。記載される例示的な実施例は、すべての点において、例示的および非限定的であるとみなされるべきである。たとえば、１つの実施例では、図３Ｆにおける最終的な構造は、さらに、不活性マトリックスの中に「Ｂ段階誘電樹脂」を含む複合物であってもよい、Ｗ．Ｌ．ゴア マイクロラム（W. L. Gore Microlam）６００シリーズの誘電体などの限られた流量の誘電体を使用することによってなど、他の手段によって到達され得る。基板ダイパッド３０４およびヒートスプレッダ３１０のまわりの部分は、積層の前に除去され得る。従来の樹脂でコーティングされたフォイルおよびプリプレグ（Ｂ段階樹脂を含浸するガラス布）はこの目的に好適でないということが注目される。積層に先行するステップ（図３Ａから図３Ｄに図示）は同様であろう。さらに、図３Ｆに示される最終的な構造は、図２におけるステップ２０５などの中間めっきステップのうちのいくつかを実施することなく達成され得る。この発明はここに記載される特定の例示的な実施例に限定されるのではなく、この発明の範囲から逸脱することなく、多くの再構成例、修正例、および代用例が可能であるということがさらに理解されるべきである。
このように、熱伝導が高められた半導体ダイのパッケージが記載されてきた。
公知の半導体ダイのパッケージングの構造の断面図を示す。 図１Ａの構造における例示的なビアの上面図を示す。 この発明の実施例が製作される例示的なプロセスのフローチャートを示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の実施例および図２のフローチャートの対応するプロセスステップに従って製作される例示的な構造の部分を含む断面図を示す。 この発明の１つの実施例に従う例示的な構造の断面図を示す。

Claims (20)

  1. コア、上部表面、および底部表面を有する多層基板と、
    前記基板の前記上部表面上に位置する基板ダイパッドと、
    前記基板の前記底部表面上に位置するヒートスプレッダとを含む構造であって、前記基板は、さらに、第１の金属キャップ、少なくとも１つの埋め込みビア、および第２の金属キャップを含み、前記第１の金属キャップは前記基板ダイパッドの下に位置し、前記基板ダイパッドに熱的に結合され、前記少なくとも１つの埋め込みビアは前記第１の金属キャップの下および前記コア内に位置し、前記第２の金属キャップは前記少なくとも１つの埋め込みビアの下に位置し、前記ヒートスプレッダに熱的に結合され、前記少なくとも１つの埋め込みビアは前記基板ダイパッドと前記ヒートスプレッダとの間の接続を与える、構造。
  2. 前記基板は、さらに、
    前記第１の金属キャップと前記少なくとも１つの埋め込みビアとの間に位置し、前記第１の金属キャップおよび前記少なくとも１つの埋め込みビアを熱的に結合する第１の中間金属層と、
    前記少なくとも１つの埋め込みビアと前記第２の金属キャップとの間に位置し、前記少なくとも１つの埋め込みビアおよび前記第２の金属キャップを熱的に結合する第２の中間金属層とを含む、請求項１に記載の構造。
  3. 前記基板は、さらに、
    前記基板ダイパッドと前記第１の中間金属層との間に位置する第３の層を含み、前記第１の金属キャップは前記第３の層の一部分を占め、前記基板は、さらに、
    前記ヒートスプレッダと前記第２の中間金属層との間に位置する第４の層を含み、前記第２の金属キャップは前記第４の層の一部分を占める、請求項２に記載の構造。
  4. 前記コアの各々の少なくとも一部分、前記第３の層、および前記第４の層は、さらに、誘電体を含む、請求項３に記載の構造。
  5. 前記第１および第２の金属キャップは銅を含む、請求項１に記載の構造。
  6. 前記少なくとも１つの埋め込みビアの直径は約１００−２００ミクロンである、請求項１に記載の構造。
  7. 前記少なくとも１つの埋め込みビアの長さは約１００−２００ミクロンである、請求項１に記載の構造。
  8. 前記少なくとも１つの埋め込みビアの内側表面は金属バレルでめっきされる、請求項１に記載の構造。
  9. 前記金属バレルの厚さは約１５−５０ミクロンである、請求項１に記載の構造。
  10. 半導体ダイを受けるための構造を製作するための方法であって、前記方法は、
    コア、上部表面、および底部表面を有する基板を製作するステップと、
    前記基板の前記上部表面上に基板ダイパッドを形成するステップと、
    前記基板の前記底部表面上にヒートスプレッダを形成するステップと、
    前記基板の前記コアに少なくとも１つの埋め込みビアを形成するステップと、
    前記基板ダイパッドの下に位置し、前記基板ダイパッドに熱的に結合される第１の金属キャップを形成するステップとを含み、前記第１の金属キャップは前記少なくとも１つの
    埋め込みビアの上に位置し、前記方法は、さらに、
    前記少なくとも１つの埋め込みビアの下に位置する第２の金属キャップを形成するステップを含み、前記少なくとも１つの埋め込みビアは前記基板ダイパッドと前記ヒートスプレッダとの間の接続を与える、方法。
  11. 第１の樹脂でコーティングされるフォイル層を含む第１の積層材料で前記第１の金属キャップ上に積層することをさらに含み、その結果、前記第１のフォイル層が前記第１の金属キャップに直接に接触することをもたらす、請求項１０に記載の方法。
  12. 第２の樹脂でコーティングされるフォイル層を含む第２の積層材料で前記第２の金属キャップ上に積層することをさらに含み、その結果、前記第２のフォイル層が前記第２の金属キャップに直接に接触することをもたらす、請求項１１に記載の方法。
  13. 前記第１の金属キャップと前記少なくとも１つの埋め込みビアとの間に位置し、前記第１の金属キャップおよび前記少なくとも１つの埋め込みビアを熱的に結合する第１の中間金属層を形成することと、
    前記少なくとも１つの埋め込みビアと前記第２の金属キャップとの間に位置し、前記少なくとも１つの埋め込みビアおよび前記第２の金属キャップを熱的に結合する第２の中間金属層を形成することとをさらに含む、請求項１０に記載の方法。
  14. 前記第１および第２の金属キャップは銅を含む、請求項１０に記載の方法。
  15. 前記少なくとも１つのビアの内側表面を金属バレルでめっきすることをさらに含む、請求項１０に記載の方法。
  16. コア、上部表面、および底部表面を有する多層基板と、
    前記基板の前記上部表面上に位置する基板ダイパッドと、
    エポキシによって前記基板ダイパッドに固定されるダイと、
    前記基板の前記底部表面上に位置するヒートスプレッダとを含む構造であって、前記基板は、さらに、第１の金属キャップ、少なくとも１つの埋め込みビア、および第２の金属キャップを含み、前記第１の金属キャップは前記基板ダイパッドの下に位置し、前記基板ダイパッドに熱的に結合され、前記少なくとも１つの埋め込みビアは前記第１の金属キャップの下および前記コア内に位置し、前記第２の金属キャップは前記少なくとも１つの埋め込みビアの下に位置し、前記ヒートスプレッダに熱的に結合され、前記少なくとも１つの埋め込みビアは前記基板ダイパッドと前記ヒートスプレッダとの間の接続を与える、構造。
  17. 前記基板は、さらに、
    前記第１の金属キャップと前記少なくとも１つの埋め込みビアとの間に位置し、前記第１の金属キャップおよび前記少なくとも１つの埋め込みビアを熱的に結合する第１の中間金属層と、
    前記少なくとも１つの埋め込みビアと前記第２の金属キャップとの間に位置し、前記少なくとも１つの埋め込みビアおよび前記第２の金属キャップを熱的に結合する第２の中間金属層とを含む、請求項１６に記載の構造。
  18. 前記基板は、さらに、
    前記基板ダイパッドと前記第１の中間金属層との間に位置する第３の層を含み、前記第１の金属キャップは前記第３の層の一部分を占め、前記基板は、さらに、
    前記ヒートスプレッダと前記第２の中間金属層との間に位置する第４の層を含み、前記第２の金属キャップは前記第４の層の一部分を占める、請求項１７に記載の構造。
  19. 前記コアの各々の少なくとも一部分、前記第３の層、および前記第４の層は、さらに、誘電体を含む、請求項１８に記載の構造。
  20. 前記第１および第２の金属キャップは銅を含む、請求項１に記載の構造。
JP2006501257A 2003-05-15 2004-04-06 熱伝導が高められた半導体ダイのパッケージ Expired - Lifetime JP4570610B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/438,968 US6787896B1 (en) 2003-05-15 2003-05-15 Semiconductor die package with increased thermal conduction
PCT/US2004/010753 WO2004105127A1 (en) 2003-05-15 2004-04-06 Semiconductor die package with increased thermal conduction

Publications (2)

Publication Number Publication Date
JP2006525653A true JP2006525653A (ja) 2006-11-09
JP4570610B2 JP4570610B2 (ja) 2010-10-27

Family

ID=32927436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006501257A Expired - Lifetime JP4570610B2 (ja) 2003-05-15 2004-04-06 熱伝導が高められた半導体ダイのパッケージ

Country Status (6)

Country Link
US (1) US6787896B1 (ja)
JP (1) JP4570610B2 (ja)
KR (1) KR100778209B1 (ja)
CN (1) CN1791976A (ja)
TW (1) TWI239615B (ja)
WO (1) WO2004105127A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099544A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd 回路基板

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
US20060044765A1 (en) * 2004-09-01 2006-03-02 Infowize Technologies Corporation Heat dissipation device
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
US20080133688A1 (en) * 2006-10-05 2008-06-05 Holt John M Multiple computer system with dual mode redundancy architecture
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
FR2972850B1 (fr) * 2011-03-17 2013-11-15 Valeo Sys Controle Moteur Sas Circuit électronique a double couche isolante et son procédé de fabrication
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
JP6026391B2 (ja) * 2013-11-28 2016-11-16 京セラドキュメントソリューションズ株式会社 過電流防止装置
US9536808B1 (en) * 2015-06-16 2017-01-03 Macronix International Co., Ltd. Photo pattern method to increase via etching rate
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160289A (ja) * 1991-12-10 1993-06-25 Fujitsu Ltd 半導体チップの実装構造
JPH09205044A (ja) * 1996-01-26 1997-08-05 Tokin Corp チップ部品の製造方法
JPH09289262A (ja) * 1996-04-22 1997-11-04 Nippon Micron Kk 電子部品用パッケージの製造方法
JPH10308471A (ja) * 1997-05-07 1998-11-17 Akita Denshi Kk 混成集積回路装置およびその製造方法
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2001102483A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体装置
JP2002118385A (ja) * 2000-08-10 2002-04-19 Tektronix Inc 低温焼成セラミック基板構造体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0124788B1 (ko) * 1994-06-16 1997-11-26 황인길 반도체 패키지용 구리산화물-충진 폴리머 다이 어태치 접착제 조성물
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160289A (ja) * 1991-12-10 1993-06-25 Fujitsu Ltd 半導体チップの実装構造
JPH09205044A (ja) * 1996-01-26 1997-08-05 Tokin Corp チップ部品の製造方法
JPH09289262A (ja) * 1996-04-22 1997-11-04 Nippon Micron Kk 電子部品用パッケージの製造方法
JPH10308471A (ja) * 1997-05-07 1998-11-17 Akita Denshi Kk 混成集積回路装置およびその製造方法
JP2000216307A (ja) * 1999-01-20 2000-08-04 Nec Corp 増幅装置
JP2001102483A (ja) * 1999-09-30 2001-04-13 Hitachi Ltd 半導体装置
JP2002118385A (ja) * 2000-08-10 2002-04-19 Tektronix Inc 低温焼成セラミック基板構造体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099544A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd 回路基板

Also Published As

Publication number Publication date
WO2004105127A1 (en) 2004-12-02
KR20060009842A (ko) 2006-02-01
WO2004105127B1 (en) 2005-02-24
US6787896B1 (en) 2004-09-07
CN1791976A (zh) 2006-06-21
JP4570610B2 (ja) 2010-10-27
TWI239615B (en) 2005-09-11
KR100778209B1 (ko) 2007-11-22
TW200501363A (en) 2005-01-01

Similar Documents

Publication Publication Date Title
JP4570610B2 (ja) 熱伝導が高められた半導体ダイのパッケージ
US7591067B2 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
US7087988B2 (en) Semiconductor packaging apparatus
KR100432715B1 (ko) 방열부재를 갖는 인쇄회로기판 및 그 제조방법
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
US10319610B2 (en) Package carrier
US7253526B2 (en) Semiconductor packaging substrate and method of producing the same
US20060284640A1 (en) Structure of circuit board and method for fabricating the same
US20080117608A1 (en) Printed circuit board and fabricating method thereof
JPH06291216A (ja) 基板及びセラミックパッケージ
KR102222608B1 (ko) 인쇄회로기판 및 그 제조방법
TWI513379B (zh) 內埋元件的基板結構與其製造方法
JP3577421B2 (ja) 半導体装置用パッケージ
JP7080322B2 (ja) 半導体装置
JP5183045B2 (ja) 回路装置
JP4107664B2 (ja) チップ・パッケージ
US6981320B2 (en) Circuit board and fabricating process thereof
US7642571B2 (en) Substrate core
US20040211594A1 (en) Vertical routing structure
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
US20040182603A1 (en) [inner layer structure of a circuit board]
US7143509B2 (en) Circuit board and processing method thereof
JPH06326471A (ja) 多層配線基板
JP2001144443A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090602

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4570610

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250