CN1791976A - 具有提高的热传导的半导体芯片封装 - Google Patents

具有提高的热传导的半导体芯片封装 Download PDF

Info

Publication number
CN1791976A
CN1791976A CNA2004800132397A CN200480013239A CN1791976A CN 1791976 A CN1791976 A CN 1791976A CN A2004800132397 A CNA2004800132397 A CN A2004800132397A CN 200480013239 A CN200480013239 A CN 200480013239A CN 1791976 A CN1791976 A CN 1791976A
Authority
CN
China
Prior art keywords
via hole
metal coating
substrate
buried via
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800132397A
Other languages
English (en)
Inventor
S·L·佩蒂-威克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of CN1791976A publication Critical patent/CN1791976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

在一个示例性实施例中，一种结构，包括具有芯体、顶面以及底面的衬底。衬底芯片焊盘位于所述衬底的所述顶面上，并能接收芯片，以及散热器位于所述衬底的所述底面上。所述衬底还包括第一金属覆层、至少一个埋孔以及第二金属覆层。所述第一金属覆层位于所述衬底芯片焊盘下并与其热连接。所述至少一个埋孔位于所述第一金属覆层下并在所述衬底的所述芯体内。所述第二金属覆层位于所述至少一个埋孔下，并热连接至所述第二金属覆层。

Description

具有提高的热传导的半导体芯片封装
技术领域
本发明一般涉及半导体领域。更具体地说，本发明涉及半导体芯片封装的领域。
背景技术
在半导体封装期间，在衬底表面上制造的芯片焊盘上安装芯片。在衬底上安装芯片后，利用接合引线将位于芯片上的芯片接合焊盘电连接至其对应的位于衬底上的衬底接地焊盘和衬底信号焊盘。衬底中的过孔提供衬底芯片焊盘与位于衬底底面的散热器之间的连接。该连接还可具有电功能。过孔还提供衬底信号焊盘至对应的位于衬底底面上的衬底信号焊接区(signal land)之间的连接。
由衬底实现的一个重要功能为，在操作期间散发由芯片产生的热量。希望为多层衬底，因为其允许提高电路设计的灵活性；然而，这也可能增加热传导所需的路径，这降低了封装的散热能力。一般地说，通过穿过过孔将衬底芯片焊盘连接至散热器，并通过散热器连接至例如印刷电路板(“PC板”或“PCB”)，衬底提供从芯片热传导的路径。然而，由于常规衬底的设置，以及与常规衬底相关联的制造工艺，严重限制了穿过半导体封装的热传导路径。例如，在例如四层衬底的多层衬底中，热传导尤其受到限制。低效率热传导的结果是，散热严重受限，因此，利用该封装的半导体器件具有性能差和封装可靠性差的缺点。此外，当利用砷化镓(GaAs)芯片时，该问题更严重。与硅的热导率(160W/mK)相比，GaAs芯片具有低得多的热导率(45W/mK)，结果，对于GaAs器件来说，常规封装的热传导的低效率造成更大的问题。
因此，现有技术强烈需要提供提高的热传导的封装结构与方法。更具体地说，现有技术需要在多层衬底中提供提高的热传导的封装结构与方法。
发明内容
本发明旨在具有提高的热传导的半导体芯片封装。本发明解决了现有技术对于在半导体芯片封装中，具体地说，在具有多层衬底的半导体芯片封装中提供提高的热传导的结构的需要。
在一个示例性实施例中，一种包括多层衬底的结构，所述多层衬底具有芯体(core)、顶面以及底面。衬底芯片焊盘位于所述衬底的所述顶面上，并可接收芯片，以及散热器位于所述衬底的所述底面上。所述衬底芯片焊盘和所述散热器也可执行电功能。所述衬底还包括在所述芯体内的至少一个埋孔。所述至少一个埋孔位于第一金属覆层下，以及第二金属覆层位于所述至少一个埋孔下。在一个实施例中，所述至少一个埋孔的直径约为100-200微米，而所述至少一个埋孔的长度约为100-200微米。在一个具体实施例中，所述至少一个埋孔镀有金属衬里(barrel)，其中，例如，所述金属衬里的厚度约为15-50微米。
将所述第一金属覆层热连接至所述衬底芯片焊盘，并且将所述第二金属覆层热连接至所述散热器。在一个具体实施例中，所述第一和所述第二金属覆层包括铜。在该设置下，所述至少一个埋孔提供在所述衬底芯片焊盘与所述散热器之间的连接，由于穿过所述至少一个埋孔的较短热传导路径，这导致所述衬底芯片焊盘与所述散热器之间基本上提高的热传导，而维持剩余衬底区域上的多层结构。
根据一个示例性实施例，所述衬底还包括第一中间金属层和第二中间层。所述第一中间层位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接，并且所述第二中间金属层位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。所述第一中间金属层与所述第一金属覆层呈现为单一金属层并在功能上与单一金属层没有区别。同样地，所述第二中间金属层与所述第二金属覆层呈现为另一种单一金属层并在功能上与另一种单一金属层没有区别。
根据一个实施例，本发明为一种制造上述示例性半导体芯片封装结构的方法。对于现有技术中的普通技术人员来说，在阅览了下面的详细说明与附图之后，本发明的其它特征与优点将更加显而易见。
附图说明
图1A示出了已知的半导体芯片封装结构的截面图；
图1B示出了图1A的结构中示例性过孔的顶视图；
图2示出了示例性工艺的流程图，通过该工艺制造本发明的一个实施例；
图3A示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；
图3B示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；
图3C示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；
图3D示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；
图3E示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；
图3F示出了截面图，包括根据本发明的一个实施例以及图2的流程图的对应工艺步骤制造的部分示例性结构；以及
图4示出了根据本发明一个实施例的示例性结构的截面图。
具体实施方式
本发明旨在具有提高的热传导的半导体芯片封装。下面的说明包含关于实施本发明的具体信息。现有技术的技术人员将发现，可采用不同于在本申请中具体讨论的方式实施本发明。此外，为了不使本发明难于理解，对说明本发明的一些具体细节没有进行讨论。在本申请中没有说明的具体细节是现有技术的普通技术人员所熟知的。
本申请的附图和其结合的详细说明仅旨在本发明的示例性实施例。为保持简短起见，利用本发明的原理的本发明的其它实施例没有在本申请中具体说明，也没有在在本附图中具体示出。应注意，为便于显示，附图中的各种部件与尺寸没有按比例绘制。
为了通过比较的方式示出本发明的特征与优点，在图1A中提供了对已知的半导体芯片封装结构100的简要说明。图1A示出了结构100的截面图，该结构100包括在衬底102上安装的芯片126。衬底102具有在其顶面上制造的衬底芯片焊盘104，并且利用粘合剂128将芯片126连接至衬底芯片焊盘104。
在本实例中，衬底102为四层衬底，包括金属层104、106、108以及110。在图1A中，在金属层104中制造衬底芯片焊盘104，在金属层110中制造散热器110。衬底102也包括上介质层112、芯体介质层114，以及下介质层116，其中各层112、114以及116包括，例如树脂介质材料。芯体介质层114的厚度140典型地约为100-200微米(μm)，而衬底102的厚度142典型地约为350-450微米。
芯片126在其顶面上具有多个芯片接合焊盘130。焊接引线134用于将芯片接合焊盘130电连接至在衬底102上的衬底接合焊盘。在图1A中，接合引线134将芯片接合焊盘130连接至在衬底芯片焊盘104上的焊接区域(landing areas)132，其中，接点区域132作为衬底接地焊盘。在衬底102中制造过孔120a、120b以及120c。如图1A所示，各过孔120a、120b以及120c包括镀通孔(PTH)，其中各过孔120a、120b以及120c的内表面镀有金属衬里122，而各衬里122的中心填充有树脂124。图1B示出了过孔120a的顶视图，其中图1A中的过孔120a的截面图是沿着线125截取的。过孔120b和120c设置为与下述关于图1B的过孔120a类似。衬里122的厚度148典型地约为15-50μm，而由于下述特定限制，过孔直径146典型地约为200-250μm。
过孔120a、120b以及120c提供衬底芯片焊盘104与散热器110之间的连接。特别重要的是，通过过孔120a、120b以及120c提供从衬底芯片焊盘104至散热器110的热传导。例如，热路径103示出了源自芯片126，传导穿过结构102以通过散热器110散热的热点的示例性热传输路径。然而，由于结构100的具体设置以及由结构100的制造产生的限制，通过结构100从衬底芯片焊盘104至散热器110的热传导效率相当低。
导致结构100的热传导效率低的一个重要因素是直接对应于过孔120a、120b以及120c的长度的通过过孔120a、120b以及120c的热传导路径的长度。通过过孔120a、120b以及120c的热传导路径越长，结构100从衬底芯片焊盘104至散热器110传导热的效率越低。如图1所示，过孔120a、120b以及120c从衬底芯片焊盘104延伸至散热器110。在这种情况下，通过过孔120a、120b以及120c的热传导路径一般对应于衬底102的厚度142，而对于例如结构100的多层结构而言，该热传导路径特别长(约350-450微米)，导致通过结构100的不良热传导。
通过衬底102的过孔120a、120b以及120c的长度的另一个不利结果是，对过孔120a、120b以及120c的制造产生限制，其进一步减低了结构100的热传导效率。例如，由于制造的限制，严重限制了过孔直径146以及可置于衬底芯片焊盘104下的过孔120a、120b以及120c的数量。一个该制造限制是过孔的长宽比，该长宽比定义为在镀敷前过孔长度与过孔直径的比，并且对于给定的过孔长度需要最小的过孔直径146。因此，由于各过孔120a、120b以及120c相当长的长度，对于各过孔120a、120b以及120c需要大的过孔直径146(典型地约200-250μm)。大过孔直径146导致可置于衬底芯片焊盘104下的过孔120a、120b以及120c的数量减少，尤其因为间距144取决于过孔直径146，该间距144对应于相邻过孔的中心之间的距离。大过孔直径146导致大间距144，限制了可位于芯片126之下用于热传导的过孔数量。对可置于衬底芯片焊盘104下的过孔120a、120b以及120c的数量产生的该限制有效地限制了衬底芯片焊盘104与散热器110之间的热传输路径的尺寸，导致通过结构100的热传导效率更低。
图2示出了流程图200，说明了根据本发明的一个实施例在制造具有提高的热传导的封装结构中的步骤。已从流程图200中略去了对于现有技术的普通技术人员来说显而易见的特定细节和特征，例如，如现有技术中公知的，一个步骤可包括一个或多个子步骤，或者包括专用设备。虽然流程图200所示出的步骤201至211足以说明本发明的一个实施例，本发明的其它实施例可利用与流程图200中所示不同的步骤。
参考图3A、3B、3C、3D以及3F，各结构301、303、305、307以及309分别示出了实施图2的流程图200的步骤201、203、205、207与209的结果。例如，结构301示出了实施步骤201的结果；结构303示出了实施步骤203的结果；以此类推。
首先参考图2与图3A，通过结构301示出了流程图200的步骤201的结果。图3A示出了芯体314，该芯体314包括介质层302，例如夹在金属层360与362之间的例如环氧树脂和玻璃的混合物。在步骤201中，穿过芯体314钻出孔364a、364b、364c与364d。芯体314的厚度340约为100-200μm。
继续参考图2与图3B，通过结构303示出了流程图200的步骤203的结果。步骤203包括镀敷孔364a、364b、364c与364d的内表面，以形成过孔320a、320b、320c与320d的过孔衬里322。步骤203也包括分别用中间金属层366与368镀敷芯体314的顶面和底面。在本示例性实施例中，中间金属层366与368的厚度370与372分别为约10-50μm，如果需要可通过进一步的处理减小该厚度。虽然未示出，中间金属层366与368之一或两者都还可包括用于信号路由的例如电路或线路(trace)的特征。可通过暂时镀敷掩膜或其它方式保护部分芯体314不受到镀敷。可选地，在该步骤期间也图形化并镀敷中间金属层366与368上的电路，并在随后的镀敷步骤，例如图2的步骤205期间受到保护。此外，在步骤203期间，也用树脂324填充过孔320a、320b、320c与320d。在本申请中，过孔320a、320b、320c与320d也称为“埋孔”。在后续制造步骤期间，也可在其上镀敷并覆盖埋孔320a、320b、320c与320d。
继续参考图3B，当与图1A的已知结构100相比，在结构303中的各埋孔320a、320b、320c与320d的长度显著缩短。在第3B图中，例如，各埋孔320a、320b、320c与320d的长度对应于芯体314的厚度，约为100-200μm，而在第1图中，各过孔120a、120b与120c的长度约为350-450μm。该缩短的长度显著改善了半导体封装的向外热传输。各埋孔320a、320b、320c与320d缩短的长度的另一优点为，在保持相同的过孔镀敷长宽比的同时，各埋孔320a、320b、320c与320d的过孔直径345也可显著减小。在一个实施例中，过孔直径345约为100-200μm。在过孔直径345减小的情况下，增大了数量的埋孔320a、320b、320c与320d可置于衬底芯片焊盘(在图3B中尚未制造)下，这有效地改善了通过衬底302的热传输路径。衬里322的厚度347典型地约为15-50μm，而对应于相邻过孔中心之间的距离的间距344可显著地减小。
继续参考图2与图3C，通过结构305示出了流程图200的步骤205的结果。步骤205包括用中间金属层306与308镀敷结构303(3B图)的顶面和底面。中间金属层306包括例如铜，并镀敷芯体314的顶面以及中间金属层366；中间金属层308也可包括铜，并镀敷芯体314的底面以及中间金属层368。在本示例性实施例中，中间金属层306与308的厚度341与343分别为10-35μm，如果需要可通过进一步的处理减小该厚度。虽然未示出，中间金属层306与308之一或两者都还可包括用于信号路由的例如电路或线路的特征。
步骤207还包括分别在区域367中的各中间金属层306与308的表面上制造金属覆层350与352。衬底302的区域367对应于将稍后在其下制造芯片连接的区域。金属覆层350与352包括例如铜的金属，并可利用例如暂时的镀敷掩膜分别在层306与308上制造。例如，金属覆层350与352的厚度354与356分别在约25至35μm的范围内。
金属覆层350与352可进一步细分为两种。第一种对应于与在区域367内芯体314的介质部分之上与之下的区域相关联的区域365上制造的金属。第二种对应于与在过孔320a、320b、320c与320d之上与之下的区域相关联的区域369上制造的金属。在图3C中所示的具体实施例中，在两种区域365与369上制造金属覆层350与352，以形成占用区域367的邻接覆层，虽然在其它实施例中，可仅在区域367内的区域365与369其中之一中制造金属覆层350和/或352。如将要在下面更充分说明的，金属覆层350与352用于在随后的层压(lamination)步骤期间代替介质材料，并且也用于分别在衬底芯片焊盘(尚未制造)与中间金属层306之间及散热器(尚未制造)与中间金属层308之间形成热与电传导的金属桥。
继续参考图2与图3D和3E，通过图3D中的操作307a与307b示出了流程图200的步骤207的方法，并且通过图3E中的结构307示出了流程图200的步骤207的结果。步骤209包括分别层压金属覆层350与352以及中间金属层306与308的暴露区域370与372。在层压操作307a期间，以足够的压力将包括铜箔360a与例如B级树脂的介质362a的树脂覆箔358a施加到金属覆层350以及中间金属层306的暴露区域370上，以在区域367中用金属覆层350代替介质362a，并且使铜箔360a直接接触金属覆层350，如图3E中得到的结构307所示。同样地，在层压操作307b期间，以足够的压力将包括铜箔360b与例如B级树脂的介质362b的树脂覆箔358b施加到金属覆层352以及中间金属层308的暴露区域372上，以在区域367中用金属覆层352代替介质362b，并且使铜箔360b直接接触金属覆层352，如图3E中得到的结构307所示。典型地，层压操作307a与307b同时发生。可利用铜箔层压其它类型的介质以得到相同的结果。
在图3E中，结构307产生用于在铜箔360a(铜箔360a稍后形成为衬底芯片焊盘，可称为“上金属层”360a)与中间金属层306之间热与电传导的包括金属覆层350的金属桥。金属覆层352用作在铜箔360b(铜箔360b稍后形成为散热器，可称为“下金属层”360b)与中间金属层308之间热与电传导的金属桥。如下面进一步说明的，该设置与较短和/或较大数量的较小直径埋孔320a、320b、320c与320d的制造一起，基本上提高了在上金属层360a与下金属层360b之间的热传导。重要地是，在衬底302中制造金属覆层350与352，以在层压期间分别代替介质362a与362b，而不是通过从区域367钻出或用其它方法挖出介质362a与362b，然后将金属沉积到钻出或挖出的空间中形成金属覆层350与352。该技术得到用于制造图3F所示的衬底302以及相关的完整结构311的成本有效方法。例如，介质362a与金属覆层350的厚度366a典型地在约25至50μm的范围内，而介质362b与金属覆层352的厚度366b也典型地在约25至50μm的范围内。
现在参考图2与图3F，通过结构309示出了流程图200的步骤209的结果。步骤209包括在衬底302的顶面上制造衬底芯片焊盘304以及在衬底302的底面上制造散热器310。可通过例如掩蔽与蚀刻图3F中的结构309的上金属层360a与下金属层360b，制造衬底芯片焊盘304与散热器310。也可实施其它处理步骤以制备用于接收芯片的衬底芯片焊盘304，例如表面清洁和/或其它镀敷。虽然为了保持简短而未示出，但在衬底302的顶面与底面上也分别制造了衬底信号焊盘与衬底信号平台。也可实施其它制造工艺，例如在衬底芯片焊盘区域外的衬底302的顶面和/或底面上制造电路和/或线路。
结构309提供显著提高的从衬底芯片焊盘304到散热器310的热传导，以散发由在衬底302上安装的芯片(未显示)产生的热。参考图4所示的根据本发明的一个实施例的示例性结构400，示出了这些具体的特征，其中衬底402、衬底芯片焊盘404、金属覆层450、介质462a、中间金属层406、芯体414、埋孔420a、420b、420c与420d、中间金属层408、金属覆层452、介质462b以及散热器410分别对应于图3F的结构311中的衬底302、衬底芯片焊盘304、金属覆层350、介质362a、中间金属层306、芯体314、埋孔320a、320b、320与320d、中间金属层308、金属覆层352、介质362b以及散热器310。为清楚起见，没有显示包括电路的其它部分的衬底402的多层部分。
结构400可与封装芯片426一起使用。例如，芯片426可以是适合用于例如移动电话的无线装置中的GaAs功率放大器芯片。利用芯片粘合剂428将芯片426连接至衬底芯片焊盘404。在图4所示的具体实施例中，芯片连接粘合剂428将芯片426热与电连接至衬底芯片焊盘404。多个芯片接合焊盘430位于芯片426的顶面上。通过接合引线434形成芯片接合焊盘430与衬底接合焊盘之间的电连接。例如，各接合引线434的一端接合至各自的芯片接合焊盘430，而各接合引线434的另一端接合至各自的衬底芯片焊盘404的衬底接点区域432，以提供接地连接。在该具体设置中，贴近接点区域432的衬底芯片焊盘404用作“衬底接地焊盘”。虽然为保持简短而未在图4中示出，但接合引线也可用于将芯片接合焊盘连接至其对应的衬底接合焊盘以提供信号和/或电源连接。
由于结构400的具体设置，大幅改善了从衬底芯片焊盘404至散热器410的热传导。结构400的一个显著特征为埋孔420a、420b、420c与420d的缩短的长度440。例如，在图4中埋孔420a、420b、420c与420d的长度440约为100-200μm，而在图1中，埋孔120a、120b与120的长度通常对应于衬底102的厚度，典型地为350-450μm。由于较短的埋孔420a、420b、420c与420d，大幅改善了通过衬底402的热传输。由于与图1所示的更常规的结构相比，该结构缩短了热传导路径，即使对于例如衬底402的多层衬底，也得到了该提高的热传导。另外，金属覆层450提供了衬底芯片焊盘404(对应于上金属层)与中间金属层406之间的金属桥，而金属覆层452提供了散热器410(对应于下金属层)与中间金属层408之间的金属桥。因此，衬底芯片焊盘404、金属覆层450以及中间金属层406有效地用作单一金属层，大幅改善了衬底芯片焊盘404与中间金属层406之间的热传导。同样地，散热器410、金属覆层452以及中间金属层408有效地用作单一金属层，大幅改善了散热器410与中间金属层408之间的热传导。因此，热路径403实质上更有效地通过结构402传导源于芯片426的热量，以通过散热器410散热。
结构400的另一个大幅提高从衬底芯片焊盘404与芯片接合焊盘430至散热器410的热传导的特征为，作为各埋孔420a、420b、420c与420d的过孔直径445减小的结果，可置于衬底芯片焊盘下的埋孔的数量增加。如上所述，各埋孔420a、420b、420c与420d的长度440减小的结果是，可减小各埋孔420a、420b、420c与420d的过孔直径445。因此，在衬底芯片焊盘404下可提供更多数量的埋孔420a、420b、420c与420d，以用于在衬底芯片焊盘404与芯片426至散热器410之间的热与电传导。其结果是，大幅增加了通过衬底402的总热传输路径，从而进一步改善了通过衬底402的热传导效率。可选地，由于减小的长宽比，埋孔直径445可保持不变，以及将额外的金属镀敷加至埋孔420a、420b、420c与420d的衬里，也大幅改善了封装的向外热传输。结构400的该改善的热传导效率用于GaAs芯片尤其有利，该GaAs芯片具有减低的热导率，因此可极大地受益于通过结构400提供的提高的热传导。
根据本发明又一个特征，通过在层压工艺期间分别代替介质462a与462b而制造金属覆层450与452。如上所述，该技术避免了昂贵和/或专门的制造成本。总之，结构411以成本有效的方式提供了显著提高的热传导，并对用于GaAs芯片与多层衬底尤其有利。
通过本发明的示例性实施例的上述说明，很明显，可利用各种技术以实施本发明的构思，而不脱离本发明的范围。此外，虽然具体参考特定实施例说明了本发明，现有技术的普通技术人员将发现，只要不脱离本发明的精神与范围，可在形式和细节上进行修改。例如，很明显，在一个实施例中，只要不脱离本发明的精神与范围，可更改衬底302与402内的金属层的数量。所述示例性实施例在所有方面将被视为说明性的而非限制性的。例如，在一个实施例中，可通过其它方式得到图3F的最终结构，例如通过利用限制的流体介质，例如W.L.Gore Microlam 600系列的介质，其可为在惰性基质中包括“B级介质树脂”的组合物。可在层压之前去除衬底芯片焊盘304与散热器310周围的部分。应当注意，常规的树脂覆箔以及预浸物质(用B级树脂浸透的玻璃纤维)并不适于该目的。层压前的步骤(示于图3A至3D)应与此类似。此外，可不进行一些例如图2的步骤205的中间镀敷步骤而实现图3F所示的最终结构。应当理解，本发明并不限于在此所述的具体示例性实施例，只要不脱离本发明的范围，可进行多种重新设置、修改与替换。
至此，一种具有提高的热传导的半导体芯片封装已说明完毕。
权利要求书
(按照条约第19条的修改)
1.一种结构，包括：
多层衬底，具有芯体和芯体厚度、顶面以及底面；
衬底芯片焊盘，位于所述衬底的所述顶面上；以及
散热器，位于所述衬底的所述底面上，所述衬底还包括第一金属覆层、至少一个埋孔以及第二金属覆层，所述第一金属覆层位于所述衬底芯片焊盘下并与其热连接，所述至少一个埋孔位于所述第一金属覆层下并在所述芯体内，所述第二金属覆层位于所述至少一个埋孔下，并热连接至所述散热器，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接；
所述至少一个埋孔具有基本上对应于所述芯体厚度的长度。
2.根据权利要求1的结构，其中所述衬底还包括：
第一中间金属层，位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
第二中间金属层，位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
3.根据权利要求2的结构，其中所述衬底还包括：
第三层，位于所述衬底芯片焊盘与所述第一中间金属层之间，所述第一金属覆层占用部分所述第三层；以及
第四层，位于所述散热器与所述第二中间金属层之间，所述第二金属覆层占用部分所述第四层。
4.根据权利要求3的结构，其中各所述芯体、所述第三层以及所述第四层的至少一部分还包括介质。
5.根据权利要求1的结构，其中所述第一与所述第二金属覆层包括铜。
6.根据权利要求1的结构，其中所述至少一个埋孔的直径约为100-200微米。
7.根据权利要求1的结构，其中所述至少一个埋孔的长度约为100-200微米。
8.根据权利要求1的结构，其中所述至少一个埋孔的内表面镀敷有金属衬里。
9.根据权利要求1的结构，其中所述金属衬里的厚度约为15-50微米。
10.一种制造用于接收半导体芯片的结构的方法，包括以下步骤：
制造具有芯体和芯体厚度、顶面以及底面的衬底；
在所述衬底的所述顶面上形成衬底芯片焊盘；
在所述衬底的所述底面上形成散热器；
在所述衬底的所述芯体中形成至少一个埋孔；
形成位于所述衬底芯片焊盘下并与其热连接的第一金属覆层，所述第一金属覆层位于所述至少一个埋孔上；以及
形成位于所述至少一个埋孔下的第二金属覆层，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接；
形成的所述至少一个埋孔具有基本上对应于所述芯体厚度的长度。
11.根据权利要求10的方法，还包括用包括第一树脂覆箔层的第一层压材料，层压所述第一金属覆层，从而使所述第一箔层直接接触所述第一金属覆层。
12.根据权利要求11的方法，还包括用包括第二树脂覆箔层的第二层压材料，层压所述第二金属覆层，从而使所述第二箔层直接接触所述第二金属覆层。
13.根据权利要求10的方法，还包括：
形成第一中间金属层，所述第一中间金属层位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
形成第二中间金属层，所述第二中间金属层位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
14.根据权利要求10的方法，其中所述第一与所述第二金属覆层包括铜。
15.根据权利要求10的方法，还包括在所述至少一个埋孔的内表面镀敷金属衬里。
16.一种结构，包括：
多层衬底，具有芯体和芯体厚度、顶面以及底面；
衬底芯片焊盘，位于所述衬底的所述顶面上；
芯片，通过环氧树脂固定到所述衬底芯片焊盘上；
散热器，位于所述衬底的所述底面上，所述衬底还包括第一金属覆层、至少一个埋孔以及第二金属覆层，所述第一金属覆层位于所述衬底芯片焊盘下并与其热连接，所述至少一个埋孔位于所述第一金属覆层下并在所述芯体内，所述第二金属覆层位于所述至少一个埋孔下，并热连接至所述散热器，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接；
所述至少一个埋孔具有基本上对应于所述芯体厚度的长度。
17.根据权利要求16的结构，其中所述衬底还包括：
第一中间金属层，位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
第二中间金属层，位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
18.根据权利要求17的结构，其中所述衬底还包括：
第三层，位于所述衬底芯片焊盘与所述第一中间金属层之间，所述第一金属覆层占用部分所述第三层；以及
第四层，位于所述散热器与所述第二中间金属层之间，所述第二金属覆层占用部分所述第四层。
19.根据权利要求18的结构，其中各所述芯体、所述第三层以及所述第四层的至少一部分还包括介质。
20.根据权利要求1的结构，其中所述第一与所述第二金属覆层包括铜。

Claims (20)

1.一种结构，包括：
多层衬底，具有芯体、顶面以及底面；
衬底芯片焊盘，位于所述衬底的所述顶面上；以及
散热器，位于所述衬底的所述底面上，所述衬底还包括第一金属覆层、至少一个埋孔以及第二金属覆层，所述第一金属覆层位于所述衬底芯片焊盘下并与其热连接，所述至少一个埋孔位于所述第一金属覆层下并在所述芯体内，所述第二金属覆层位于所述至少一个埋孔下，并热连接至所述散热器，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接。
2.根据权利要求1的结构，其中所述衬底还包括：
第一中间金属层，位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
第二中间金属层，位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
3.根据权利要求2的结构，其中所述衬底还包括：
第三层，位于所述衬底芯片焊盘与所述第一中间金属层之间，所述第一金属覆层占用部分所述第三层；以及
第四层，位于所述散热器与所述第二中间金属层之间，所述第二金属覆层占用部分所述第四层。
4.根据权利要求3的结构，其中各所述芯体、所述第三层以及所述第四层的至少一部分还包括介质。
5.根据权利要求1的结构，其中所述第一与所述第二金属覆层包括铜。
6.根据权利要求1的结构，其中所述至少一个埋孔的直径约为100-200微米。
7.根据权利要求1的结构，其中所述至少一个埋孔的长度约为100-200微米。
8.根据权利要求1的结构，其中所述至少一个埋孔的内表面镀敷有金属衬里。
9.根据权利要求1的结构，其中所述金属衬里的厚度约为15-50微米。
10.一种制造用于接收半导体芯片的结构的方法，包括以下步骤：
制造具有芯体、顶面以及底面的衬底；
在所述衬底的所述顶面上形成衬底芯片焊盘；
在所述衬底的所述底面上形成散热器；
在所述衬底的所述芯体中形成至少一个埋孔；
形成位于所述衬底芯片焊盘下并与其热连接的第一金属覆层，所述第一金属覆层位于所述至少一个埋孔上；以及
形成位于所述至少一个埋孔下的第二金属覆层，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接。
11.根据权利要求10的方法，还包括用包括第一树脂覆箔层的第一层压材料，层压所述第一金属覆层，从而使所述第一箔层直接接触所述第一金属覆层。
12.根据权利要求11的方法，还包括用包括第二树脂覆箔层的第二层压材料，层压所述第二金属覆层，从而使所述第二箔层直接接触所述第二金属覆层。
13.根据权利要求10的方法，还包括：
形成第一中间金属层，所述第一中间金属层位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
形成第二中间金属层，所述第二中间金属层位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
14.根据权利要求10的方法，其中所述第一与所述第二金属覆层包括铜。
15.根据权利要求10的方法，还包括在所述至少一个埋孔的内表面镀敷金属衬里。
16.一种结构，包括：
多层衬底，具有芯体、顶面以及底面；
衬底芯片焊盘，位于所述衬底的所述顶面上；
芯片，通过环氧树脂固定到所述衬底芯片焊盘上；
散热器，位于所述衬底的所述底面上，所述衬底还包括第一金属覆层、至少一个埋孔以及第二金属覆层，所述第一金属覆层位于所述衬底芯片焊盘下并与其热连接，所述至少一个埋孔位于所述第一金属覆层下并在所述芯体内，所述第二金属覆层位于所述至少一个埋孔下，并热连接至所述散热器，所述至少一个埋孔提供所述衬底芯片焊盘与所述散热器之间的连接。
17.根据权利要求16的结构，其中所述衬底还包括：
第一中间金属层，位于所述第一金属覆层与所述至少一个埋孔之间，并使所述第一金属覆层与所述至少一个埋孔热连接；以及
第二中间金属层，位于所述至少一个埋孔与所述第二金属覆层之间，并使所述至少一个埋孔与所述第二金属覆层热连接。
18.根据权利要求17的结构，其中所述衬底还包括：
第三层，位于所述衬底芯片焊盘与所述第一中间金属层之间，所述第一金属覆层占用部分所述第三层；以及
第四层，位于所述散热器与所述第二中间金属层之间，所述第二金属覆层占用部分所述第四层。
19.根据权利要求18的结构，其中各所述芯体、所述第三层以及所述第四层的至少一部分还包括介质。
20.根据权利要求1的结构，其中所述第一与所述第二金属覆层包括铜。
CNA2004800132397A 2003-05-15 2004-04-06 具有提高的热传导的半导体芯片封装 Pending CN1791976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/438,968 US6787896B1 (en) 2003-05-15 2003-05-15 Semiconductor die package with increased thermal conduction
US10/438,968 2003-05-15

Publications (1)

Publication Number Publication Date
CN1791976A true CN1791976A (zh) 2006-06-21

Family

ID=32927436

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800132397A Pending CN1791976A (zh) 2003-05-15 2004-04-06 具有提高的热传导的半导体芯片封装

Country Status (6)

Country Link
US (1) US6787896B1 (zh)
JP (1) JP4570610B2 (zh)
KR (1) KR100778209B1 (zh)
CN (1) CN1791976A (zh)
TW (1) TWI239615B (zh)
WO (1) WO2004105127A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257657A (zh) * 2015-06-16 2016-12-28 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
TWI749784B (zh) * 2020-06-28 2021-12-11 大陸商珠海越亞半導體股份有限公司 支撐框架結構及其製作方法
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224059B2 (en) * 2003-10-21 2007-05-29 Intel Corporation Method and apparatus for thermo-electric cooling
US7250327B2 (en) * 2004-06-30 2007-07-31 Intel Corporation Silicon die substrate manufacturing process and silicon die substrate with integrated cooling mechanism
JP2006024755A (ja) * 2004-07-08 2006-01-26 Fujitsu Ltd 回路基板
US20060044765A1 (en) * 2004-09-01 2006-03-02 Infowize Technologies Corporation Heat dissipation device
US20060186535A1 (en) * 2005-02-23 2006-08-24 Visteon Global Technologies, Inc. Semi-conductor die mount assembly
DE102005013762C5 (de) * 2005-03-22 2012-12-20 Sew-Eurodrive Gmbh & Co. Kg Elektronisches Gerät und Verfahren zur Bestimmung der Temperatur eines Leistungshalbleiters
US7718904B2 (en) * 2005-11-15 2010-05-18 Intel Corporation Enhancing shock resistance in semiconductor packages
US20080133688A1 (en) * 2006-10-05 2008-06-05 Holt John M Multiple computer system with dual mode redundancy architecture
US8021931B2 (en) * 2006-12-11 2011-09-20 Stats Chippac, Inc. Direct via wire bonding and method of assembling the same
US7561430B2 (en) * 2007-04-30 2009-07-14 Watlow Electric Manufacturing Company Heat management system for a power switching device
US8112884B2 (en) * 2007-10-08 2012-02-14 Honeywell International Inc. Method for providing an efficient thermal transfer through a printed circuit board
FR2972850B1 (fr) * 2011-03-17 2013-11-15 Valeo Sys Controle Moteur Sas Circuit électronique a double couche isolante et son procédé de fabrication
JP5788854B2 (ja) * 2012-11-15 2015-10-07 シライ電子工業株式会社 回路基板
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
US9585240B2 (en) * 2013-10-24 2017-02-28 Qorvo Us, Inc. Advanced grounding scheme
JP6026391B2 (ja) * 2013-11-28 2016-11-16 京セラドキュメントソリューションズ株式会社 過電流防止装置
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160289A (ja) * 1991-12-10 1993-06-25 Fujitsu Ltd 半導体チップの実装構造
KR0124788B1 (ko) * 1994-06-16 1997-11-26 황인길 반도체 패키지용 구리산화물-충진 폴리머 다이 어태치 접착제 조성물
JPH09205044A (ja) * 1996-01-26 1997-08-05 Tokin Corp チップ部品の製造方法
JP3194035B2 (ja) * 1996-04-22 2001-07-30 日本ミクロン株式会社 電子部品用パッケージの製造方法
JPH10308471A (ja) * 1997-05-07 1998-11-17 Akita Denshi Kk 混成集積回路装置およびその製造方法
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6201701B1 (en) * 1998-03-11 2001-03-13 Kimball International, Inc. Integrated substrate with enhanced thermal characteristics
JP3216626B2 (ja) * 1999-01-20 2001-10-09 日本電気株式会社 増幅装置
JP4480818B2 (ja) * 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106257657A (zh) * 2015-06-16 2016-12-28 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
CN106257657B (zh) * 2015-06-16 2020-12-11 旺宏电子股份有限公司 用以增加通孔刻蚀率的光图案法
TWI749784B (zh) * 2020-06-28 2021-12-11 大陸商珠海越亞半導體股份有限公司 支撐框架結構及其製作方法
CN115954169A (zh) * 2023-01-12 2023-04-11 广东长虹电子有限公司 一种大功率贴片热敏电阻

Also Published As

Publication number Publication date
WO2004105127A1 (en) 2004-12-02
KR20060009842A (ko) 2006-02-01
WO2004105127B1 (en) 2005-02-24
US6787896B1 (en) 2004-09-07
JP4570610B2 (ja) 2010-10-27
TWI239615B (en) 2005-09-11
KR100778209B1 (ko) 2007-11-22
TW200501363A (en) 2005-01-01
JP2006525653A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
CN1791976A (zh) 具有提高的热传导的半导体芯片封装
CN100394590C (zh) 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN1266764C (zh) 半导体器件及其制造方法
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
US6353189B1 (en) Wiring board, wiring board fabrication method, and semiconductor package
US7969745B2 (en) Circuit board structure having electronic components integrated therein
CN1728918A (zh) 电路化衬底
CN1113410C (zh) 一种集成电路封装组件和组装集成电路封装的方法
EP2548419B1 (de) Foliensystem für led-anwendungen
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1543689A (zh) 具有嵌入天线的无引线芯片载体的构造和制造方法
US20040090756A1 (en) Chip packaging structure and manufacturing process thereof
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN1166912A (zh) 供频率范围高达90GHz的微波电路用低成本、高性能封装
CN1977574A (zh) 多层布线基板及其制造方法，以及使用多层布线基板的半导体装置与电子设备
CN1836319A (zh) 半导体封装中芯片衬垫布线的引线框
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN1320846C (zh) 电路基板及其制造方法
CN1729568A (zh) 具有连接外部元件的引片的半导体装置
CN1748308A (zh) 具有降低的电感和减少的芯片连接溢出的半导体芯片封装
CN1206729C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN101483970B (zh) 线路板
CN1305618A (zh) 制造集成电路卡的方法和按照这种方法制造的卡
CN1560911A (zh) 电路载板的制造方法
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication